JPS592350A - 多層配線の形成方法 - Google Patents
多層配線の形成方法Info
- Publication number
- JPS592350A JPS592350A JP11061382A JP11061382A JPS592350A JP S592350 A JPS592350 A JP S592350A JP 11061382 A JP11061382 A JP 11061382A JP 11061382 A JP11061382 A JP 11061382A JP S592350 A JPS592350 A JP S592350A
- Authority
- JP
- Japan
- Prior art keywords
- psg
- resist
- etching
- insulating film
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（リ 技術分野
本発明は、多層配線の形成方法、さらに特定すれば、層
間絶縁膜の平坦化と、スルーホールの形成と、レジスト
の除去とを１工程で行なう多層配線の形成方法に関する
。
間絶縁膜の平坦化と、スルーホールの形成と、レジスト
の除去とを１工程で行なう多層配線の形成方法に関する
。
（２）技術の背景
半導体装置の製造において、その工程を簡累化すること
が、量産および原価低減のために極めて重要である。
が、量産および原価低減のために極めて重要である。
（３）従来技術と問題点
従来、まず絶縁膜たとえばＰＳＧにレジストを塗布し、
Ａｒイオンビームエツチングによって、レジストとＰＳ
Ｇとをほぼ等しいレートでエツチングして平坦化し、次
に、平坦化したＰＳＧの上に再びレゾストを塗布し、た
とえば電子ビーム露光によってレゾストを窓開きした後
に、ＣＦ４プラズマエツチングによりてＰＳＧにスルー
ホールを形成し、最後に、０２プラズマエツチングによ
ってレジストを除去する。このように３段階の工程を必
要とする欠点があった。
Ａｒイオンビームエツチングによって、レジストとＰＳ
Ｇとをほぼ等しいレートでエツチングして平坦化し、次
に、平坦化したＰＳＧの上に再びレゾストを塗布し、た
とえば電子ビーム露光によってレゾストを窓開きした後
に、ＣＦ４プラズマエツチングによりてＰＳＧにスルー
ホールを形成し、最後に、０２プラズマエツチングによ
ってレジストを除去する。このように３段階の工程を必
要とする欠点があった。
（４）発明の目的
本発明の目的は上記欠点を解消することである。
（５）発明の構成
本発明の上記目的は、多層配線工程において、ＣＦ、含
量が５〜３０体積襲のＡｒ −ＣＦ４混合ガスを使用す
るイオンビームエツチングによ如、層間絶縁膜の平坦化
と、スルーホールの形成と、レジストの除去とを同時に
行なうことを％徴とする、多層配線の形成方法によって
達成することができる。
量が５〜３０体積襲のＡｒ −ＣＦ４混合ガスを使用す
るイオンビームエツチングによ如、層間絶縁膜の平坦化
と、スルーホールの形成と、レジストの除去とを同時に
行なうことを％徴とする、多層配線の形成方法によって
達成することができる。
本発明で使用するガスの組成は、Ａｒ体積百分率が５％
より少ないときｄＡｒを含む効果が少なくて物理的エツ
チングが行なわれ、３０％より多いときはイオンビーム
の反応性が大きくなりすぎて、通常使用するカウフマン
型イオンガンは侵食される。この組成のガスを使用する
と、絶縁膜たとえばＰＳＧまたは８１０２対金輌たとえ
ば紅のエツチングレートの比はほぼ５：ｌとなり、かつ
絶縁膜対レジストのエツチングレートの比はほぼ等しく
、シかも入射角５０〜６０°付近における斜め入射エツ
チングにおいても、これらのエツチングレートの比は変
らない。
より少ないときｄＡｒを含む効果が少なくて物理的エツ
チングが行なわれ、３０％より多いときはイオンビーム
の反応性が大きくなりすぎて、通常使用するカウフマン
型イオンガンは侵食される。この組成のガスを使用する
と、絶縁膜たとえばＰＳＧまたは８１０２対金輌たとえ
ば紅のエツチングレートの比はほぼ５：ｌとなり、かつ
絶縁膜対レジストのエツチングレートの比はほぼ等しく
、シかも入射角５０〜６０°付近における斜め入射エツ
チングにおいても、これらのエツチングレートの比は変
らない。
従って、上記組成のガスイオンビームエツチングを利用
すれば、レノストと絶縁膜とを同時に同様のエツチング
レートでエツチングすることができるばか９でなく、導
体上のスルーホールの側壁を傾斜面としてエツチングし
、しかも導体を損なうことがない。従って、導体上に絶
縁膜を形成し、さらにレジストで被覆した後、常法によ
ってレノストを露光・ｆターニングしてレノストに窓開
けした後、全面に上記組成のガスイオンビームを斜め入
射角で照射する。レジストは除去され、ＰＳＧは平坦化
されると、同時にスルーポールは導体面に達し、しかも
スルーホールは側壁が傾斜面となって、導体に接続する
第２層配線の信頼性を高めることができる。
すれば、レノストと絶縁膜とを同時に同様のエツチング
レートでエツチングすることができるばか９でなく、導
体上のスルーホールの側壁を傾斜面としてエツチングし
、しかも導体を損なうことがない。従って、導体上に絶
縁膜を形成し、さらにレジストで被覆した後、常法によ
ってレノストを露光・ｆターニングしてレノストに窓開
けした後、全面に上記組成のガスイオンビームを斜め入
射角で照射する。レジストは除去され、ＰＳＧは平坦化
されると、同時にスルーポールは導体面に達し、しかも
スルーホールは側壁が傾斜面となって、導体に接続する
第２層配線の信頼性を高めることができる。
（６）実施例
第１図〜第４図は本発明の多層配線形成工程図である。
第１層の配線１である厚みｌＲｎのアルミニウムの上に
、絶縁膜として厚み２ＲｎのＰＳＧを成長させた。ＰＳ
ＧはＡｔの角から等方向に成長して丸い笠状となった（
第１図）。ＰＳＧにレジストを塗布し、常法によシミ子
ビーム露光によって窓開けした（第２図）。ガスの組成
をＯＦ、 ｌ Ｏ体積襲を含むＡｒとし、真空度５ Ｘ
ｌ （１’ 〜３ Ｘ ｌ Ｏ’Ｔｏｒｒ、加速電圧
０．５〜１．５ ｋｅＶ 、 電流密度０．１−１ ｎ
＋Ａ／ａｌとし、入射角５０〜６０°で斜め入射エツチ
ングした。
、絶縁膜として厚み２ＲｎのＰＳＧを成長させた。ＰＳ
ＧはＡｔの角から等方向に成長して丸い笠状となった（
第１図）。ＰＳＧにレジストを塗布し、常法によシミ子
ビーム露光によって窓開けした（第２図）。ガスの組成
をＯＦ、 ｌ Ｏ体積襲を含むＡｒとし、真空度５ Ｘ
ｌ （１’ 〜３ Ｘ ｌ Ｏ’Ｔｏｒｒ、加速電圧
０．５〜１．５ ｋｅＶ 、 電流密度０．１−１ ｎ
＋Ａ／ａｌとし、入射角５０〜６０°で斜め入射エツチ
ングした。
ＰＳＧ ２にスルーホールを形成すると、同時にレノス
ト３およびＰＳＧ ２をエツチングした（第３図）。
ト３およびＰＳＧ ２をエツチングした（第３図）。
このエツチングによってレノスト３は全くなくなり、Ｐ
ＳＧ２は平坦化され、スルーホールは導体を損なうこと
なく、斜め側壁を有して形成された。
ＳＧ２は平坦化され、スルーホールは導体を損なうこと
なく、斜め側壁を有して形成された。
（７）発明の効果
本発明は、ｌ工程のイオンビームエツチングによって絶
縁膜にスルーホールを形成し、同時に絶縁膜の平坦化と
レノストの除去とを行うことができる。
縁膜にスルーホールを形成し、同時に絶縁膜の平坦化と
レノストの除去とを行うことができる。
第１図〜第４図は本発明のスルーホール形成工程図であ
る。 ｌ・・・導体、２・・・絶縁膜、３・・・レノスト。 特許出願人 富士通株式会社 特軒出願代理人 弁理士 ｗ 本 朗 弁理士西 舘 和之 弁理士 内 １） 幸 男 弁理士 山 口 昭 之 第１図 第２図 第３図 第４図
る。 ｌ・・・導体、２・・・絶縁膜、３・・・レノスト。 特許出願人 富士通株式会社 特軒出願代理人 弁理士 ｗ 本 朗 弁理士西 舘 和之 弁理士 内 １） 幸 男 弁理士 山 口 昭 之 第１図 第２図 第３図 第４図
Claims (1)
- １ 多層配線工程において、ＣＦ４含蓋が５〜３０体積
チのＡｒ−ＣＦ４混合ガスを使用するイオンビームエツ
チングにより、層間絶縁膜の平坦化と、スルーホールの
形成と、レジストの除去とを同時に行ガうことを特徴と
する、多層配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11061382A JPS592350A (ja) | 1982-06-29 | 1982-06-29 | 多層配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11061382A JPS592350A (ja) | 1982-06-29 | 1982-06-29 | 多層配線の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS592350A true JPS592350A (ja) | 1984-01-07 |
Family
ID=14540256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11061382A Pending JPS592350A (ja) | 1982-06-29 | 1982-06-29 | 多層配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592350A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61116670A (ja) * | 1984-10-29 | 1986-06-04 | Yokogawa Hewlett Packard Ltd | 検波器 |
| JPS6439562A (en) * | 1987-08-05 | 1989-02-09 | Matsushita Electric Ind Co Ltd | Band limiting device |
-
1982
- 1982-06-29 JP JP11061382A patent/JPS592350A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61116670A (ja) * | 1984-10-29 | 1986-06-04 | Yokogawa Hewlett Packard Ltd | 検波器 |
| JPS6439562A (en) * | 1987-08-05 | 1989-02-09 | Matsushita Electric Ind Co Ltd | Band limiting device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5411631A (en) | Dry etching method | |
| US5858879A (en) | Method for etching metal lines with enhanced profile control | |
| US4547260A (en) | Process for fabricating a wiring layer of aluminum or aluminum alloy on semiconductor devices | |
| US6001538A (en) | Damage free passivation layer etching process | |
| US6004875A (en) | Etch stop for use in etching of silicon oxide | |
| US5651856A (en) | Selective etch process | |
| KR0126801B1 (ko) | 반도체 장치의 배선 형성방법 | |
| JPH06151385A (ja) | ＳｉＯｘ材料をプラズマエッチングするための方法および集積回路内の層間の金属接続部を生成するための方法 | |
| JPH0313743B2 (ja) | ||
| US20110217844A1 (en) | Method of manufacturing semiconductor device | |
| US5545290A (en) | Etching method | |
| US5827436A (en) | Method for etching aluminum metal films | |
| JPS592350A (ja) | 多層配線の形成方法 | |
| JP2574045B2 (ja) | プラズマ散乱現象を利用した蝕刻方法 | |
| JP3279016B2 (ja) | ドライエッチング方法 | |
| US5888901A (en) | Multilevel interconnection and method for making | |
| JPH0677178A (ja) | 半導体装置の製造方法 | |
| US11031548B2 (en) | Reduce intermixing on MTJ sidewall by oxidation | |
| JP3239460B2 (ja) | 接続孔の形成方法 | |
| JPH0485928A (ja) | ドライエッチング方法 | |
| US20220293466A1 (en) | Method for Forming Semiconductor Structure and Semiconductor Structure | |
| JP2000223478A (ja) | 接続孔の開口方法 | |
| JPH11135475A (ja) | 半導体装置の製造方法 | |
| JP2531173B2 (ja) | 半導体装置の製造方法 | |
| JPH04278535A (ja) | 配線形成方法 |