JPS59230370A - 映像増幅出力回路 - Google Patents
映像増幅出力回路Info
- Publication number
- JPS59230370A JPS59230370A JP58106956A JP10695683A JPS59230370A JP S59230370 A JPS59230370 A JP S59230370A JP 58106956 A JP58106956 A JP 58106956A JP 10695683 A JP10695683 A JP 10695683A JP S59230370 A JPS59230370 A JP S59230370A
- Authority
- JP
- Japan
- Prior art keywords
- flyback transformer
- video
- video amplification
- current
- amplification output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
- H04N3/185—Maintaining dc voltage constant
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は映像増幅出力回路に関し、特に、フライバッ
クトランスの２次側から取り出されて映像信号の増幅動
作によって消費される電力を一定に保持することによっ
て、フライバックトランスの２次側からＣＲＴに与えら
れる高電圧の安定化を図った映像増幅出力回路に関する
ものである。
クトランスの２次側から取り出されて映像信号の増幅動
作によって消費される電力を一定に保持することによっ
て、フライバックトランスの２次側からＣＲＴに与えら
れる高電圧の安定化を図った映像増幅出力回路に関する
ものである。
第１図は従来の映像増幅出力回路の一例を示す回路図で
ある。
ある。
まず、第１図に示した従来の映像増幅出力回路の構成に
ついて説明する。第１図において、フライバックトラン
ス３の１次巻線２の一方の端子は水平出力トランジスタ
１のコレクタ端子に接続され、他方の端子は主電源１０
に接続されている。
ついて説明する。第１図において、フライバックトラン
ス３の１次巻線２の一方の端子は水平出力トランジスタ
１のコレクタ端子に接続され、他方の端子は主電源１０
に接続されている。
また、フライバックトランス３の２次巻線４の一方の端
子は高圧整流ダイオード１１を介してＣＲＴ９の７ノー
ドに接続され、他方の端子は基準電位としてのアース電
位に接続されている。また、２次巻線４の中間タップか
らは別に信号経路が形成され、ダイオード５のアノード
に接続される。
子は高圧整流ダイオード１１を介してＣＲＴ９の７ノー
ドに接続され、他方の端子は基準電位としてのアース電
位に接続されている。また、２次巻線４の中間タップか
らは別に信号経路が形成され、ダイオード５のアノード
に接続される。
ダイオード５のカソードは抵抗７を介してＣＲＴ９のカ
ソードに接続されるとともに映像増幅出力トランジスタ
８のコレクタに接続される。また、ダイオード５のカソ
ードはコンデンサ６を介して接地される。
ソードに接続されるとともに映像増幅出力トランジスタ
８のコレクタに接続される。また、ダイオード５のカソ
ードはコンデンサ６を介して接地される。
次に、第１図に示した従来の映像増幅出力回路の動作に
ついて説明する。水平出力トランジスタ１のベースに入
力された水平発振出力に応答して、１電１１１１０から
フライバックトランス３の１次巻線２を介して水平出力
トランジスタ１のコレタフへ電流が流れる。このときの
１次側の電圧はフライバックトランス３で昇圧され、２
次巻線４の一端から取出された電圧は、高圧整流ダイオ
ード１１を介し、ＣＲＴ９のアノードへ供給される。
ついて説明する。水平出力トランジスタ１のベースに入
力された水平発振出力に応答して、１電１１１１０から
フライバックトランス３の１次巻線２を介して水平出力
トランジスタ１のコレタフへ電流が流れる。このときの
１次側の電圧はフライバックトランス３で昇圧され、２
次巻線４の一端から取出された電圧は、高圧整流ダイオ
ード１１を介し、ＣＲＴ９のアノードへ供給される。
一方、映像増幅出力トランジスタ８のベースには、映像
信号が与えられ、その入力に応答してフライバックトラ
ンス３の２次巻線４の中間タップから電力が供給されて
映像信号の増幅が行なわれる。
信号が与えられ、その入力に応答してフライバックトラ
ンス３の２次巻線４の中間タップから電力が供給されて
映像信号の増幅が行なわれる。
しかしながら、上述のように構成された映像増幅出力回
路では、映像増幅出力トランジスタ８に入力する映像信
号に応答して、フライバックトランス３の２次側の中間
タップから取出される電流が変動する。この変動の影響
を受けて、前述のＣＲＴ９のアノードへ供給される高電
圧も変動し、その結果ＣＲＴ上の画像の曲がりが生じる
という欠点があった。
路では、映像増幅出力トランジスタ８に入力する映像信
号に応答して、フライバックトランス３の２次側の中間
タップから取出される電流が変動する。この変動の影響
を受けて、前述のＣＲＴ９のアノードへ供給される高電
圧も変動し、その結果ＣＲＴ上の画像の曲がりが生じる
という欠点があった。
上述の欠点を解消する方法としては第２図および第３図
に示す方法が考えられている。第２図は第１図に示す従
来の映像増幅出力回路に高圧コンデンサ１２を付加した
回路である。この高圧コンデンサ１２によってフライバ
ックトランス３の２次巻線４の一端から取出された電圧
の安定化が図られている。
に示す方法が考えられている。第２図は第１図に示す従
来の映像増幅出力回路に高圧コンデンサ１２を付加した
回路である。この高圧コンデンサ１２によってフライバ
ックトランス３の２次巻線４の一端から取出された電圧
の安定化が図られている。
第３図は第１図に示す従来の映像増幅出力回路に高圧安
定化回路１３および１４を付加した回路である。第３図
において、フライバックトランス３の２次巻線４の一端
の電圧変動は、高圧安定化回路１４によって検知され、
その変動成分は主電源１０と１次巻線２との間に設けら
れた高圧安定化回路１３にフィードバックされる。高圧
安定化回路１３は上述のフィードバックを受けて変動分
を補償する。
定化回路１３および１４を付加した回路である。第３図
において、フライバックトランス３の２次巻線４の一端
の電圧変動は、高圧安定化回路１４によって検知され、
その変動成分は主電源１０と１次巻線２との間に設けら
れた高圧安定化回路１３にフィードバックされる。高圧
安定化回路１３は上述のフィードバックを受けて変動分
を補償する。
しかし、第２図において使用される高圧コンデンサ１２
は高価であり、第３図において使用される高圧安定化回
路は回路構成が複雑であるという欠点があった。
は高価であり、第３図において使用される高圧安定化回
路は回路構成が複雑であるという欠点があった。
それゆえに、この発明の主たる目的は、上述の欠点を解
消し、シャントレギュレータを設けることによってフラ
イバックトランスの２次側の負荷変動をなくし、それに
よって高圧の安定化を図った映像増幅出力回路を提供す
ることを目的としている。
消し、シャントレギュレータを設けることによってフラ
イバックトランスの２次側の負荷変動をなくし、それに
よって高圧の安定化を図った映像増幅出力回路を提供す
ることを目的としている。
この発明は、要約すれば、フライバックトランスの２次
側から映像増幅出力トランジスタに電流を供給する経路
と基準電位との間に、シャントレギュレータを設け、映
像増幅出力回路に供給される電流を一定にするように構
成されたものである。
側から映像増幅出力トランジスタに電流を供給する経路
と基準電位との間に、シャントレギュレータを設け、映
像増幅出力回路に供給される電流を一定にするように構
成されたものである。
この発明の上述の目的およびその他の目的と特徴は以下
に図面を参照して行なう詳細な説明から一層明らかとな
ろう。
に図面を参照して行なう詳細な説明から一層明らかとな
ろう。
第４図はこの発明の一実施例を示す回路図である。この
第４図に示す例は以下の点を除いて前述の第１図に示し
た回路図と同じである。すなわち、５− 第１図におけるダイオード５のカソードと前述の抵抗７
の一端との間に直列に抵抗１６が接続され、抵抗７と抵
抗１６との間の一点へ点と基準電位との間に、電流が広
範囲に変化してもその両端の電圧が一定に保持されると
いう特性を有するシャントレギュレータ１５が設けられ
る。
第４図に示す例は以下の点を除いて前述の第１図に示し
た回路図と同じである。すなわち、５− 第１図におけるダイオード５のカソードと前述の抵抗７
の一端との間に直列に抵抗１６が接続され、抵抗７と抵
抗１６との間の一点へ点と基準電位との間に、電流が広
範囲に変化してもその両端の電圧が一定に保持されると
いう特性を有するシャントレギュレータ１５が設けられ
る。
次に、第４図に示す実施例の動作について説明する。第
４図におけるシャントレギュレータ１５は上述のような
特性を有しているので、映像増幅出力トランジスタ８の
ベースに入力する映像信号のレベルが低下し、映像増幅
動作において消費される電流が減少した場合には、減少
分の電流がシャントレギュレータ１５に流れ、前記映像
信号のレベルが高くなり、映像増幅動作において消費さ
れる電流が増大したときにはシャントレギュレータ１５
に流れる電流が減少する。このようにして、フライバッ
クトランスから供給される電流、電圧は常に一定に保た
れ、映像増幅出力回路で消費される電力は一定となる。
４図におけるシャントレギュレータ１５は上述のような
特性を有しているので、映像増幅出力トランジスタ８の
ベースに入力する映像信号のレベルが低下し、映像増幅
動作において消費される電流が減少した場合には、減少
分の電流がシャントレギュレータ１５に流れ、前記映像
信号のレベルが高くなり、映像増幅動作において消費さ
れる電流が増大したときにはシャントレギュレータ１５
に流れる電流が減少する。このようにして、フライバッ
クトランスから供給される電流、電圧は常に一定に保た
れ、映像増幅出力回路で消費される電力は一定となる。
つまり、フライバックトランス３の２次側負荷６−
の変動はほとんど解消された状態となり、同じフライバ
ックトランス３の２次側の一端から取出され、ＣＲＴ９
のアノードへ与えられる高圧の変動を防ぐことができる
。
ックトランス３の２次側の一端から取出され、ＣＲＴ９
のアノードへ与えられる高圧の変動を防ぐことができる
。
上述のようなシャントレギュレータとしての特性を有す
るものにツェナーダイオードがある。第５図は第４図に
おけるシャントレギュレータ１５としてツェナーダイオ
ード１５′を用いた例を示す回路図であり、上述の第４
図に示す例と同様の効果を得ることができる。
るものにツェナーダイオードがある。第５図は第４図に
おけるシャントレギュレータ１５としてツェナーダイオ
ード１５′を用いた例を示す回路図であり、上述の第４
図に示す例と同様の効果を得ることができる。
以上のように、この発明ではフライバックトランスの２
次側から映像増幅出力回路に供給される電力が一定に保
持されるように構成したので、ＣＲＴに与えられる高圧
の変動を防ぎ、曲がりのない画像がＣＲＴ上に得られる
。
次側から映像増幅出力回路に供給される電力が一定に保
持されるように構成したので、ＣＲＴに与えられる高圧
の変動を防ぎ、曲がりのない画像がＣＲＴ上に得られる
。
第１図は従来の映像増幅出力回路を示す回路図である。
第２図は第１図に示す回路に高圧コンデンサを付加した
例を示す回路図である。第３図は第１図に示す回路に高
圧安定化回路を付加した例を示す回路図である。第４図
はこの発明の一実施例を示す回路図である。第５図は第
４図におけるシャントレギュレータにツェナーダイオー
ドを用いた例を示す回路図である。 図において、１は水平出力トランジスタ、２はフライバ
ックトランスの１次巻線、３はフライバックトランス、
４はフライバックトランスの２次巻線、５はダイオード
、６はコンデンサ、７，１６は抵抗、８は映像増幅出力
トランジスタ、９はＣＲＴ、１０は主電源、１１は高圧
整流ダイオード、１２は高圧コンデンサ、１３．１４は
高圧安定化回路、１５はシャントレギュレータ、１５′
はツェナーダイオードを示す。 代 理 人 大 岩 増 雄第１図 第２図 ／−３ 第３図 第４聞
例を示す回路図である。第３図は第１図に示す回路に高
圧安定化回路を付加した例を示す回路図である。第４図
はこの発明の一実施例を示す回路図である。第５図は第
４図におけるシャントレギュレータにツェナーダイオー
ドを用いた例を示す回路図である。 図において、１は水平出力トランジスタ、２はフライバ
ックトランスの１次巻線、３はフライバックトランス、
４はフライバックトランスの２次巻線、５はダイオード
、６はコンデンサ、７，１６は抵抗、８は映像増幅出力
トランジスタ、９はＣＲＴ、１０は主電源、１１は高圧
整流ダイオード、１２は高圧コンデンサ、１３．１４は
高圧安定化回路、１５はシャントレギュレータ、１５′
はツェナーダイオードを示す。 代 理 人 大 岩 増 雄第１図 第２図 ／−３ 第３図 第４聞
Claims (2)
- （１） フライバックトランスの２次側の出力に基づい
て映像信号の増幅を行なう映像増幅出力回路であって、 前記フライバックトランスの２次側に接続され、前記映
像信号の増幅動作において消費される電力の多少にかか
わらず、前記フライバックトランスの２次側から供給さ
れる電力を一定に保持するシャントレギュレータを備え
た、映像増幅出力回路。 - （２） 前記シャントレギュレータはツェナーダイオー
ドである特許請求の範囲第１項記載の映像増幅出力回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58106956A JPS59230370A (ja) | 1983-06-13 | 1983-06-13 | 映像増幅出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58106956A JPS59230370A (ja) | 1983-06-13 | 1983-06-13 | 映像増幅出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59230370A true JPS59230370A (ja) | 1984-12-24 |
Family
ID=14446794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58106956A Pending JPS59230370A (ja) | 1983-06-13 | 1983-06-13 | 映像増幅出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59230370A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6177473A (ja) * | 1984-09-25 | 1986-04-21 | Sony Corp | 偏平形陰極線管 |
| JPH0230672U (ja) * | 1988-08-19 | 1990-02-27 |
-
1983
- 1983-06-13 JP JP58106956A patent/JPS59230370A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6177473A (ja) * | 1984-09-25 | 1986-04-21 | Sony Corp | 偏平形陰極線管 |
| JPH07114453B2 (ja) * | 1984-09-25 | 1995-12-06 | ソニー株式会社 | 偏平形陰極線管 |
| JPH0230672U (ja) * | 1988-08-19 | 1990-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60156566A (ja) | 静電気型エアクリーナー負荷用電源装置 | |
| US5005112A (en) | Regulated D.C.-D.C. power converter having multiple D.C. outputs | |
| US6483727B2 (en) | Stabilized DC power supply device | |
| US4156150A (en) | Circuit for regulating a DC voltage on which a large AC voltage is superimposed | |
| KR0157187B1 (ko) | Dc전압제어안정화장치 | |
| JPS59230370A (ja) | 映像増幅出力回路 | |
| EP0083216B1 (en) | Stabilizing power supply apparatus | |
| EP0128223B1 (en) | High-voltage stabilizing circuit | |
| JPS61132075A (ja) | 高圧安定化電源 | |
| JP3007098B2 (ja) | スイツチング電源部用変成器 | |
| JPS62204666A (ja) | 偏向装置 | |
| US3560837A (en) | Shunt regulated power supply with limited over-voltage and short-circuit current | |
| US4549255A (en) | DC-To-DC conversion circuit with shared regulation of outputs | |
| JPH09265328A (ja) | アクティブダミー回路 | |
| US2803712A (en) | Transistor amplifier | |
| JPH067747B2 (ja) | 正負出力スイッチング電源の制御回路 | |
| EP0050963B1 (en) | Ringing converter | |
| US4559501A (en) | Signal translating circuit | |
| JP3330806B2 (ja) | 音揺れ防止回路 | |
| US3683266A (en) | Inverter circuit using transistors | |
| JP4140377B2 (ja) | 直流定電圧電源回路 | |
| JPS6031629A (ja) | 電源回路 | |
| JPS61152165A (ja) | 圧電トランス使用直流高圧発生装置 | |
| JPS5992675A (ja) | 高圧安定化装置 | |
| JPS5834967B2 (ja) | トランジスタ回路 |