JPS59226173A - 二硫化チタン薄膜の低温作成法 - Google Patents

二硫化チタン薄膜の低温作成法

Info

Publication number
JPS59226173A
JPS59226173A JP58097836A JP9783683A JPS59226173A JP S59226173 A JPS59226173 A JP S59226173A JP 58097836 A JP58097836 A JP 58097836A JP 9783683 A JP9783683 A JP 9783683A JP S59226173 A JPS59226173 A JP S59226173A
Authority
JP
Japan
Prior art keywords
titanium disulfide
thin film
substrate
disulfide film
thin titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58097836A
Other languages
English (en)
Inventor
Keiichi Kanebori
恵一 兼堀
Yukio Ito
由喜男 伊藤
Fumiyoshi Kirino
文良 桐野
Katsumi Miyauchi
宮内 克己
Tetsuichi Kudo
徹一 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58097836A priority Critical patent/JPS59226173A/ja
Publication of JPS59226173A publication Critical patent/JPS59226173A/ja
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/305Sulfides, selenides, or tellurides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Battery Electrode And Active Subsutance (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 、〔発明の利用分野〕 本発明は#暎電池の正極に用いる二硫化チタン薄膜に関
する。
〔発明の背景〕
が、本出願者らは、さきに化学気相成長法(以下、CV
D法と記す)によりこれを作成する技術を見出し特許出
願した。しかし、上記の方法では基板温度を350°C
以上、より良い膜質を得るには450℃以上にする必要
かめるという欠点があったO 〔発明の目的〕 本発明の目的はよシ低温で二硫化テタレの薄膜を作成す
る方法を提供することにある。
〔発明の概要〕
二硫化チタンの合成は次式による。
Ti(J14+ 2 H28→TiS2+4HC1通常
のCVDでは熱で励起されて進行する上記反応を、プラ
ズマによシ励起することに着目し、これにより、基板の
低温化を計つア辷。
この方法によって、二硫化チタン薄膜の二硫化テタ/結
晶の一次粒子が、そのC軸を基板面に対し、平均して4
5度以下に配向したものを得ることができる。
また、低温で作成できるため、高分子材料、とくに耐熱
性高分子材料(ポリイミド系高分子など)又は、半導体
デバイス、半導体メモリー、太陽電池などを基板とする
ことができる。
〔発明の実施例〕
以下、本発明を実施例をあげて説明する。
実施例1 7mm角厚さ3μmの石英、単結晶シリコン、ホウケイ
酸ガラスケそれぞれ基板としてプラグ4CVDによりT
ie24暎を作成した。CVD条件は、ソX カス組成
: T 1c140.8 ’10 、 H2S3.0%
、Ar残部、ソースガス分圧: 6mmHg。
高周波用カニ I W/ cm  、基板温度:280
’0゜時間=1hである。得られた二硫化チタン、厚膜
の膜厚は4μmであり、その表面はち密で平坦であった
。また、薄1漠を講成する二硫化チタン結晶の一次粒子
も大部分C軸が基板面とほぼ平行となるように配向して
いた。
そして、この二硫化チタン薄膜の上に、鑞解質薄暎とし
てLi3,6 SiO,6PO,404なる組成の非晶
質薄膜(厚さ4μm)を形成し、さらにその上にLi薄
膜を形成して薄膜電池を作成した。この1匡池の開回路
電圧は約2.5vでめり、放電特性もすぐれていた。ま
た、充”電荷性も良かった。このように、本発明より作
成された二硫化チタン薄膜は薄膜電池の正極薄膜として
好適である、具体的には、表面がち密で平坦であシ配向
も望ましいということが実証された。
実施例2 ポリイミド高分子フィルムを基板とし、その温度を25
0°0として実施例1と同条件で30分間プラズマCV
Dを行なった。得られた二硫化チタン薄膜の膜質、構造
は実施例1で得られたものとほぼ同様であった。
実施例3 単結晶シリコン上にポリイミド系高分子の薄膜を形成し
、これを基板として実施例2に同様にプラズマCVDを
行なった。得られた二硫化チタン薄膜の膜質、構造は実
施例2で得られたものとほぼ同様であった。
以上、実施例をあげて説明したように本発明により表面
がち密で平坦であり、かつ、結晶の一次粒子のC軸が基
板とほぼ平行とがるよう配向しだ二硫化ナタ佼の薄膜を
350“0以下で作成でさる0なお、本発明によれば、
キャッジ−カードのような高分子フィルムで作られたも
のの上に二硫化チタン薄膜を形成し、さらには薄膜電池
を作成することも可能であることは上記実施例よシあき
らかである。また、作成後、350°0以上の高温にす
ることは許されない半導体デバイスについてもソノチッ
プ上、あるいはモールド上に本発明方法により二硫化チ
タン薄膜、さらには薄膜電池を作成することも可能とな
る0以上のように、とくに基板となる材料についての制
限はない。
〔発明の効果〕
本発明によれば、二硫化チタン薄膜をより低温で作成で
きるため、高分子材料や高温処理が許されないデバイス
などへの二硫化チタン薄膜の作成が可能となる。これに
よハニ硫化チタンを要素材料とするN膜電池などのデバ
イスを各種材料上に作成できるだけでなく、他のデバイ
スとの複合化も可能となる。
国分寺市東恋ケ窪1丁目280番 地株式会社日立製作所中央研究 所内 0発 明 者 工藤徹− 国分寺市東恋ケ窪1丁目280番 地株式会社日立製作所中央研究 所内

Claims (1)

    【特許請求の範囲】
  1. 1、二硫化チタン薄膜を四塩化チタンと硫化水素をソー
    スガスとするプラズマ化学気相成長法により作成するこ
    とを特徴とする二硫化テタ/薄暎の低温作成法。
JP58097836A 1983-06-03 1983-06-03 二硫化チタン薄膜の低温作成法 Pending JPS59226173A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58097836A JPS59226173A (ja) 1983-06-03 1983-06-03 二硫化チタン薄膜の低温作成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58097836A JPS59226173A (ja) 1983-06-03 1983-06-03 二硫化チタン薄膜の低温作成法

Publications (1)

Publication Number Publication Date
JPS59226173A true JPS59226173A (ja) 1984-12-19

Family

ID=14202799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58097836A Pending JPS59226173A (ja) 1983-06-03 1983-06-03 二硫化チタン薄膜の低温作成法

Country Status (1)

Country Link
JP (1) JPS59226173A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2604826A1 (fr) * 1986-10-06 1988-04-08 France Etat Procede de formation d'une couche isolante comportant du sulfure, derives sulfures obtenus et appareillage pour la mise en oeuvre du procede
EP1170398A1 (de) * 2000-07-03 2002-01-09 Widia GmbH Schneideinsatz zum Zerspanen und Verfahren zu seiner Herstellung
CN112850661A (zh) * 2021-02-03 2021-05-28 吉林大学 一种硒化钛纳米线的制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2604826A1 (fr) * 1986-10-06 1988-04-08 France Etat Procede de formation d'une couche isolante comportant du sulfure, derives sulfures obtenus et appareillage pour la mise en oeuvre du procede
EP1170398A1 (de) * 2000-07-03 2002-01-09 Widia GmbH Schneideinsatz zum Zerspanen und Verfahren zu seiner Herstellung
CN112850661A (zh) * 2021-02-03 2021-05-28 吉林大学 一种硒化钛纳米线的制备方法

Similar Documents

Publication Publication Date Title
JPS5950027A (ja) 二硫化チタン薄膜およびその形成法
ATE447777T1 (de) Abscheidung von licoo2
TW529194B (en) Method of forming thin film of inorganic solid electrolyte
JPH06510621A (ja) 再充電可能な薄膜状リチウム含有のインターカレーション電極電池
JPS6089573A (ja) 透明導電膜
JPS61234534A (ja) 窒化珪素被膜作成方法
JPS59226173A (ja) 二硫化チタン薄膜の低温作成法
JPS61106499A (ja) 光活性パイライト層、その製造法、および太陽電池
Yang et al. Enabling Stable Zn Anodes by Molecularly Engineering the Inner Helmholtz Plane with Amphiphilic Dibenzenesulfonimide Additive
KR20170133628A (ko) 롤투롤 공정을 위한 화학기상 증착법을 이용한 유연 기재 상의 이황화 몰리브덴 나노박막 또는 이황화 텅스텐 나노박막 제조방법
JPS61272922A (ja) 半導体装置ウエハ−基板とその製造方法
JPS60247917A (ja) 非晶質シリコン薄膜の製造方法
JP3640716B2 (ja) CdS超微結晶が存在してなる無機材料およびその製造方法ならびにそれを用いた光電気化学素子
JPS62261128A (ja) Mos型半導体装置の製造方法
JPS6358763A (ja) 黒鉛繊維・リチウム2次電池
CN109950528A (zh) 薄膜锂电池及其制备方法、正极薄膜材料、正极薄膜、正极组件及其制备方法、用电器
CN108847455A (zh) 一种生长钙钛矿薄膜的方法
Rumak et al. Structure and properties of silicon dioxide thermal films I. SiO2 films of up to 50 nm thickness
JPH04349615A (ja) 多結晶シリコン薄膜の形成方法
JP3013974B2 (ja) 薄膜太陽電池の製造方法
CN117075408A (zh) 一种3R-MoSe2基非线性光学元件
JPS61115354A (ja) 非晶質半導体太陽電池
JPH0496216A (ja) 多結晶膜の作製法
JPS62163262A (ja) チタン・バナジウム複合二硫化物
Shimizu Reactions on substrate for preparation of silicon-networks from precursors, SiFnHm (n+ m< 3)