JPS59225589A - 多層セラミツク回路基板の製造方法 - Google Patents
多層セラミツク回路基板の製造方法Info
- Publication number
- JPS59225589A JPS59225589A JP58101174A JP10117483A JPS59225589A JP S59225589 A JPS59225589 A JP S59225589A JP 58101174 A JP58101174 A JP 58101174A JP 10117483 A JP10117483 A JP 10117483A JP S59225589 A JPS59225589 A JP S59225589A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- layer
- circuit board
- semiconductor chip
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Laminated Bodies (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は電子計算機や電子交換機等に用いる多層セラミ
ック回路基板、特に半導体集積回路チッ ９グを多数塔
載、実装するに適した高密度な多層セラミック回路基板
の製造方法に関するものである。
ック回路基板、特に半導体集積回路チッ ９グを多数塔
載、実装するに適した高密度な多層セラミック回路基板
の製造方法に関するものである。
多数の半導体チップ金塔載する多層セラミック回路藁板
の最上層には、これらの半導体チップを半田により固定
するパッド、半導体チップへの給電、接地用パターン、
半導体チップへの信号授受用轡続パッド、及び人出カバ
・ｉＦ″を備えている。
の最上層には、これらの半導体チップを半田により固定
するパッド、半導体チップへの給電、接地用パターン、
半導体チップへの信号授受用轡続パッド、及び人出カバ
・ｉＦ″を備えている。
従来、多層セラミ・νり回路基板は、セラミック基板上
、もしくは厚膜を焼成して形成する無機絶縁層上に％Ｔ
”（チタン）、 Ｎｉ にッケルフ。
、もしくは厚膜を焼成して形成する無機絶縁層上に％Ｔ
”（チタン）、 Ｎｉ にッケルフ。
Ｐｄ （パラジウムハ Ｃｕ （銅）等全スパッタリン
グして形成した薄膜と、該薄膜の上にめっき用レジスト
をラミネートし更に、蕗元、現慮工程金経た後、所望導
体パターンに部分純金めっ＠を行ない、その後に所望パ
ターン以外の不要部分の前記薄膜をエツチング除去して
形成する金めつき配線と全順次繰り返して多層化し、七
の最上層、すなわち、−１：の表面に半導体チップを半
田により固定するパッド、半導体チップへの給電接地用
パターン、半導体チップへの信号授受用パッド、及び人
出力パッドを形成する事により、多層セラミック回路基
板を作製していた。
グして形成した薄膜と、該薄膜の上にめっき用レジスト
をラミネートし更に、蕗元、現慮工程金経た後、所望導
体パターンに部分純金めっ＠を行ない、その後に所望パ
ターン以外の不要部分の前記薄膜をエツチング除去して
形成する金めつき配線と全順次繰り返して多層化し、七
の最上層、すなわち、−１：の表面に半導体チップを半
田により固定するパッド、半導体チップへの給電接地用
パターン、半導体チップへの信号授受用パッド、及び人
出力パッドを形成する事により、多層セラミック回路基
板を作製していた。
最上層に於いては、前記パッド、パターンは薄膜上に所
望パッド、パターンに部分鋼めっき、二金、コバルト合
金、金、ニッケル合金めっき等を連続的に行ない、七の
後所望パッド、パターンの不要部分の薄膜上エツチング
除去して形成してい・た。
望パッド、パターンに部分鋼めっき、二金、コバルト合
金、金、ニッケル合金めっき等を連続的に行ない、七の
後所望パッド、パターンの不要部分の薄膜上エツチング
除去して形成してい・た。
しかしながら、このような工程では前記最上層の薄膜金
エッチ／グする際、銅めっきの側面部分のオーバーエツ
チングが起り、銅パターン、又は銅パッド上部分に旧っ
て細長いニッケル、金等の金属異物が後工程の機械的な
接触にて部分的に発生し、これがバター／ｌパッド又は
半導体リード線等相互間の電気短絡障害奮起し、信頼性
の確保が出来ず装置の運用に重大な障害となる欠点があ
った。
エッチ／グする際、銅めっきの側面部分のオーバーエツ
チングが起り、銅パターン、又は銅パッド上部分に旧っ
て細長いニッケル、金等の金属異物が後工程の機械的な
接触にて部分的に発生し、これがバター／ｌパッド又は
半導体リード線等相互間の電気短絡障害奮起し、信頼性
の確保が出来ず装置の運用に重大な障害となる欠点があ
った。
本発明の目的は、多層セラミック回路基板の最上層の半
導体チップを固定するパッド、半導体チップへの給電接
地用パターン、半導体チップヘノ信号授受用の接続パッ
ド、及び人出カパッドの銅めっき形成後、この銅めっき
露出部分のすべてをニヅケルめっき又は、無電解ニッケ
ルめっきで覆い、更に、その上から純金めつき、無電解
金めっへｚを行なう事により、銅めっき側面部分がエツ
チ７グ液に触れないようにし、銅めっき部分のオーバエ
ツチングをなくシ、金、ニッケル等の金属異物発生によ
る電気的短絡障害の欠点を解決し、信頼性の高い、高密
度、高品質の多層セラミック回路基板を提供することに
ある。
導体チップを固定するパッド、半導体チップへの給電接
地用パターン、半導体チップヘノ信号授受用の接続パッ
ド、及び人出カパッドの銅めっき形成後、この銅めっき
露出部分のすべてをニヅケルめっき又は、無電解ニッケ
ルめっきで覆い、更に、その上から純金めつき、無電解
金めっへｚを行なう事により、銅めっき側面部分がエツ
チ７グ液に触れないようにし、銅めっき部分のオーバエ
ツチングをなくシ、金、ニッケル等の金属異物発生によ
る電気的短絡障害の欠点を解決し、信頼性の高い、高密
度、高品質の多層セラミック回路基板を提供することに
ある。
本発明によると厚膜の無機絶縁層とめつき金属の導体層
とを交互に繰り返してセラミック基板上に形成し回路基
板基体を作成する工程と、半導体チップ全固定するパッ
ド、半導体チップへの給電□ 接地用のパターン、半導
体チップへの信号授受用の接続バ・ンド及び人出力パッ
ドを作成するため前記回路基板基体上に薄膜下地層を作
成する工程゛と、該薄膜下地層の上に銅めっきにて前記
パッド及びパターン基部を作成する工程と、前記鋼めっ
き部の露出部分すべてをニッケルめっき又は無電解ニッ
ケルめっき層で覆う工程と、該めっき層上に純金めつき
又は無電解金めつきを行なう工程と、前記薄膜下地を除
去する工程とを含むことを特徴とする多層セラミック回
路基板の製造方法が得られる。
とを交互に繰り返してセラミック基板上に形成し回路基
板基体を作成する工程と、半導体チップ全固定するパッ
ド、半導体チップへの給電□ 接地用のパターン、半導
体チップへの信号授受用の接続バ・ンド及び人出力パッ
ドを作成するため前記回路基板基体上に薄膜下地層を作
成する工程゛と、該薄膜下地層の上に銅めっきにて前記
パッド及びパターン基部を作成する工程と、前記鋼めっ
き部の露出部分すべてをニッケルめっき又は無電解ニッ
ケルめっき層で覆う工程と、該めっき層上に純金めつき
又は無電解金めつきを行なう工程と、前記薄膜下地を除
去する工程とを含むことを特徴とする多層セラミック回
路基板の製造方法が得られる。
実施例
□次に、本発明の一実捲例を図面を参照して説明する。
第１図および、第２図は本発明によって得た多層セラミ
ック回路基板の一実砲例の断面図ならびに上面図、第３
図（八〜（ＩＪ）は最上層人出力のパッド部分製造の工
程順の断面図である。本発明による多層セラミ・νり回
路基板は、セラミック基板６上又は、厚膜を焼成してな
る無機絶縁層７の上に、金め−）ｐ！配線パターン８を
順次繰り返し購成し、その最上層に、半導体テ・ツブ金
半田により固定するパッド２、半導体チップへの給電、
接地用パターン３、半導体チップへの信号授受用の接続
パッド４、及び人出力パッド５を形成する事にょｖｍ成
される。
ック回路基板の一実砲例の断面図ならびに上面図、第３
図（八〜（ＩＪ）は最上層人出力のパッド部分製造の工
程順の断面図である。本発明による多層セラミ・νり回
路基板は、セラミック基板６上又は、厚膜を焼成してな
る無機絶縁層７の上に、金め−）ｐ！配線パターン８を
順次繰り返し購成し、その最上層に、半導体テ・ツブ金
半田により固定するパッド２、半導体チップへの給電、
接地用パターン３、半導体チップへの信号授受用の接続
パッド４、及び人出力パッド５を形成する事にょｖｍ成
される。
最上層に形成される前記パッド２． ４． ５及び前記
パターン３については、Ｔｉ（チタン）、Ｐｄ（バ２ジ
クＡ）、 Ｃｕ （＠）等を各々１ｏｏｏ〜８０００
λ程度、無機絶縁層７上にスパッタリングすることによ
って薄膜１０を形成し、′該薄膜１゜の上に、めっき用
レジスト１５？ラミネートし、さらに、露光、現慮、銅
めっき工程ケ経て、まず、第３図（Ａ）の如くパターン
、パッド＠ａｏｃ’）Ｍめっきパターン、パッド１１を
５〜３０μｍ程度の厚さつける。
パターン３については、Ｔｉ（チタン）、Ｐｄ（バ２ジ
クＡ）、 Ｃｕ （＠）等を各々１ｏｏｏ〜８０００
λ程度、無機絶縁層７上にスパッタリングすることによ
って薄膜１０を形成し、′該薄膜１゜の上に、めっき用
レジスト１５？ラミネートし、さらに、露光、現慮、銅
めっき工程ケ経て、まず、第３図（Ａ）の如くパターン
、パッド＠ａｏｃ’）Ｍめっきパターン、パッド１１を
５〜３０μｍ程度の厚さつける。
次に、めっき用のレジス）１５’！に剥離し、更に第３
図（均の如く、古度めっき用レジス） Ｉ ６に７ミネ
ート、蕗元、現１象し、パターン、パー９ド幅ａ１にな
るようニッケルめっき、又は、無電解ニッケルめっき層
１２’ｅｌ〜４μＩｌｌ程度の厚さつける。更に、続け
て、純金めつき又は、無電解金めつき層１３に０．５〜
５μｍ程度の厚さつける。
図（均の如く、古度めっき用レジス） Ｉ ６に７ミネ
ート、蕗元、現１象し、パターン、パー９ド幅ａ１にな
るようニッケルめっき、又は、無電解ニッケルめっき層
１２’ｅｌ〜４μＩｌｌ程度の厚さつける。更に、続け
て、純金めつき又は、無電解金めつき層１３に０．５〜
５μｍ程度の厚さつける。
特に、接触、耐摩耗性全要求される人出力バツド５のみ
は、更に、重ねて、金、コバルト又は金。
は、更に、重ねて、金、コバルト又は金。
ニヅケルめっき等の層１４ｔ０．５〜３μｍ程度の厚さ
つける。
つける。
その後、めっき用のレジスト１６を、第３図（ｑの如く
剥離所望パッド、バター７部分以外の薄膜層１０金エツ
チング除去することにより、多層セラミック回路基板全
形成する。第３図φ（口は、不発明によって得た最上層
パッド、バグ−７完成構造図である。
剥離所望パッド、バター７部分以外の薄膜層１０金エツ
チング除去することにより、多層セラミック回路基板全
形成する。第３図φ（口は、不発明によって得た最上層
パッド、バグ−７完成構造図である。
このようにして、銅パターン、バ・ソドｌｌの全側面を
金属めっ＠層により覆うことにより金属レジストの役割
を果し、銅めっき層１１のオーバーエツチングによる金
、ニッケル等金属異物による電気的短絡障害を防、ぐ事
が出来る。このため、電子計算機や、電子交換機に用い
る多層セラミック回路基板の信頼性を向上することがで
きた。
金属めっ＠層により覆うことにより金属レジストの役割
を果し、銅めっき層１１のオーバーエツチングによる金
、ニッケル等金属異物による電気的短絡障害を防、ぐ事
が出来る。このため、電子計算機や、電子交換機に用い
る多層セラミック回路基板の信頼性を向上することがで
きた。
本発明には、以上説明したように、多層セラミック回路
基板、最上層の各種バ・ソド、パターンの銅めっきされ
た部分音すべて金属めっきで覆うことにより、最上層構
成パッド、パターン、半導体間相互の電気的短絡障害を
防ぐ効果がある。
基板、最上層の各種バ・ソド、パターンの銅めっきされ
た部分音すべて金属めっきで覆うことにより、最上層構
成パッド、パターン、半導体間相互の電気的短絡障害を
防ぐ効果がある。
第１図および第２図は、本発明によって得た多セラミッ
ク回路基板／最上層の人出カバ・ソド部分製造の一実施
例の工程順の断面図である。 ｌ・・・・・・多層セラミ９２回路基板、２・旧・・半
導体チップを半田により固定するパッド、３・・・・・
・半導体チップへの給電、接地用パターン、４・・・・
・・半導体テヴプへの信号授受用の接続パッド、５・・
・・・・人出力パッド、６・・・・・・セラミック基板
、７・旧・・多数の金めっき配縁層を含んだ、厚膜形成
による無機絶縁層、８・・・・・・金めりき配線、１０
・・・・・・薄膜下地層、１１・・・・・・銅めつき層
、１２・・・・・・二・ソケルめつき又は無電解ニッケ
ルめっき層、１３・・・・・・純金めっき又は：無電解
金めりき層、１４・・・・・・金、コ／＜ルト又は金、
ニッケル合金めっき層、１５・・・・・・銅めっき用２
ミネート層、１６・・・・・・ニッケルめっき、無電解
二・ソケルめつき及び純金めつき、無電解金めっき並ひ
に金、コバルト合金めつ＠、金ニッケル合金めっき用ラ
ミネート層。 −及
ク回路基板／最上層の人出カバ・ソド部分製造の一実施
例の工程順の断面図である。 ｌ・・・・・・多層セラミ９２回路基板、２・旧・・半
導体チップを半田により固定するパッド、３・・・・・
・半導体チップへの給電、接地用パターン、４・・・・
・・半導体テヴプへの信号授受用の接続パッド、５・・
・・・・人出力パッド、６・・・・・・セラミック基板
、７・旧・・多数の金めっき配縁層を含んだ、厚膜形成
による無機絶縁層、８・・・・・・金めりき配線、１０
・・・・・・薄膜下地層、１１・・・・・・銅めつき層
、１２・・・・・・二・ソケルめつき又は無電解ニッケ
ルめっき層、１３・・・・・・純金めっき又は：無電解
金めりき層、１４・・・・・・金、コ／＜ルト又は金、
ニッケル合金めっき層、１５・・・・・・銅めっき用２
ミネート層、１６・・・・・・ニッケルめっき、無電解
二・ソケルめつき及び純金めつき、無電解金めっき並ひ
に金、コバルト合金めつ＠、金ニッケル合金めっき用ラ
ミネート層。 −及
Claims (1)
- 厚膜の無機絶縁層とめっき金属の導体層とを交互に繰り
返してセラミック基板上に形成し回路基板基体を作成す
る工程と、半導体チップを固定するバ・シト。半導体チ
ップへの給電接地用のパターン、半導体チップへの信号
授受用の接続バット及び人出力バラトラ作成するため前
記回路基板基体上に薄膜下地層全作成する工程と、該薄
膜下地層の上に銅めっきにて前記バ・ソト及びパターン
基部全作成する工程と、前記銅めっき部の露出部分すべ
てｔニラ省ルめっき又は無′亀解ニッケルめっき層で覆
う工程と、該めっき層上に純金めつき又は無電解金めり
＠金石なう工程と、前記薄膜下地を除去する工程とを含
むことを特徴とする多層セラミック回路基板の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58101174A JPS59225589A (ja) | 1983-06-07 | 1983-06-07 | 多層セラミツク回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58101174A JPS59225589A (ja) | 1983-06-07 | 1983-06-07 | 多層セラミツク回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59225589A true JPS59225589A (ja) | 1984-12-18 |
Family
ID=14293639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58101174A Pending JPS59225589A (ja) | 1983-06-07 | 1983-06-07 | 多層セラミツク回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59225589A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63143848A (ja) * | 1986-12-08 | 1988-06-16 | Mitsubishi Electric Corp | マイクロ波ｉｃ基板の製造方法 |
-
1983
- 1983-06-07 JP JP58101174A patent/JPS59225589A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63143848A (ja) * | 1986-12-08 | 1988-06-16 | Mitsubishi Electric Corp | マイクロ波ｉｃ基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI246753B (en) | Package substrate for electrolytic leadless plating and manufacturing method thereof | |
| JP3670917B2 (ja) | 半導体装置及びその製造方法 | |
| TWI571191B (zh) | 在無核心基體處理中之電解沉積及通孔充填技術 | |
| US7615477B2 (en) | Method of fabricating a BGA package having decreased adhesion | |
| TW200416897A (en) | Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same | |
| JP3502800B2 (ja) | 半導体装置の製造方法 | |
| JP2006339609A (ja) | 配線基板およびその製造方法 | |
| US8826531B1 (en) | Method for making an integrated circuit substrate having laminated laser-embedded circuit layers | |
| JP4087080B2 (ja) | 配線基板の製造方法およびマルチップモジュールの製造方法 | |
| CN101364586A (zh) | 封装基板结构及其制作方法 | |
| JP2002111205A (ja) | 多層配線板の製造方法および多層配線板 | |
| JPS59225589A (ja) | 多層セラミツク回路基板の製造方法 | |
| JPH11274734A (ja) | 電子回路装置およびその製造方法 | |
| KR101034089B1 (ko) | 배선 기판 및 그 제조 방법 | |
| JP2006222257A (ja) | 配線基板とその製造方法、およびそれを用いた半導体装置 | |
| TW200948232A (en) | Manufacturing method of leadless packaging substrate | |
| JP4193479B2 (ja) | 素子実装基板の製造方法 | |
| JP2002050715A (ja) | 半導体パッケージの製造方法 | |
| JP7412735B2 (ja) | 半導体パッケージの製造方法 | |
| JP2712936B2 (ja) | ポリイミド多層配線基板およびその製造方法 | |
| JP3759755B2 (ja) | 恒久的接続のために電気回路の上に隆起した金属接点を作成する方法 | |
| CN101740403B (zh) | 封装基板结构及其制作方法 | |
| US7504282B2 (en) | Method of manufacturing the substrate for packaging integrated circuits without multiple photolithography/etching steps | |
| KR100694668B1 (ko) | 도금 인입선 없는 패키지 기판 제조방법 | |
| JP2002176267A (ja) | 電子部品、回路装置とその製造方法並びに半導体装置 |