JPS5921225B2 - トランジスタのベ−ス駆動回路 - Google Patents
トランジスタのベ−ス駆動回路Info
- Publication number
- JPS5921225B2 JPS5921225B2 JP53074560A JP7456078A JPS5921225B2 JP S5921225 B2 JPS5921225 B2 JP S5921225B2 JP 53074560 A JP53074560 A JP 53074560A JP 7456078 A JP7456078 A JP 7456078A JP S5921225 B2 JPS5921225 B2 JP S5921225B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- diode
- base
- drive circuit
- pulse transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/601—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors using transformer coupling
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明は、ダーリントン接続されたパワートランジスタ
のベース駆動回路の改良に関する。
のベース駆動回路の改良に関する。
ダーリントン接続のトランジスタに対する従来のベース
７駆動回路として第１図に示すようなものが知られてい
る。
７駆動回路として第１図に示すようなものが知られてい
る。
第１図において、主トランジスタ２をＯＮさせるために
は、パルストランス３の２次巻線に電圧Ｅ３を発生させ
、ダイオード６、補助トランジスタ１のベースＢ１−エ
ミッタＥ１、主トランジスタのベースＢ２−エミッタＥ
２を経由してｄ動電流を流す。
は、パルストランス３の２次巻線に電圧Ｅ３を発生させ
、ダイオード６、補助トランジスタ１のベースＢ１−エ
ミッタＥ１、主トランジスタのベースＢ２−エミッタＥ
２を経由してｄ動電流を流す。
この時、ダイオード７の堰層電圧によって、パルストラ
ンス４の２次巻線への分流は阻止される。
ンス４の２次巻線への分流は阻止される。
次に主トランジスタ２をＯＦＦさせることは、パルスト
ランス３の出力電圧を零とすることにより可能であるが
、スイッチングのオフ特性を改善させるためにパルスト
ランス４の２次巻線に電圧Ｅ４を発生させ主トランジス
タおよび補助トランジスタの各ベースーエミツ、り間に
逆方向のバイアス電圧を与える。
ランス３の出力電圧を零とすることにより可能であるが
、スイッチングのオフ特性を改善させるためにパルスト
ランス４の２次巻線に電圧Ｅ４を発生させ主トランジス
タおよび補助トランジスタの各ベースーエミツ、り間に
逆方向のバイアス電圧を与える。
それぞれのトランジスタのベース領域に残留キャリアが
存在する間はエミッタからベースの方向に電流が流れる
。
存在する間はエミッタからベースの方向に電流が流れる
。
通常補助トランジスタ１の残留キャリアが先に消滅する
故、分流ダイオード１３により主トランジスタ２に電流
を流して主トランジスタ２の残留キャリアの消滅を速め
る。
故、分流ダイオード１３により主トランジスタ２に電流
を流して主トランジスタ２の残留キャリアの消滅を速め
る。
主トランジスタ２の残留キャリアが消滅したとき、電流
はダイオード５に分流する。
はダイオード５に分流する。
一般にダイオード５の直列素子数を多くするほどスイッ
チング特性は良くなるが、それに応じてパルストランス
３の２次巻線への分流を阻止するためのダイオード６の
直列素子数も多くしなければならない。
チング特性は良くなるが、それに応じてパルストランス
３の２次巻線への分流を阻止するためのダイオード６の
直列素子数も多くしなければならない。
その場合トランジスタをオンさせるためにパルストラン
ス３の容量を増大させる必要が生じるとともに、全体と
して損失が増大するという欠点がある。
ス３の容量を増大させる必要が生じるとともに、全体と
して損失が増大するという欠点がある。
したがって本発明の目的は上述の欠点を除き、より低損
失で、より安価なダーリントン接続トランジスタのベー
ス駆動回路を提供することにある。
失で、より安価なダーリントン接続トランジスタのベー
ス駆動回路を提供することにある。
以下図面を参照して本発明の詳細な説明する。
第２図は本発明の実施例を示すトランジスタのベース駆
動回路の構成図である。
動回路の構成図である。
駆動側のパルストランス３の出力の一端は補助トランジ
スタ１のベースＢ１に接続され、他端は補助トランジス
タ１のエミッタＥ１に接続されている。
スタ１のベースＢ１に接続され、他端は補助トランジス
タ１のエミッタＥ１に接続されている。
第１図に示す従来例においては、分流ダイオード５と駆
動側のパルストランス３とが並列に接続されており、分
流ダイオード５とパルストランス３からの電流の分流阻
止用のダイオード７との接続点がパルスト２ンス３の一
端に直接接続されており、パルストランス４の一端から
ダイオード７−バルストランス３−ダイオード６−パル
ストランス４の他端に至る電流通路が形成されている故
、分流ダイオードの５の直列素子数の増加に伴い分流阻
止用のダイオード６の直列素子数も増加しなければなら
なＧ）。
動側のパルストランス３とが並列に接続されており、分
流ダイオード５とパルストランス３からの電流の分流阻
止用のダイオード７との接続点がパルスト２ンス３の一
端に直接接続されており、パルストランス４の一端から
ダイオード７−バルストランス３−ダイオード６−パル
ストランス４の他端に至る電流通路が形成されている故
、分流ダイオードの５の直列素子数の増加に伴い分流阻
止用のダイオード６の直列素子数も増加しなければなら
なＧ）。
しかるに第２図に示す実施例においては、分流ダイオー
ド５が補助トランジスタのベースＢ１−主トランジスタ
のエミッタ８２間と並列に配置されているのに対し７駆
動側のパルストランス３の出力は補助トランジスタのベ
ースＢ１−エミッタ８１間に接続されている故、パルス
トランス４からの電流が直接パルストランス３に流れ込
まないようになっている。
ド５が補助トランジスタのベースＢ１−主トランジスタ
のエミッタ８２間と並列に配置されているのに対し７駆
動側のパルストランス３の出力は補助トランジスタのベ
ースＢ１−エミッタ８１間に接続されている故、パルス
トランス４からの電流が直接パルストランス３に流れ込
まないようになっている。
したがって分流ダイオード５の直列素子数を増大しても
、分流阻止ダイオード６の直列素子数を増大させる必要
がない。
、分流阻止ダイオード６の直列素子数を増大させる必要
がない。
さらに第１図の従来回路においては、パルストランス３
の負荷電圧として補助トランジスタのベースＢ１−エミ
ッタ８１間電圧、主トランジスタのベースＢ２−エミッ
タ８２間電圧、ダイオード６の電圧があるが、第２図に
示す実施例においては、主トランジスタのベースＢ２−
エミッタ８２間電圧が除かれるとともに、ダイオード６
の電圧も小さくなるので、駆動用のパルストランス３の
容量および駆動部分の損失を従来の１／２程度に低減す
ることが可能である。
の負荷電圧として補助トランジスタのベースＢ１−エミ
ッタ８１間電圧、主トランジスタのベースＢ２−エミッ
タ８２間電圧、ダイオード６の電圧があるが、第２図に
示す実施例においては、主トランジスタのベースＢ２−
エミッタ８２間電圧が除かれるとともに、ダイオード６
の電圧も小さくなるので、駆動用のパルストランス３の
容量および駆動部分の損失を従来の１／２程度に低減す
ることが可能である。
第３図は第２図のＮＰＮ形トランジスタの代りにＰＮＰ
Ｎ上形ンジスタを用いた場合の本発明の実施例を示す。
Ｎ上形ンジスタを用いた場合の本発明の実施例を示す。
上記実施例では補助トランジスタと主トランジスタが夫
々１個の場合について説明したが、多数の並列接続の場
合にも全く同様に本発明を適用することができる。
々１個の場合について説明したが、多数の並列接続の場
合にも全く同様に本発明を適用することができる。
第１図は従来のトランジスタのベース駆動回路図、第２
図は本発明の１実施例を示すトランジスタのベース１駆
動回路図、第３図は本発明の別の実施例を示すトランジ
スタのベース駆動回路図である。 １：補助トランジスタ、２：主トランジスタ、３：ベー
ス１駆動用パルストランス（第１の電源）、４：逆バイ
アス用パルストランス（第２の電源）、５：分流ダイオ
ード、６：バイアス電流の分流阻止ダイオード、７：駆
動電流の分流阻止ダイオード、１１，１２：ベースバイ
アス抵抗、１３：ダイオード。
図は本発明の１実施例を示すトランジスタのベース１駆
動回路図、第３図は本発明の別の実施例を示すトランジ
スタのベース駆動回路図である。 １：補助トランジスタ、２：主トランジスタ、３：ベー
ス１駆動用パルストランス（第１の電源）、４：逆バイ
アス用パルストランス（第２の電源）、５：分流ダイオ
ード、６：バイアス電流の分流阻止ダイオード、７：駆
動電流の分流阻止ダイオード、１１，１２：ベースバイ
アス抵抗、１３：ダイオード。
Claims (1)
- １ 夫々１個あるいは複数の補助トランジスタおよび主
トランジスタをダーリントン接続して成るトランジスタ
群と、第１の電源および該電源に接続されかつ第２の電
源からのバイアス電流の分流を阻止するための第１の分
流阻止ダイオードから成る前記トランジスタ群をオンさ
せるための駆動回路と、前記第２の電源、該電源に接続
されかつ前記第１の電源からの電流の分流を阻止するた
めの第２の分流阻止ダイオード、および前記補助トラン
ジスタのベース−主トランジスタのエミッタ端子間と並
列に接続され前記第２の電源からのバイアス電流を分流
するための分流ダイオードから成る前記トランジスタ群
のオフ動作改善用のバイアス回路とを備え、前記駆動回
路の出力端子のうち前記第１の分流阻止ダイオードに接
続されている方の出力端子を前記補助トランジスタのベ
ースに接続し、該ダイオードに接続されていない方の出
力端子を前記補助トランジスタのエミッタに接続したこ
とを特徴とするトランジスタのベース駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53074560A JPS5921225B2 (ja) | 1978-06-20 | 1978-06-20 | トランジスタのベ−ス駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53074560A JPS5921225B2 (ja) | 1978-06-20 | 1978-06-20 | トランジスタのベ−ス駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS551752A JPS551752A (en) | 1980-01-08 |
| JPS5921225B2 true JPS5921225B2 (ja) | 1984-05-18 |
Family
ID=13550724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53074560A Expired JPS5921225B2 (ja) | 1978-06-20 | 1978-06-20 | トランジスタのベ−ス駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5921225B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0422048Y2 (ja) * | 1984-10-03 | 1992-05-20 | ||
| KR20210037980A (ko) * | 2019-09-30 | 2021-04-07 | 만드로 주식회사 | 로봇핸드용 엄지관절 구조 |
-
1978
- 1978-06-20 JP JP53074560A patent/JPS5921225B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0422048Y2 (ja) * | 1984-10-03 | 1992-05-20 | ||
| KR20210037980A (ko) * | 2019-09-30 | 2021-04-07 | 만드로 주식회사 | 로봇핸드용 엄지관절 구조 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS551752A (en) | 1980-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0538618B1 (en) | An H-shaped bridge circuit with protection against crossover conduction during the reversal of the current in the load | |
| US4125787A (en) | Semiconductor switch circuit | |
| US4109162A (en) | Multi-stage integrated injection logic circuit with current mirror | |
| US4612452A (en) | Control circuit for the switching of inductive loads having a push-pull output stage | |
| JPH0121703B2 (ja) | ||
| US4507575A (en) | NAND Logic gate circuit having improved response time | |
| JPS5921225B2 (ja) | トランジスタのベ−ス駆動回路 | |
| US5111381A (en) | H-bridge flyback recirculator | |
| US4489341A (en) | Merged-transistor switch with extra P-type region | |
| US4053923A (en) | Integrated logic elements with improved speed-power characteristics | |
| US4821136A (en) | Power transistor with self-protection against direct secondary breakdown | |
| GB1165507A (en) | An Improved Electric Motor Braking Circuit | |
| US4277696A (en) | Semiconductor switch circuit | |
| US3953747A (en) | AC wave switching circuit using at least one switching transistor | |
| EP0527641B1 (en) | H-bridge flyback recirculator | |
| JPS6223060Y2 (ja) | ||
| US3002107A (en) | Transformer coupling of logical circuits | |
| US5192901A (en) | Short circuit protection | |
| SU1051717A1 (ru) | Полупроводниковый ключ | |
| JPS6040217B2 (ja) | 半導体スイッチ素子の駆動回路 | |
| JPH0261176B2 (ja) | ||
| JPH0545094B2 (ja) | ||
| JPS6119536Y2 (ja) | ||
| JPS58110072A (ja) | 半導体装置 | |
| JPS6288419A (ja) | 複合形スイツチ回路 |