JPS59211321A - アナログデジタル変換回路の０点補償装置 - Google Patents
アナログデジタル変換回路の０点補償装置Info
- Publication number
- JPS59211321A JPS59211321A JP8611983A JP8611983A JPS59211321A JP S59211321 A JPS59211321 A JP S59211321A JP 8611983 A JP8611983 A JP 8611983A JP 8611983 A JP8611983 A JP 8611983A JP S59211321 A JPS59211321 A JP S59211321A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- analog
- value
- circuit
- converting circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、アナログデジタル変換回路のθ点そ１ｆ佑
装置に関−１″′る。
装置に関−１″′る。
マイクロコンピュータ等を用いてサーボ制画ヲ行う場合
などは、アナログのフィードバンク信号ｆｚｒ：Ａ／Ｄ
変換器（アナログデジタル２ｊ換器）ＶＣよりデジタル
信号に変換してマイクロコンピュ−タに供給するが、高
い変換苗度か請求されろ場合はオフセント等に起因する
Ａ／ＩＪ変換器の０点誤差を確実に除去しなければなら
ない。甲たこの場合、Ａ ／ Ｄ変換器のθ点誤差Ｇズ
使用条件（例えζま縣度等）に応じて変化′″ｆる０１
゛能性かあるから誤差値の補償は適切な時点（例えば７
扛源投入詩等）におし）でたびたび行うことが望下しい
。
などは、アナログのフィードバンク信号ｆｚｒ：Ａ／Ｄ
変換器（アナログデジタル２ｊ換器）ＶＣよりデジタル
信号に変換してマイクロコンピュ−タに供給するが、高
い変換苗度か請求されろ場合はオフセント等に起因する
Ａ／ＩＪ変換器の０点誤差を確実に除去しなければなら
ない。甲たこの場合、Ａ ／ Ｄ変換器のθ点誤差Ｇズ
使用条件（例えζま縣度等）に応じて変化′″ｆる０１
゛能性かあるから誤差値の補償は適切な時点（例えば７
扛源投入詩等）におし）でたびたび行うことが望下しい
。
この発明は、上述した４、１Ｇ情に謹み、θ点１票景を
確実に除去し得るとともに、任首の時点で素早く適切な
補償値を設定することができるアナログデジタル変換器
のθ点袖ｆｆ４装顛を提供てろもので、アナログデジタ
ル変換回路の入力に被変換アナログ信号とθレベル信号
のいずれか一方を力Ｑｈｌで供給するスイッチ手１狡と
、このスイッチ手段がθレベル信号を選択している時の
１ｉｉＪ記アナログデジタル変換回路の出力（３号値を
保持する保持手段と、前記スイッチ手段がｎｒＪ記アナ
ログ信号なｊき釈している時は、前記アナログデジタル
変換回路の出力イ目号値からｒ３ｉＪ記保持手保持おけ
る保持値を差し引いて出ノ１ｊろ１戚算十段とを具（ｌ
ｉｆｔすることを特徴としている。
確実に除去し得るとともに、任首の時点で素早く適切な
補償値を設定することができるアナログデジタル変換器
のθ点袖ｆｆ４装顛を提供てろもので、アナログデジタ
ル変換回路の入力に被変換アナログ信号とθレベル信号
のいずれか一方を力Ｑｈｌで供給するスイッチ手１狡と
、このスイッチ手段がθレベル信号を選択している時の
１ｉｉＪ記アナログデジタル変換回路の出力（３号値を
保持する保持手段と、前記スイッチ手段がｎｒＪ記アナ
ログ信号なｊき釈している時は、前記アナログデジタル
変換回路の出力イ目号値からｒ３ｉＪ記保持手保持おけ
る保持値を差し引いて出ノ１ｊろ１戚算十段とを具（ｌ
ｉｆｔすることを特徴としている。
以下、図面を参照して口の発明の実１亜例について説明
する。
する。
図はこの発明の一実施例の構成を、示すブロック図であ
り、図においてＩＧゴスイツチング素子２から１．ｔｌ
：給されるアナログ信号をテジタルイぎ号に変換するＡ
ｌ１）変換回路であろ０この人／１）変換１！−Ｉｌ路
ＩＧゴ信号Ｓ２が供給されている時に変換動作を行い、
下た、スイッチング素子２は信号Ｓ１によりアナログ信
＠８ＡＣフィードバックイＩ＠専の被変換アナログ信号
）とＮ、準位であるθレベル信号Ｓ０のいずれか一方を
選択する。３６ズ信号Ｓ、が供給されるとＡ／ＩＪ変（
＋冬回路１の出力信号値を読み込んで保持する保持回路
であり、その保１Ｍ結果は１ＬＮｎ部４へ（ｊｔ給され
ろ。減算酩４はＡ／Ｄ変換回路１の出力信冴値から保持
ＩＦＩ回路３の出力信号値を差し引いて出力する。
り、図においてＩＧゴスイツチング素子２から１．ｔｌ
：給されるアナログ信号をテジタルイぎ号に変換するＡ
ｌ１）変換回路であろ０この人／１）変換１！−Ｉｌ路
ＩＧゴ信号Ｓ２が供給されている時に変換動作を行い、
下た、スイッチング素子２は信号Ｓ１によりアナログ信
＠８ＡＣフィードバックイＩ＠専の被変換アナログ信号
）とＮ、準位であるθレベル信号Ｓ０のいずれか一方を
選択する。３６ズ信号Ｓ、が供給されるとＡ／ＩＪ変（
＋冬回路１の出力信号値を読み込んで保持する保持回路
であり、その保１Ｍ結果は１ＬＮｎ部４へ（ｊｔ給され
ろ。減算酩４はＡ／Ｄ変換回路１の出力信冴値から保持
ＩＦＩ回路３の出力信号値を差し引いて出力する。
次に、上述した構成によるこの夷１ｆｆｌｉ例の動作を
説明すると、ｆず、信号Ｓ、によりスイッチング素子２
にθレベル慴号Ｓ。を国訳させ、次いでＡ／ＩＪ変換回
路ＩＫ信号Ｓ２を供給してθレベル信号Ｓ。の変換動作
を開始させる。そして、保ｊ、ｊ回路３に信号８３を供
給してこの時のＡ ／ 、１）変換回路１の出７７信号
値を保持させろ０このμｉｊ合、Ａ ／ １．）変換回
路１に０点誤差がケけれは、保持回路３における保持値
はθであるが、０点β１；↓差があれは′この誤差分△
Ｄが保持回路３の保持値となる。
説明すると、ｆず、信号Ｓ、によりスイッチング素子２
にθレベル慴号Ｓ。を国訳させ、次いでＡ／ＩＪ変換回
路ＩＫ信号Ｓ２を供給してθレベル信号Ｓ。の変換動作
を開始させる。そして、保ｊ、ｊ回路３に信号８３を供
給してこの時のＡ ／ 、１）変換回路１の出７７信号
値を保持させろ０このμｉｊ合、Ａ ／ １．）変換回
路１に０点誤差がケけれは、保持回路３における保持値
はθであるが、０点β１；↓差があれは′この誤差分△
Ｄが保持回路３の保持値となる。
次に、信号Ｓ１によりスイッチング素子２・ｖｃ褐変換
アナログ慴号ＳＡを選択させ、Ｔ７こ、Ａｌ１）変換回
路１にこのアナログ（＠ ＠ ８ Ａ Ｏ）変換動作を
開始させろ。このｊ助合のＡ ／ Ｄ ；４３換回路１
の出７−１４Ｆ３号を８１）とすれは、諏’ＦＸ都４か
ら出フＪされろ１ンテ号ＳＤ’は、 ＳＤ’−８Ｎ−ΔＤ ・・・・・・・・・・・・・・
ｉｌｌとケリ、信号Ｓｔ）からＱ 、ｉ 、ｒ’！牛分
、へＤを差し引いた値となる。このように、上述の゛実
：ｌＩＢ例におけろ信号ＳＬ）′にはＡ／ｌ）変換回路
１００点源差分６１ｆつたく＠ミれ１１い０ なお、この実施例における保持回路３の保持動作は、例
えは°也源投人後のｌ／Ｊ期設定設定時なってもよく、
丁だ、使用条件の変化（温度変化等）を検出するセンサ
Ｉ！、＋１路等を設け、このセンサ回路の出力信号に応
じて保持１９１路３の保持値を史ｖＪｒ′１′″るよう
にしてもよい。
アナログ慴号ＳＡを選択させ、Ｔ７こ、Ａｌ１）変換回
路１にこのアナログ（＠ ＠ ８ Ａ Ｏ）変換動作を
開始させろ。このｊ助合のＡ ／ Ｄ ；４３換回路１
の出７−１４Ｆ３号を８１）とすれは、諏’ＦＸ都４か
ら出フＪされろ１ンテ号ＳＤ’は、 ＳＤ’−８Ｎ−ΔＤ ・・・・・・・・・・・・・・
ｉｌｌとケリ、信号Ｓｔ）からＱ 、ｉ 、ｒ’！牛分
、へＤを差し引いた値となる。このように、上述の゛実
：ｌＩＢ例におけろ信号ＳＬ）′にはＡ／ｌ）変換回路
１００点源差分６１ｆつたく＠ミれ１１い０ なお、この実施例における保持回路３の保持動作は、例
えは°也源投人後のｌ／Ｊ期設定設定時なってもよく、
丁だ、使用条件の変化（温度変化等）を検出するセンサ
Ｉ！、＋１路等を設け、このセンサ回路の出力信号に応
じて保持１９１路３の保持値を史ｖＪｒ′１′″るよう
にしてもよい。
士た、上述した実施例における保持−１路３はノ１−ド
的にはラッチ回路等で＋ｔｒｔ成してもよく、′ｆた、
マイクロコンピュータ等を用いる場合にはｌ（Ａ −Ｍ
（ランダムアクセスメモリ）で構成してもよい。
的にはラッチ回路等で＋ｔｒｔ成してもよく、′ｆた、
マイクロコンピュータ等を用いる場合にはｌ（Ａ −Ｍ
（ランダムアクセスメモリ）で構成してもよい。
以上、説明したようにこの発明によれは、アナログジタ
ル変換回路の入力に被変換アナログ信号とθレベル信号
のいずれか一方を選択して併給スルスイッチ手段と、こ
のスイッチ手段がθレベル信号を選択している時のｒｊ
ＩＩＨａアナログデジタル変換！Ｉ」１路の出力信号値
を保持する保持手段と、前記スイッチ手段が前記アナロ
グ信号を選択している時は、ロ１■記アナログデジタル
変捜回路の出力信号値からり１記保持手段における保持
値を差し引いて出７７″′ｒろ減１ｉ＃、手段とを具備
ｆしたので、アナログデジタル変換回路の０点誤差を４
７１″ｒ央に除去しＰＪ７−）とともに、使用条件に応
じて昭１時に袖憬１１迂を更新することができろ利点が
得ろ７１ろ。
ル変換回路の入力に被変換アナログ信号とθレベル信号
のいずれか一方を選択して併給スルスイッチ手段と、こ
のスイッチ手段がθレベル信号を選択している時のｒｊ
ＩＩＨａアナログデジタル変換！Ｉ」１路の出力信号値
を保持する保持手段と、前記スイッチ手段が前記アナロ
グ信号を選択している時は、ロ１■記アナログデジタル
変捜回路の出力信号値からり１記保持手段における保持
値を差し引いて出７７″′ｒろ減１ｉ＃、手段とを具備
ｆしたので、アナログデジタル変換回路の０点誤差を４
７１″ｒ央に除去しＰＪ７−）とともに、使用条件に応
じて昭１時に袖憬１１迂を更新することができろ利点が
得ろ７１ろ。
図は、この発明の一実１イ１テ例の構成を示すブロック
図である０
図である０
Claims (1)
- アナログデジタル２換回路の人力に被変換アナログ信号
と０レベル悟号のいずれか一方を選択して供給するスイ
ッチ手段と、このスイッチ手段がθレベル信号を選択し
ている時の＋ＪｉＪ記アナログデジタル変換１ｇｌ路の
出力信号値を保持する保持手段と、＋ｈｉＪ Ｈｅスイ
ッチ手段か前記アナログ信号を選択している時ｃ′ｉ前
記アナログデジタル変換回路の出７Ｊ信号値からＴ７ｉ
Ｊ Ｓｉ、保持手段における保持値を差し引いて出力す
る壇算牛段とを具備することを生Ｃ徴とするアナログデ
ジタル２ｊ換回路のθ点Ｍｊｊｌ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8611983A JPS59211321A (ja) | 1983-05-17 | 1983-05-17 | アナログデジタル変換回路の０点補償装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8611983A JPS59211321A (ja) | 1983-05-17 | 1983-05-17 | アナログデジタル変換回路の０点補償装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59211321A true JPS59211321A (ja) | 1984-11-30 |
Family
ID=13877804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8611983A Pending JPS59211321A (ja) | 1983-05-17 | 1983-05-17 | アナログデジタル変換回路の０点補償装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59211321A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6386920A (ja) * | 1986-09-30 | 1988-04-18 | Matsushita Electric Ind Co Ltd | Ａ／ｄ変換装置 |
| JPH04336712A (ja) * | 1991-05-13 | 1992-11-24 | Sankyo Seiki Mfg Co Ltd | アナログ・デジタル変換回路 |
-
1983
- 1983-05-17 JP JP8611983A patent/JPS59211321A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6386920A (ja) * | 1986-09-30 | 1988-04-18 | Matsushita Electric Ind Co Ltd | Ａ／ｄ変換装置 |
| JPH04336712A (ja) * | 1991-05-13 | 1992-11-24 | Sankyo Seiki Mfg Co Ltd | アナログ・デジタル変換回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES8605492A1 (es) | Procedimiento para la preparacion de 4,5-dihidro-3 (2h)-pi- ridazinonas sustituidas | |
| BR9808950A (pt) | Processo de reconhecer uma impressão digital | |
| DE3879732D1 (de) | Integriertes wasserstoffumwandlungsschema zur erzeugung von premiumqualitaetsdestillaten und schmieroelen. | |
| DE59108849D1 (de) | Hochgenauer Analog-Digital-Umsetzer nach dem Ladungsausgleichverfahren | |
| MY105093A (en) | Process for purifying crude glycerol. | |
| NO960332L (no) | Tbp2 fragmenter av transferrinreseptoren av neisseria meningitidis | |
| JPS59211321A (ja) | アナログデジタル変換回路の０点補償装置 | |
| ATE110059T1 (de) | Y,4- und 2,5-substituierte pyridin-n-oxide, verfahren zu deren herstellung sowie deren verwendung. | |
| JPH04328624A (ja) | アナログ・ディジタル混在集積回路 | |
| HUP0002442A2 (hu) | Heterociklusos tio-észterek nitrogénen át kapcsolódó karbamid- és karbamátszármazékai, és ezeket a vegyületeket tartalmazó gyógyszerkészítmények | |
| NO961000L (no) | Piperidinderivater, fremgangsmåte for fremstilling derav og medikament og preparat inneholdende slike | |
| EP0272756A3 (en) | Analogue to digital converter | |
| ATE557474T1 (de) | System und verfahren zur kompensation des offsetspannungsfehlers in komparatoren | |
| Hann | Christos Kyrios in PsSol 17.32:‘The Lord's Anointed’Reconsidered | |
| Bailey | Wagner’s Musical Sketches for Siegfrieds Tod | |
| ATE245987T1 (de) | Verwendung von derivaten der 2-hydroxy-4- trifluormethylbenzoe säure als hemmer der aktivierung des nuklearischen transkriptionsfaktors nf-(k)b | |
| KR970055591A (ko) | 디지탈 보상형 멀티 비트 시그마 델타 아날로그 디지탈 변환기 | |
| DK626288D0 (da) | Kemisk proces til fremstilling af imidazoquinoxaliner og mellemprodukter til brug i processen | |
| DE68908603D1 (de) | Elektrolytischer Ozonisator und Verfahren zur Zerlegung von Ozonenthaltendem Abgas unter Verwertung dieses Ozonisators. | |
| Parker | On the Dating of" Utendi wa Ayubu" | |
| AU2003281800A1 (en) | Arrangement related to a dental sensor | |
| PT74160A (en) | Process for the preparation of a fungicidal composition contai-ning n-sulphenilated biurets | |
| JP2552304B2 (ja) | オフセット補償回路 | |
| JPS59140720A (ja) | アナログ・デジタル変換回路 | |
| DK312989D0 (da) | 1,4-dihydropyridin-threonin-derivater og fysiologisk uskadelige salte deraf, deres fremstilling og anvendelse samt mellemprodukter til fremstillingen |