JPS59209074A - Inverter device - Google Patents
Inverter deviceInfo
- Publication number
- JPS59209074A JPS59209074A JP58083528A JP8352883A JPS59209074A JP S59209074 A JPS59209074 A JP S59209074A JP 58083528 A JP58083528 A JP 58083528A JP 8352883 A JP8352883 A JP 8352883A JP S59209074 A JPS59209074 A JP S59209074A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- carrier wave
- current
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004804 winding Methods 0.000 claims abstract description 5
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 claims description 2
- 239000000284 extract Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 18
- 229920006395 saturated elastomer Polymers 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、電子計算機等の電源装置として適するインバ
ータ装置に関する。特に、半導体スイッチの過電流を抑
制するように制御する装置の改良に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Technical field to which the invention pertains] The present invention relates to an inverter device suitable as a power supply device for an electronic computer or the like. In particular, the present invention relates to improvements in devices that control semiconductor switches to suppress overcurrent.
第１図に従来例のインバータ装置の主回路を示す。Ｅは
直流電源、Ｘ、Ｙは直流電源端子である。FIG. 1 shows the main circuit of a conventional inverter device. E is a DC power supply, and X and Y are DC power supply terminals.
８１〜Ｓ４は開閉スイッチ素子であって、例えばトラン
ジスタ、ＧＴＯサイリスタなどのような半導体スイッチ
が用いられる。破線で示す部分Ｉは直流から交流への変
換回路である。Ｆはその出力に得られる歪波交流から、
基本波周波数成分の正弦波を抽出するフィルタである。81 to S4 are open/close switch elements, and semiconductor switches such as transistors and GTO thyristors are used, for example. Part I indicated by a broken line is a DC to AC conversion circuit. F is the distorted wave alternating current obtained at its output,
This is a filter that extracts the sine wave of the fundamental frequency component.
Ｌはこのインバータの負荷である。Ｔは変圧器、ＣＴは
電流検出用の変流器である。L is the load of this inverter. T is a transformer, and CT is a current transformer for current detection.
このような装置の過電流抑圧のための電流制御は、変流
器ＣＴにより検出された出力電流が設定された電流値を
越えないように、電圧制御系に割込をかけ、定電流制御
を行うように構成されている。Current control for suppressing overcurrent in such devices involves interrupting the voltage control system and performing constant current control so that the output current detected by the current transformer CT does not exceed a set current value. is configured to do so.
第２図はこのための従来例インバータ装置の制御系のブ
ロック構成図である。■は出力電圧の基準となる直流電
圧を発生する直流基準電圧回路である。２はインバータ
装置の出力電圧Ｖを直流に変換する整流平滑回路である
。３は誤差増幅器で、直流基準電圧１の出力と整流平滑
回路２の出力の差分を増幅する。、１′は出力電流制限
値の基準となる直流電圧を発生する直流基準電圧発生回
路である。２′はピークホールド回路で、出力電流ｉを
直流に変換し、かつ過電流がおさまった後に出力電圧を
ゆっくり立ち上げるための時定数回路をその内部に備え
る。３′は誤差増幅器で基準電圧１′の出力とピークホ
ールド回路２′の差分を増幅する。４は発振器である。FIG. 2 is a block diagram of a control system of a conventional inverter device for this purpose. (2) is a DC reference voltage circuit that generates a DC voltage that serves as a reference for the output voltage. 2 is a rectifying and smoothing circuit that converts the output voltage V of the inverter device into direct current. 3 is an error amplifier that amplifies the difference between the output of the DC reference voltage 1 and the output of the rectifying and smoothing circuit 2; , 1' is a DC reference voltage generation circuit that generates a DC voltage serving as a reference for the output current limit value. Reference numeral 2' denotes a peak hold circuit, which includes a time constant circuit for converting the output current i into direct current and slowly raising the output voltage after the overcurrent subsides. An error amplifier 3' amplifies the difference between the output of the reference voltage 1' and the peak hold circuit 2'. 4 is an oscillator.
５は振幅変調器で、誤差増幅器３の出力と誤差増幅器３
′の出力のどちらが低い方の信号のレベルを用いて、発
振器４の出力振幅を変化させるように構成される。６は
三角波発生器である。７はＰＷＭ （パルス幅変調）回
路で、三角波発生器６の出力をキャリアとし、変調器５
の出力を変調入力として、パルス幅変調信号を発生させ
る。８は論理回路でＰＷＭ回路７の出力を開閉スイッチ
素子のオンオフパターンに変換する。5 is an amplitude modulator, which connects the output of the error amplifier 3 and the error amplifier 3.
The output amplitude of the oscillator 4 is changed using the level of the lower signal of the outputs of the oscillator 4. 6 is a triangular wave generator. 7 is a PWM (pulse width modulation) circuit which uses the output of the triangular wave generator 6 as a carrier and modulator 5.
A pulse width modulation signal is generated by using the output of the modulation input as a modulation input. 8 is a logic circuit which converts the output of the PWM circuit 7 into an on/off pattern of an open/close switch element.
このような従来例方式では、一時的に出力電流に過電流
が生じると、時間が経過して過電流がおさまったときに
、出力電圧を変圧器Ｔが飽和しないようにゆっくり上昇
させなければならない。すなわち、過電流が短時間しか
流れず直ちに定常負荷状態に復帰しても、変圧器Ｔの飽
和状態が回復しないかぎり、電圧異常低下は数サイクル
以上にわたり長時間績いてしまい、インパークの出力電
圧は直ちに定常電圧に復帰することができない。In such a conventional method, when an overcurrent temporarily occurs in the output current, when the overcurrent subsides over time, the output voltage must be slowly increased to prevent the transformer T from becoming saturated. . In other words, even if the overcurrent flows for only a short time and returns to a steady load state immediately, unless the saturated state of the transformer T is restored, the abnormal voltage drop will continue for a long time over several cycles, and the output voltage of the impark will decrease. cannot immediately return to steady voltage.
したがって、この期間に負荷に電源が供給されなくなり
、負荷として情報処理装置が接続されている場合には、
その負荷に重大な影響を引き起す欠点がある。Therefore, if power is not supplied to the load during this period and an information processing device is connected as the load,
There are drawbacks that cause a significant impact on its load.
本発明は、このような従来例方式の欠点を改良するもの
で、一時的な過電流が発生したときに過電流が消滅すれ
ば直ちに出力電圧を正常値に復帰させることができ、負
荷の突入電流のような短時間の過電流が流れても、他の
負荷へ影響が及ぶことのないインバータ装置を提供する
ことを目的とする。The present invention improves the drawbacks of the conventional method, and when a temporary overcurrent occurs, the output voltage can be immediately restored to its normal value as soon as the overcurrent disappears, and the inrush of the load is prevented. It is an object of the present invention to provide an inverter device that does not affect other loads even if a short-time overcurrent such as current flows.
本発明第一の発明は、上記変圧器の一次巻線の電流を検
出する電流検出器と、
この電流検出器の検出出力が所定の値を越えたことを検
出する比較手段と、
この比較手段の出力が送信されている期間だけ上記スイ
ッチ素子に与える開閉制御信号の送出を禁止して上記ス
イッチ素子を開放状態にする手段と
を備え、変圧器が飽和状態にあっても過電流が回復すれ
ば直ちに出力電圧を正常値に復帰させることができるよ
うに構成されたことを特徴とする。A first aspect of the present invention is a current detector for detecting the current in the primary winding of the transformer; a comparison means for detecting that the detection output of the current detector exceeds a predetermined value; and means to keep the switching element in an open state by prohibiting the transmission of the switching control signal applied to the switching element only during the period when the output of The present invention is characterized in that it is configured such that the output voltage can be immediately restored to a normal value.
さらに、本発明の第二の発明は、比較手段の出力が送信
されてから上記搬送波発生手段の出力搬送波の所定の位
相に達するまでの期間だけ上記スイッチ素子に与える開
閉制御信号の送出を禁止して上記スイッチ素子を開放状
態として、過電流の回復後の出力電圧の正常値への復帰
を速やかに行うことを特徴とする。Furthermore, the second invention of the present invention prohibits the sending of the opening/closing control signal to be applied to the switching element only during a period from when the output of the comparing means is transmitted until reaching a predetermined phase of the output carrier wave of the carrier wave generating means. The switch element is then opened to quickly restore the output voltage to its normal value after recovery from the overcurrent.
第３図は本発明実施例回路の主回路部構成図である。変
圧器Ｔの一次巻線に供給される出力電流が電流検出器Ｒ
を介して与えられるところに一つの特徴がある。この電
流検出器Ｒは、抵抗あるいは変流器（ＣＴ）で構成され
る。FIG. 3 is a block diagram of the main circuit portion of the circuit according to the embodiment of the present invention. The output current supplied to the primary winding of transformer T is detected by current detector R.
One feature is that it is given through . This current detector R is composed of a resistor or a current transformer (CT).
第４図は上記実施例回路の開閉スイッチ素子３１〜Ｓ４
に制御電流を与える制御部の第一実施例回路構成図であ
る。９は電圧の基準となる正弦半波発生器である。１０
は全波整流回路で出力電圧Ｖを直流電圧に変換する。こ
の出力は正弦半波発振器９の出力とともに誤差増幅器３
に入力される。この誤差増幅器３の出力はＰＷＭ回路７
の変調入力となる。このＰＷＭ回路７のキャリアは三角
波発生器６から与えられる。このＰＷＭ回路７の出力は
電圧制御パルス列信号として論理回路８に与えられる。FIG. 4 shows open/close switch elements 31 to S4 of the above embodiment circuit.
FIG. 3 is a circuit configuration diagram of a first embodiment of a control section that provides a control current to the controller. 9 is a sine half-wave generator serving as a voltage reference. 10
converts the output voltage V into a DC voltage using a full-wave rectifier circuit. This output is sent to the error amplifier 3 along with the output of the sine half-wave oscillator 9.
is input. The output of this error amplifier 3 is the PWM circuit 7
becomes the modulation input. A carrier for this PWM circuit 7 is given from a triangular wave generator 6. The output of this PWM circuit 7 is given to a logic circuit 8 as a voltage control pulse train signal.
一方、上記第３図の電流検出器Ｒで検出された電流信号
ｉは、全波整流回路１０’により直流に変換される。こ
の全波整流回路１０’の出方と、電流制限値の基準とな
る直流電圧を与える直流基準電圧回路１′の出力とはそ
れぞれ比較器７′の二つの入力に与えられて比較される
。この比較器７′の出力には電流制御パルス信号列が得
られる。また、この比較器７′の出方はその正大刀端子
に正帰還され、上記直流基準電圧回路１′の出力に加算
される。この正帰還により比較器７′はヒステリシスを
持つことになる。１１は主回路と電圧制御系とを絶縁す
るためのアイソレータである。このアイソレータ１１は
電流検出器Ｒが絶縁形の電流トランスを使用する場合に
は必要はない。On the other hand, the current signal i detected by the current detector R shown in FIG. 3 is converted into direct current by the full-wave rectifier circuit 10'. The output of this full-wave rectifier circuit 10' and the output of a DC reference voltage circuit 1' which provides a DC voltage serving as a reference for the current limit value are respectively applied to two inputs of a comparator 7' and compared. A current control pulse signal train is obtained at the output of this comparator 7'. Further, the output of the comparator 7' is positively fed back to its positive terminal and added to the output of the DC reference voltage circuit 1'. This positive feedback causes comparator 7' to have hysteresis. 11 is an isolator for insulating the main circuit and the voltage control system. This isolator 11 is not necessary when the current detector R uses an isolated current transformer.
第５図は、第４図に一点鎖線で示す部分の回路をさらに
詳しく説明する回路構成図である。すなわち、比較器７
′は１個の差動演算増幅器により構成され、抵抗器Ｒ２
により正帰還が施されている。アイソレータ１１はフォ
トカプラにより構成される。論理回路８では、このアイ
ソレータ１１がらの出力がなくなったときに、全ての制
御出方の送出を停止させて、開閉スイッチ素子８１〜ｓ
４を一斉に開放状態にするように構成されている。FIG. 5 is a circuit configuration diagram illustrating in more detail the portion of the circuit indicated by the dashed line in FIG. That is, comparator 7
' is composed of one differential operational amplifier, and resistor R2
Positive feedback is provided. The isolator 11 is composed of a photocoupler. In the logic circuit 8, when the output from the isolator 11 disappears, all control outputs are stopped and the on/off switch elements 81 to s
4 are opened all at once.
このように構成された装置の動作を説明する。The operation of the device configured in this way will be explained.
第６図はこの回路の動作説明用の波形図である。FIG. 6 is a waveform diagram for explaining the operation of this circuit.
第６図Ａ−Ｍは第４図または第５図に示す符号Ａ〜Ｍの
点の波形図である。6A to 6M are waveform diagrams of points A to M shown in FIG. 4 or 5. FIG.
第３図で負荷に供給される出方電圧Ｖは、第４図の全波
整流回路１０で整流されて第６図Ａの波形となる。一方
、正弦半波発振器９は第６図Ｂに示す波形の信号を出力
する。誤差増幅器３では波形ＡおよびＢの差が増幅され
第６図Ｃの波形となる。The output voltage V supplied to the load in FIG. 3 is rectified by the full-wave rectifier circuit 10 in FIG. 4 and has the waveform shown in FIG. 6A. On the other hand, the half-sine wave oscillator 9 outputs a signal having the waveform shown in FIG. 6B. In the error amplifier 3, the difference between waveforms A and B is amplified, resulting in the waveform shown in FIG. 6C.
三角波発生器６は第６図りに示す三角波を発生し、ＰＷ
Ｍ変開回路８では両信号ＣおよびＤのレベルの大小が比
較され、電圧制御パルス列である第６図Ｅの波形を得る
。この波形Ｅは波形Ｃが波形Ｄよりもハイレベルにある
期間はハイ、ローレベルにある期間ローの信号となるパ
ルス列である。The triangular wave generator 6 generates the triangular wave shown in the sixth diagram, and PW
The M converter circuit 8 compares the levels of both signals C and D to obtain the waveform of the voltage control pulse train shown in FIG. 6E. This waveform E is a pulse train that becomes a high signal during a period when the waveform C is at a higher level than the waveform D, and becomes a low signal during a period when the waveform C is at a low level.
電流検出器Ｒの出力電流ｉは、全波整流回路１０′で整
流され第６図Ｇの波形となる。電流の基準となる直流基
準電圧回路１′の出力は比較器７′の出力と加算され、
第６図Ｈの波形となり、この波形Ｈは比較器７′の出力
ＪがハイのときはｖＨ、ローのときはＶＬの二つのレベ
ルを持つ波形となる。比較器７′では、波形Ｇ、Ｈのレ
ベルの大小が比較され、電流制御パルス列である第６図
Ｊの波形となるこの比較器７′の出力Ｊにより電圧制御
系の出力を禁止して、この間は開閉スイッチ素子８１〜
Ｓ４をオフ状態にすることにより過電流の増加を抑制す
る。The output current i of the current detector R is rectified by the full-wave rectifier circuit 10' and has the waveform shown in FIG. 6G. The output of the DC reference voltage circuit 1', which serves as a current reference, is added to the output of the comparator 7',
The waveform shown in FIG. 6H is obtained, and this waveform H has two levels: vH when the output J of the comparator 7' is high, and VL when it is low. The comparator 7' compares the levels of the waveforms G and H, and the output J of the comparator 7', which has the waveform J in FIG. 6 which is a current control pulse train, inhibits the output of the voltage control system. During this time, the on/off switch element 81~
By turning S4 off, an increase in overcurrent is suppressed.
すなわち出力電流の絶対値に対応する全波整流回路１０
′の出力Ｇのレベルが低いときは、比較器７′の出力Ｊ
はハイで、比較器７′の入力ＨはｖＨのレベルにある。In other words, the full-wave rectifier circuit 10 corresponds to the absolute value of the output current.
When the level of the output G of ' is low, the output J of comparator 7'
is high, and the input H of comparator 7' is at the level of vH.
電流が増加し、全波整流回路１０′の出力ＧがｖＨを上
まわると、比較器７′の出力Ｊはローになり、この期間
は論理回路８の全ての信号送出を禁止して、開閉スイッ
チ素子８１〜Ｓ４はオフ状態となり電流は除々に減少す
る。一方、比較器７′の入力Ｈは正帰還により、比較器
７′の出力Ｊがローのときにはレベル■、に変化する。When the current increases and the output G of the full-wave rectifier circuit 10' exceeds vH, the output J of the comparator 7' becomes low, and during this period, all signal transmission of the logic circuit 8 is prohibited, and the opening/closing is disabled. Switch elements 81 to S4 are turned off, and the current gradually decreases. On the other hand, the input H of the comparator 7' changes to level 2 due to positive feedback when the output J of the comparator 7' is low.
電流ｉが減少し、全波整流回路１０′の出力Ｇがレベル
ＶＬを下まわると、禁止は解除され、スイッチ素子８１
〜Ｓ４は電圧制御系の信号による駆動に復帰する。電流
が減少し、全波整流回路１０′の出力ＧがｖＨからＶＬ
に下がるまでには時間がかかるので、スイッチ素子８１
〜Ｓ４はこの間は高周波でスイッチングすることはない
。When the current i decreases and the output G of the full-wave rectifier circuit 10' falls below the level VL, the inhibition is canceled and the switch element 81
~S4 returns to driving by signals from the voltage control system. The current decreases, and the output G of the full-wave rectifier circuit 10' changes from vH to VL.
Since it takes time for the switch element 81 to drop to
~S4 does not switch at high frequency during this period.
このように、負荷に一時的な過電流が発生すると、これ
は直ちに制御系に帰還されて出力電圧を下げるように制
御され、過電流が消滅すると直ちに正常な電圧に回復す
ることができる。In this way, when a temporary overcurrent occurs in the load, it is immediately fed back to the control system and controlled to lower the output voltage, and the voltage can be restored to normal as soon as the overcurrent disappears.
第７図は本発明の第二の実施例回路図である。FIG. 7 is a circuit diagram of a second embodiment of the present invention.
この第７図は制御回路の部分のみを示すものであり、第
３図に示す回路は上述の第一の実施例と同様である。制
御回路の部分についても、上述の第４図の回路と対比す
ると、アイソレーク１■の出力にＲＳフリップフロップ
１２のＲ（リセット）端子を接続し、このＳ（セント）
端子には三角波発生器６の出力を接続し、このフリップ
フロップ１２の出力を論理回路８に与えるように構成し
たところに特徴がある。また、比較器７′には正帰還を
設けてない。その他の構成は前述の第一の実施例と同様
である。This FIG. 7 shows only the control circuit part, and the circuit shown in FIG. 3 is the same as that of the first embodiment described above. Concerning the control circuit part, in comparison with the circuit shown in FIG.
The device is characterized in that the output of the triangular wave generator 6 is connected to the terminal, and the output of the flip-flop 12 is applied to the logic circuit 8. Further, the comparator 7' is not provided with positive feedback. The other configurations are the same as those of the first embodiment described above.
このように構成された装置の動作を第８図に示す波形図
により説明する。第８図Ａ−Ｍに示す波形は第７図に示
す点Ａ−Ｍの電圧波形図である。The operation of the apparatus configured as described above will be explained with reference to the waveform diagram shown in FIG. The waveforms shown in FIG. 8A-M are voltage waveform diagrams at points A-M shown in FIG.
電流ｉが増加し、全波整流回路１０′の出力Ｇが電流制
限値を示す直流電圧基準回路１′の出力のレベルに達す
ると、比較器７′の出力およびアイソレータ１１の出力
Ｒがハイレベルになる。この信号によりフリップフロッ
プ１２の出力Ｑはローになり、論理回路８の出力は禁止
される。この間スイッチ素子８１〜Ｓ４はオフ状態にな
る。フリップフロップ１２の出力Ｑは、キャリアの三角
波である三角波発生器６の出力りが一周期ごとにハイレ
ベルとなる波形Ｓのパルス列により、セットされるまで
はローレベルを（呆持するので、キャリアの一周期の終
りまで上記オフ状態が続く。波形Ｓによりフリップフロ
ップ１２がセットされ、その出力Ｑがハイレベルになる
と禁止が解除され、スイッチ素子８１〜Ｓ４は電圧制御
系の信号による正常な駆動に復帰する。禁止状態はキャ
リアの一周期の終りまで続くので、スイッチ素子８１〜
Ｓ４はキャリアの周期数より高い周波数でスイッチング
することはない。When the current i increases and the output G of the full-wave rectifier circuit 10' reaches the level of the output of the DC voltage reference circuit 1' indicating the current limit value, the output of the comparator 7' and the output R of the isolator 11 go to high level. become. This signal causes the output Q of the flip-flop 12 to go low, and the output of the logic circuit 8 is inhibited. During this time, switch elements 81 to S4 are turned off. The output Q of the flip-flop 12 remains at a low level until it is set by the pulse train of the waveform S in which the output of the triangular wave generator 6, which is a triangular wave of the carrier, goes high every cycle. The above-mentioned off state continues until the end of one cycle.The flip-flop 12 is set by the waveform S, and when its output Q becomes high level, the prohibition is released, and the switch elements 81 to S4 are normally driven by the voltage control system signal. Since the inhibited state continues until the end of one cycle of the carrier, the switch elements 81 to
S4 never switches at a frequency higher than the carrier period number.
上記例は電圧制御系で、基準に正弦半波波形を用い、出
力電圧を全波整流回路準と比較する方法で説明したが、
基準に正弦全波波形を用い、出力電圧をそのままこの基
準と比較する方法によっても本発明を実施することがで
きる。また本発明を単相出力のインバータ装置に実施し
た場合について説明したが、これを３組使用すれば、３
相インバータが構成される。インバータの変換回路は第
３図に示す単相ブリッジ回路だけでなく、一時的なハー
フブリッジ回路や３相ブリツジインバ一タ回路にも実施
することができる。The above example is a voltage control system, using a half-sine waveform as a reference, and comparing the output voltage with that of a full-wave rectifier circuit.
The present invention can also be implemented by a method in which a full sine waveform is used as a reference and the output voltage is directly compared with this reference. Furthermore, although the present invention has been described in the case where it is applied to a single-phase output inverter device, if three sets of this are used, three
A phase inverter is configured. The inverter conversion circuit can be implemented not only in the single-phase bridge circuit shown in FIG. 3, but also in a temporary half-bridge circuit or a three-phase bridge inverter circuit.
このように、本発明によれば、実際に過電流が流れてい
るときだけ出力電圧をしぼり、過電流がおさまれば、電
圧は半サイクル以内で急速に回復する。またこの電圧回
復による偏磁のため変圧器が飽和しても、飽和電流が流
れている区間のみ電圧をしぼり、単時間に定常状態に達
し負荷への影響を最小限に抑えて半導体スイッチの保護
が可能となる。したがって、突入電流の流れるような負
荷を投入しても、突入電流が流れている期間だけ電圧が
落ち込むだけであるので、並列につながれている他の負
荷に対する影響は少ない。また電流検出器に抵抗を使う
と変圧器が飽和したときなど、出力電流に直流分が入っ
ていても正確に検出されるので、スイッチ素子の能力限
界まで使用可能となり経済的である。Thus, according to the present invention, the output voltage is throttled only when overcurrent is actually flowing, and once the overcurrent subsides, the voltage quickly recovers within half a cycle. In addition, even if the transformer becomes saturated due to biased magnetization due to voltage recovery, the voltage is throttled only in the section where the saturated current is flowing, reaching a steady state in a short period of time, minimizing the impact on the load and protecting the semiconductor switch. becomes possible. Therefore, even if a load through which an inrush current flows is applied, the voltage only drops during the period when the inrush current is flowing, so that there is little effect on other loads connected in parallel. Furthermore, if a resistor is used as a current detector, even if the output current contains a DC component, such as when the transformer is saturated, it will be accurately detected, making it possible to use the switch element to its limits, making it economical.
第１図は従来例インバータ装置の主回路を示すブロック
構成図。
第２図は従来例のインバータ装置の制御回路のブロック
構成図。
第３図は本発明実施例装置の主回路の構成図。
第４図は本発明第一の実施例装置の制御回路ブロック構
成図。
第５図はその部分回路図。
第６図は本発明第一の実施例回路各部の波形図。
第７図は本発明第二の実施例制御回路のブロック構成図
。
第８図は本発明第二の実施例回路の波形図。
第１図
第２図
−でｍ−
第６図
第４図
第７図
第８図FIG. 1 is a block diagram showing the main circuit of a conventional inverter device. FIG. 2 is a block diagram of a control circuit of a conventional inverter device. FIG. 3 is a configuration diagram of the main circuit of the device according to the embodiment of the present invention. FIG. 4 is a control circuit block diagram of the device according to the first embodiment of the present invention. FIG. 5 is a partial circuit diagram thereof. FIG. 6 is a waveform diagram of each part of the circuit according to the first embodiment of the present invention. FIG. 7 is a block diagram of a control circuit according to a second embodiment of the present invention. FIG. 8 is a waveform diagram of a circuit according to a second embodiment of the present invention. Figure 1 Figure 2-m- Figure 6 Figure 4 Figure 7 Figure 8
Claims (1)
閉することにより上記入力端子に与えられる直流電源入
力を交流に変換して出力する変換回路と、 この変換回路の出方の電圧変換を行う変圧器と、この変
圧器の出力から基本波周波数の成分を抽出するフィルタ
と、 上記基本波周波数を与える基本波周波数発生手段と、 上記スイッチ素子の開閉周波数を与える搬送波発生手段
と、 上記基本波周波数発生手段の出方を変調大刀とし、上記
搬送波発生手段の特定位相の出刃を搬送波入力として、
上記変換回路の複数のスイッチ素子にパルス幅変調され
た開閉制御信号を与えるパルス幅変開回路と を備えたにンバータ装置において、 上記変圧器の一次巻線の電流を検出する電流検出器と、 この電流検出器の検出出力が所定の値を越えたことを検
出する比較手段と、 この比較手段の出力が送信されている期間だけ上記スイ
ッチ素子に与える開閉制御信号の送出を禁止して上記ス
イッチ素子を開放状態にする手段と を備えたことを特徴とするインバータ装置。 （２）直流電源入力端子と、 複数のスイッチ素子を含みこのスイッチ素子を相互に開
閉することにより上記入力端子に与えられる直流電源入
力を交流に変換して出力する変換回路と、 この変換回路の出力の電圧変換を行う変圧器と、この変
圧器の出力から基本波周波数の成分を抽出するフィルタ
と、 上記基本波周波数を与える基本波周波数発生手段と、 上記スイッチ素子の開閉周波数を与える搬送波発生手段
と、 上記基本波周波数発生手段の出力を変調入力とし、上記
搬送波発生手段の特定位相の出力を搬送波入力として、
上記変換回路の複数のスイッチ素子にパルス幅変調され
た開閉制御信号を与えるパルス幅変調回路と、 を備えたインバータ装置において、 上記変圧器の一次巻線の電流を検出する電流検出器と、 この電流検出器の検出出力が所定の値を越えたことを検
出する比較手段と、 この比較手段の出力が送信されてから上記搬送波発生手
段の出力搬送波の所定の位相に達するまでの期間だけ上
記スイッチ素子に与える開閉制御信号の送出を禁止して
上記スイッチ素子を開放状態とする手段と を備えたことを特徴とするインバータ装置。[Claims] (11. A conversion circuit including a DC power input terminal and a plurality of switch elements, which converts the DC power input applied to the input terminal into AC and outputs the AC by alternately opening and closing the switch elements. , a transformer for converting the voltage at the output of this conversion circuit, a filter for extracting the fundamental frequency component from the output of the transformer, a fundamental frequency generating means for providing the fundamental frequency, and a switch element for the switching element. a carrier wave generating means for giving a switching frequency; a modulating blade for the fundamental wave frequency generating means; and a carrier wave input for a specific phase of the carrier wave generating means;
an inverter device comprising a pulse width converter circuit that provides a pulse width modulated switching control signal to a plurality of switch elements of the converter circuit; a current detector that detects a current in the primary winding of the transformer; a comparison means for detecting that the detection output of the current detector exceeds a predetermined value; and a comparison means for detecting that the detection output of the current detector exceeds a predetermined value; An inverter device comprising: means for opening an element. (2) a DC power input terminal, a conversion circuit that includes a plurality of switching elements and converts the DC power input applied to the input terminal into AC and outputs the AC by opening and closing the switching elements; A transformer that converts the voltage of the output, a filter that extracts the fundamental frequency component from the output of the transformer, a fundamental frequency generating means that provides the fundamental frequency, and a carrier wave generator that provides the switching frequency of the switching element. means, the output of the fundamental wave frequency generating means as a modulation input, and the output of a specific phase of the carrier wave generating means as a carrier wave input,
a pulse width modulation circuit that provides a pulse width modulated switching control signal to a plurality of switch elements of the conversion circuit; a comparison means for detecting that the detection output of the current detector exceeds a predetermined value; and a switch for a period from when the output of the comparison means is transmitted until reaching a predetermined phase of the output carrier wave of the carrier wave generation means. An inverter device comprising: means for prohibiting transmission of an opening/closing control signal applied to the element to bring the switch element into an open state.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58083528A JPH0734656B2 (en) | 1983-05-12 | 1983-05-12 | Inverter device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58083528A JPH0734656B2 (en) | 1983-05-12 | 1983-05-12 | Inverter device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59209074A true JPS59209074A (en) | 1984-11-27 |
| JPH0734656B2 JPH0734656B2 (en) | 1995-04-12 |
Family
ID=13804984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58083528A Expired - Lifetime JPH0734656B2 (en) | 1983-05-12 | 1983-05-12 | Inverter device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0734656B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62149285U (en) * | 1986-03-14 | 1987-09-21 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101393235B1 (en) * | 2012-11-13 | 2014-05-27 | 공주대학교 산학협력단 | Power topology of fault ride through mode pwm switching and the control method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57173378A (en) * | 1981-04-20 | 1982-10-25 | Sanken Electric Co Ltd | Operating method for inverter |
-
1983
- 1983-05-12 JP JP58083528A patent/JPH0734656B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57173378A (en) * | 1981-04-20 | 1982-10-25 | Sanken Electric Co Ltd | Operating method for inverter |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62149285U (en) * | 1986-03-14 | 1987-09-21 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0734656B2 (en) | 1995-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7660139B2 (en) | Output power factor control of pulse-width modulated inverter | |
| US4878163A (en) | Pulse width modulated inverter with high-to-low frequency output converter | |
| CN110879319B (en) | Voltage and current protection using secondary side rectified voltage sensing | |
| US4730245A (en) | Power cut detection apparatus for power converter | |
| US4660137A (en) | Inverter system | |
| US7843710B2 (en) | Apparatus and method for controlling power converter | |
| JPS59209074A (en) | Inverter device | |
| KR101920843B1 (en) | Apparatus of generating scr gating signal for thyristor controller | |
| JP2533774Y2 (en) | DC-DC converter | |
| JP3193809B2 (en) | Three-phase rectifier | |
| JP3807998B2 (en) | Power converter | |
| JP3395641B2 (en) | Power converter | |
| JP3212738B2 (en) | Voltage source self-excited conversion system | |
| JP2929466B2 (en) | Illegal current detection circuit | |
| JPS61244276A (en) | Controller of power converter | |
| JPH08251938A (en) | Inverter | |
| JPH08331862A (en) | Uninterruptible power supply | |
| JPH08340679A (en) | Biased magnetization preventing circuit in high-frequency transformer | |
| JPH0412640Y2 (en) | ||
| JPS62100176A (en) | Detecting method for open-phase of power converter | |
| JPH0514715Y2 (en) | ||
| JPH0210560B2 (en) | ||
| JPH0695833B2 (en) | Unbalanced excitation prevention control method for transformer | |
| JPH04351472A (en) | Power supply apparatus | |
| JPH0786784B2 (en) | RMS detection circuit |