JPS59209070A - 出力電圧切換回路 - Google Patents
出力電圧切換回路Info
- Publication number
- JPS59209070A JPS59209070A JP8170583A JP8170583A JPS59209070A JP S59209070 A JPS59209070 A JP S59209070A JP 8170583 A JP8170583 A JP 8170583A JP 8170583 A JP8170583 A JP 8170583A JP S59209070 A JPS59209070 A JP S59209070A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- transistor
- circuit
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/06—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes without control electrode or semiconductor devices without control electrode
- H02M7/10—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes without control electrode or semiconductor devices without control electrode arranged for operation in series, e.g. for multiplication of voltage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、衛星搭載用の進行波管の動作寿命を延ばすた
めのアノード電源切換回路として好適に用いうるような
出力電圧切換回路に関するものである。
めのアノード電源切換回路として好適に用いうるような
出力電圧切換回路に関するものである。
さて通信衛星の寿命はそこに搭載されている進行波管の
寿命でほぼ決定される。そこで通信衛星の寿命を延ばす
ために、進行波管の劣化に応じてそのアノード電圧を数
段階にわたり切り換えて供給し、それにより進行波管の
寿命を延ばすという方法が考えられている。このアノー
ド電圧を数段階にわたって切り換える回路として従来用
いられていた出力電圧切換回路の構成を第１図に示す。
寿命でほぼ決定される。そこで通信衛星の寿命を延ばす
ために、進行波管の劣化に応じてそのアノード電圧を数
段階にわたり切り換えて供給し、それにより進行波管の
寿命を延ばすという方法が考えられている。このアノー
ド電圧を数段階にわたって切り換える回路として従来用
いられていた出力電圧切換回路の構成を第１図に示す。
第１図において１はアノード電源、２は電圧降下用抵抗
、３は接点である。第１図に示した従来例および後述の
本発明の実施例は何れも２種類の出力電圧を得ることの
できる構成を示しているが、３種類以上の出力電圧を得
る構成も同様に実現できるものである。
、３は接点である。第１図に示した従来例および後述の
本発明の実施例は何れも２種類の出力電圧を得ることの
できる構成を示しているが、３種類以上の出力電圧を得
る構成も同様に実現できるものである。
第１図に示した従来の出力電圧切換回路の動作について
説明する。初期において進行波管（図示せず）のアノー
ドには抵抗２を介して低い電圧を供給する。衛星に搭載
されている該進行波管の特性を地上で監視し、進行波管
の出力電力が年々低下し進行波管の劣化が成る限１度を
超えて進行したと判断された時、接点３をオンに転じて
高い電圧でアノードに電力を供給し、進行波管の出力電
力を上昇させる。このことにより、進行波管の寿命を延
長することができる。
説明する。初期において進行波管（図示せず）のアノー
ドには抵抗２を介して低い電圧を供給する。衛星に搭載
されている該進行波管の特性を地上で監視し、進行波管
の出力電力が年々低下し進行波管の劣化が成る限１度を
超えて進行したと判断された時、接点３をオンに転じて
高い電圧でアノードに電力を供給し、進行波管の出力電
力を上昇させる。このことにより、進行波管の寿命を延
長することができる。
しかし、本回路では、切換によって生じる電圧差は抵抗
の電圧降下を利用して得ているために、抵抗損失が増加
ｔ２、本回路を含む電源の高効率化が難しく、かつ、抵
抗が直列に入っているために本発明は、上述のような従
来技術の欠点を除去するためになされたものであり、従
って本発明の目的は、抵抗損失を発生することなく、高
効率でかつ出力インピーダンスの良好な出力電圧切換回
路を提供することにある。
の電圧降下を利用して得ているために、抵抗損失が増加
ｔ２、本回路を含む電源の高効率化が難しく、かつ、抵
抗が直列に入っているために本発明は、上述のような従
来技術の欠点を除去するためになされたものであり、従
って本発明の目的は、抵抗損失を発生することなく、高
効率でかつ出力インピーダンスの良好な出力電圧切換回
路を提供することにある。
本発明の構成の要点は、倍圧回路を複数段縦続接続し、
各段毎の倍圧回路の出力電圧をそれぞれ各別のスイッチ
回路を介して共通の出力端子に導き、前記スイッチ回路
の任意の一つを導通させることにより、前記出力端子に
異なった出力電圧を得るようにした点にある。
各段毎の倍圧回路の出力電圧をそれぞれ各別のスイッチ
回路を介して共通の出力端子に導き、前記スイッチ回路
の任意の一つを導通させることにより、前記出力端子に
異なった出力電圧を得るようにした点にある。
次に図を参照して本発明の一実施例を説明する。
第２図は本発明の一実施例を示す回路図である。
同図において、４はコツククロフト・ウオルトン形倍圧
回路、４１〜４４はそれぞれ倍圧回路用コンデンサ、４
５〜４８はそれぞれ倍圧回路用ダイオード、５はアノー
ド電圧を最初の値に設定して供給するためのダイオード
、６はアノード電圧を進行波管の劣化にともない上昇さ
せて供給するための切り換え用のトランジスタ、７はト
ランジスタ６０オン・オフを制御するためのトランジス
タ制御回路である。
回路、４１〜４４はそれぞれ倍圧回路用コンデンサ、４
５〜４８はそれぞれ倍圧回路用ダイオード、５はアノー
ド電圧を最初の値に設定して供給するためのダイオード
、６はアノード電圧を進行波管の劣化にともない上昇さ
せて供給するための切り換え用のトランジスタ、７はト
ランジスタ６０オン・オフを制御するためのトランジス
タ制御回路である。
第３図は進行波管出力および第２図に示す出力電圧切換
回路の出力電圧（アノード電圧）の時間的変化を示した
特性図である。この図から進行波管は時間とともにその
出力電力が低下するものであることが判るであろう。そ
こで第２図に示す出力電圧切換回路を後述のように動作
させることにより、図示の如くアノード電圧を高めまた
それにより進行波管出力も高まるものである。
回路の出力電圧（アノード電圧）の時間的変化を示した
特性図である。この図から進行波管は時間とともにその
出力電力が低下するものであることが判るであろう。そ
こで第２図に示す出力電圧切換回路を後述のように動作
させることにより、図示の如くアノード電圧を高めまた
それにより進行波管出力も高まるものである。
次に第２図に示した実施例の回路動作を説明する。最初
、トランジスタ６をオフ状態にしておき、出力にはダイ
オード５を介した端子ａの電圧を出し低いアノード電圧
で進行波管を動作させる。進行波管が劣化した時には例
えば地球局よりコマンドな送出しトランジスタ制御回路
７を介してトランジスタ６０ベースに信号を送りトラン
ジスタ６をオンさせる。このとき、ダイオード５０カソ
ードが出力端子すの電位に、ダイオード５のアノードが
出力端子ａの電位にそれぞれなるため、ダイオード５の
アノード・カソード間には逆バイアスがかかることとな
り、ダイオード５はオフする。
、トランジスタ６をオフ状態にしておき、出力にはダイ
オード５を介した端子ａの電圧を出し低いアノード電圧
で進行波管を動作させる。進行波管が劣化した時には例
えば地球局よりコマンドな送出しトランジスタ制御回路
７を介してトランジスタ６０ベースに信号を送りトラン
ジスタ６をオンさせる。このとき、ダイオード５０カソ
ードが出力端子すの電位に、ダイオード５のアノードが
出力端子ａの電位にそれぞれなるため、ダイオード５の
アノード・カソード間には逆バイアスがかかることとな
り、ダイオード５はオフする。
以−Ｆを第３図に戻って説明すると、最初は所定の出力
を得るための出力電圧Ｖａを進行波管のアノードに供給
しているが、進行波管の出力が時間とともに低下する。
を得るための出力電圧Ｖａを進行波管のアノードに供給
しているが、進行波管の出力が時間とともに低下する。
そして、規定の設定レベルにまで低下したときトランジ
スタ制御回路７からトランジスタ６０ペースに信号を送
りトランジスタ６をオンさせて、高い出力電圧ｖｂを進
行波管のアノードに供給することで進行波管からの出力
を所定の出力にまで回復させることができる。
スタ制御回路７からトランジスタ６０ペースに信号を送
りトランジスタ６をオンさせて、高い出力電圧ｖｂを進
行波管のアノードに供給することで進行波管からの出力
を所定の出力にまで回復させることができる。
本実施例は、このような構成になっているために、その
効果としては損失がダイオード５またはトランジスタ６
によるもののみであり、抵抗２による従来例の場合に比
べると損失ははるかに小さくてすむために高効率化が可
能になること、さらに抵抗を有しないために出力インピ
ーダンスも減少できることを挙げ得る。
効果としては損失がダイオード５またはトランジスタ６
によるもののみであり、抵抗２による従来例の場合に比
べると損失ははるかに小さくてすむために高効率化が可
能になること、さらに抵抗を有しないために出力インピ
ーダンスも減少できることを挙げ得る。
第４図は本発明の他の実施例を示す回路図である。第４
図において４，６．７および４１〜４８は第２図におけ
るのと同じものである。７また、８はターンオフサイリ
スク、９はターンオフサイリスタ８を制御するためのタ
ーンオフサイリスタ制御回路である。
図において４，６．７および４１〜４８は第２図におけ
るのと同じものである。７また、８はターンオフサイリ
スク、９はターンオフサイリスタ８を制御するためのタ
ーンオフサイリスタ制御回路である。
次に動作を説明する。最初はターンオフサイリスク８は
ターンオフサイリスタ制御回路９からターンオフサイリ
スク８のゲートに信号を送りオン状態にしておく。この
ときトランジスタ６はオフさせておく。これにより、出
力にはターンオフサイリスク８を介した端子電圧Ｖａが
出る。進行波旨が劣化した時にはトランジスタ制御回路
７からトランジスタ６０ベースに信号を送りトランジス
タ６をオンさせる。このとき、ターンオフサイリスク８
０カソードが出力端子すの電位にターンオフサイリスク
８のアノードが出力端子ａの電位にそれぞれなるために
、ターンオフサイリスク８にハ逆バイアスが印加されて
該サイリスタ８はオフとなる。従って、出力電圧は第３
図に示すように出力端子ａの電圧Ｖａから出力端子すの
電圧ｖｂに切り換わる。
ターンオフサイリスタ制御回路９からターンオフサイリ
スク８のゲートに信号を送りオン状態にしておく。この
ときトランジスタ６はオフさせておく。これにより、出
力にはターンオフサイリスク８を介した端子電圧Ｖａが
出る。進行波旨が劣化した時にはトランジスタ制御回路
７からトランジスタ６０ベースに信号を送りトランジス
タ６をオンさせる。このとき、ターンオフサイリスク８
０カソードが出力端子すの電位にターンオフサイリスク
８のアノードが出力端子ａの電位にそれぞれなるために
、ターンオフサイリスク８にハ逆バイアスが印加されて
該サイリスタ８はオフとなる。従って、出力電圧は第３
図に示すように出力端子ａの電圧Ｖａから出力端子すの
電圧ｖｂに切り換わる。
このような構成になっているために、第４図の回路にお
いて入力電源に異常が発生した場合に、トランジスタ制
御回路７でトランジスタ６を、ターンオフサイリスク制
御回路９でターンオフサイリスク８をそれぞれ同時にオ
フ状態とすることにより負荷と電源とを切り離すことが
可能であり、電源の異常による影響が負荷にまで波及す
る事態は避けられる。
いて入力電源に異常が発生した場合に、トランジスタ制
御回路７でトランジスタ６を、ターンオフサイリスク制
御回路９でターンオフサイリスク８をそれぞれ同時にオ
フ状態とすることにより負荷と電源とを切り離すことが
可能であり、電源の異常による影響が負荷にまで波及す
る事態は避けられる。
以上の説明は進行波管のアノード電源としてコツククロ
フト・ウオルトン形倍圧回路２段を用いた場合について
行ってきたが、他の倍圧回路（ブリッジ形、スプリット
・ブリッジ形等）を用いる場合に対しても同様なことが
言える。また、倍圧回路が３段以上であっても同様なこ
とが言える。
フト・ウオルトン形倍圧回路２段を用いた場合について
行ってきたが、他の倍圧回路（ブリッジ形、スプリット
・ブリッジ形等）を用いる場合に対しても同様なことが
言える。また、倍圧回路が３段以上であっても同様なこ
とが言える。
また、２種類の出力電圧を得る場合について説明してき
たが、３種類以上の出力電圧を得る場合であっても同様
な効果が得られる。また、スイッチ素子としてターンオ
フサイリスク、トランジスタ。
たが、３種類以上の出力電圧を得る場合であっても同様
な効果が得られる。また、スイッチ素子としてターンオ
フサイリスク、トランジスタ。
ダイオードを用いているが、他のスイッチ素子であって
もこれを適用できることは言うまでもない。
もこれを適用できることは言うまでもない。
以上説明したように、本発明によれば、抵抗を用いずに
スイッチ素子を組み合わせてアノード電源の出力電圧切
換回路を構成することにより、その高効率化、小形化が
可能になり、さらに出力インピーダンスが低くなるため
に出力特性が良好となる。これにより、進行波管から成
る増幅器の増幅特性が良好になるという利点がある。
スイッチ素子を組み合わせてアノード電源の出力電圧切
換回路を構成することにより、その高効率化、小形化が
可能になり、さらに出力インピーダンスが低くなるため
に出力特性が良好となる。これにより、進行波管から成
る増幅器の増幅特性が良好になるという利点がある。
第１図は従来の出力電圧切換回路を示す回路図、第２図
は本発明の一実施例を示す回路図、第３図は進行波管出
力および本発明の実施例の出力電圧（アノード電圧）の
各時間的変化の一例を示した特性図、第４図は本発明の
他の実施例を示す回路図、である。 符号説明 １・・・・・・アノード電源、２・・・・・・抵抗、３
・・・・・・接点。 ４・・・・・・コック２０フト・ウオルトン形倍圧回路
。 ４１〜４４・・・・・・コンデンサ、４５〜４８・・・
・・ダイオード、５・・・・・・ダイオード、６・・・
・・トランジスタ。 ７・・・・・・トランジスタ制御回路、８・・・・・・
ターンオフーリ“イリスタ、９・・・・・・ターンオフ
サイリスク制御回路 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 第１図 ｊｇ２図 第３図 第４図
は本発明の一実施例を示す回路図、第３図は進行波管出
力および本発明の実施例の出力電圧（アノード電圧）の
各時間的変化の一例を示した特性図、第４図は本発明の
他の実施例を示す回路図、である。 符号説明 １・・・・・・アノード電源、２・・・・・・抵抗、３
・・・・・・接点。 ４・・・・・・コック２０フト・ウオルトン形倍圧回路
。 ４１〜４４・・・・・・コンデンサ、４５〜４８・・・
・・ダイオード、５・・・・・・ダイオード、６・・・
・・トランジスタ。 ７・・・・・・トランジスタ制御回路、８・・・・・・
ターンオフーリ“イリスタ、９・・・・・・ターンオフ
サイリスク制御回路 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 第１図 ｊｇ２図 第３図 第４図
Claims (1)
- １）倍圧回路を複数段縦続接続し、各段毎の倍圧回路の
出力電圧をそれぞれ各別のスイッチ回路を介して共通の
出力端子に導き、前記スイッチ回路の任意の一つを導通
させることにより、前記出力端子に異なった出力電圧を
得るよ５にしたことを特徴とする出力電圧切換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8170583A JPS59209070A (ja) | 1983-05-12 | 1983-05-12 | 出力電圧切換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8170583A JPS59209070A (ja) | 1983-05-12 | 1983-05-12 | 出力電圧切換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59209070A true JPS59209070A (ja) | 1984-11-27 |
Family
ID=13753794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8170583A Pending JPS59209070A (ja) | 1983-05-12 | 1983-05-12 | 出力電圧切換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59209070A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4894835A (ja) * | 1972-03-16 | 1973-12-06 | ||
| JPS51125829A (en) * | 1975-04-24 | 1976-11-02 | Kako:Kk | Power supply for rectified d.c. |
-
1983
- 1983-05-12 JP JP8170583A patent/JPS59209070A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4894835A (ja) * | 1972-03-16 | 1973-12-06 | ||
| JPS51125829A (en) * | 1975-04-24 | 1976-11-02 | Kako:Kk | Power supply for rectified d.c. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5157291A (en) | Switching circuit for selecting an output signal from plural input signals | |
| US5945816A (en) | Self-biased power isolator system | |
| US5081371A (en) | Integrated charge pump circuit with back bias voltage reduction | |
| US4510460A (en) | Output power control circuit for power amplifier | |
| JPH0454006A (ja) | 増幅装置 | |
| US5977828A (en) | Multiple-tail transconductance switchable gain amplifer | |
| US4070600A (en) | High voltage driver circuit | |
| US5142256A (en) | Pin diode with field emission device switch | |
| US4636713A (en) | Monolithically integratable control circuit for switching inductive loads comprising a Darlington-type final stage | |
| US7078956B1 (en) | Charge pump circuit | |
| US4678936A (en) | MOS-cascoded bipolar current sources in non-epitaxial structure | |
| US5449936A (en) | High current MOS transistor bridge structure | |
| JPS59209070A (ja) | 出力電圧切換回路 | |
| US4555674A (en) | Power audio-amplifier with automatic adjustment of the bias current absorbed by the final stage | |
| US3986132A (en) | Series energized transistor amplifier | |
| US20070103458A1 (en) | Driving ic and display device | |
| CN107306129B (zh) | 集成电路的输出级电路 | |
| US6002301A (en) | Transistor and power amplifier | |
| JPH0249051B2 (ja) | ||
| JPS6225289B2 (ja) | ||
| US6924703B2 (en) | Amplifier circuit with a shared current source | |
| JP3241698B2 (ja) | 半導体集積回路装置 | |
| US5262688A (en) | Operational amplifier circuit | |
| JP2000004149A (ja) | Ｓｐｄｔスイッチ半導体集積回路 | |
| JPH05206810A (ja) | 半導体集積回路装置 |