JPS59201565A - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JPS59201565A JPS59201565A JP58075249A JP7524983A JPS59201565A JP S59201565 A JPS59201565 A JP S59201565A JP 58075249 A JP58075249 A JP 58075249A JP 7524983 A JP7524983 A JP 7524983A JP S59201565 A JPS59201565 A JP S59201565A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- value
- full
- wave rectifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
- H04L27/3809—Amplitude regulation arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明ば６４値直交振幅変調方式の受信側復調器におけ
る自動利得制御（以下、 ＡＧＣと略称する）回路に関
する。
る自動利得制御（以下、 ＡＧＣと略称する）回路に関
する。
多値直交振幅変調方式の復調器におけるＡＧＣ回路の制
御法として、復調後のベースバンド信号処理によるもの
が提案（特願昭５７−１４８５２６号）されている。こ
の方式全採用した場合、６４値では後で述べるように直
流結合処理であるため回路が複雑になり、ＤＣドリフト
等の問題が生じ、安定性にかけるという欠点があった。
御法として、復調後のベースバンド信号処理によるもの
が提案（特願昭５７−１４８５２６号）されている。こ
の方式全採用した場合、６４値では後で述べるように直
流結合処理であるため回路が複雑になり、ＤＣドリフト
等の問題が生じ、安定性にかけるという欠点があった。
そこで本発明の目的は、交流結合処理によシこれらの欠
点全除去し、構成が簡単でかつ安定なＡＧＣ回路全提供
することにある。
点全除去し、構成が簡単でかつ安定なＡＧＣ回路全提供
することにある。
以下１図面を用いて詳細に説明する。
第１図（ａ） 、 （ｂ） 、 （Ｃ）は上記例のうち
特に６４値直交振幅変調方式の動作原理全示す。以下の
説明は直交する２つのチャンネル（Ｐチャンネル、Ｑチ
ャンネルとする）どちらも共通のものである。第１図（
ａ、）は再生搬送波により復調された８値ベ一スバンド
信号である。８値ベ一スバンド信号は８値化号の振幅の
中央値Ｘ１に中心に折シ返し全する全波整流回路により
第１図（ｂ）の如く４値信号となる。さらに４値信号の
振幅の中央値Ｘ２全中心に折シ返しをする全波整流回路
により第１図（ｃ）の如く最終的に２値化号とな９．直
流結合のまま識別器へ接続される。今、入力レベルが犬
きくなったとすると、信号■〜■、および４値信号の折
り返しレベルＸ２は矢印の方向へ移行する。この時のＸ
ｌ 、Ｘｌ、・・・＋ Ｘ ５に各々閾値を設定する各
識別器における■、■、・・・、■の識別出力全第２図
（ａ）に示す。次にレベルが小さくなった場合のＸ。
特に６４値直交振幅変調方式の動作原理全示す。以下の
説明は直交する２つのチャンネル（Ｐチャンネル、Ｑチ
ャンネルとする）どちらも共通のものである。第１図（
ａ、）は再生搬送波により復調された８値ベ一スバンド
信号である。８値ベ一スバンド信号は８値化号の振幅の
中央値Ｘ１に中心に折シ返し全する全波整流回路により
第１図（ｂ）の如く４値信号となる。さらに４値信号の
振幅の中央値Ｘ２全中心に折シ返しをする全波整流回路
により第１図（ｃ）の如く最終的に２値化号とな９．直
流結合のまま識別器へ接続される。今、入力レベルが犬
きくなったとすると、信号■〜■、および４値信号の折
り返しレベルＸ２は矢印の方向へ移行する。この時のＸ
ｌ 、Ｘｌ、・・・＋ Ｘ ５に各々閾値を設定する各
識別器における■、■、・・・、■の識別出力全第２図
（ａ）に示す。次にレベルが小さくなった場合のＸ。
〜Ｘ５の識別出力を第２図（ｂｌに示す。
ＡＧＣ制御信号となるためには、振幅の変化の方向に従
って、■、■、・・・、■のいずれの信号レベルにおい
ても同一極性の電圧を発生することが必要であり、この
場合Ｘ２ 、Ｘ３ 、Ｘ４ 、ｘ５の排他的論理和 Ａｘ＝Ｘ２■Ｘ３■Ｘ４■Ｘ５ 全とることによシ制御信号が得られる。
って、■、■、・・・、■のいずれの信号レベルにおい
ても同一極性の電圧を発生することが必要であり、この
場合Ｘ２ 、Ｘ３ 、Ｘ４ 、ｘ５の排他的論理和 Ａｘ＝Ｘ２■Ｘ３■Ｘ４■Ｘ５ 全とることによシ制御信号が得られる。
この様に上記例においては、全て直流結合であるためＤ
Ｃドリフト等の対策が必要となり５回路が複雑となる。
Ｃドリフト等の対策が必要となり５回路が複雑となる。
本発明は全波整流により最終的に得られる２値化号を交
流結合により識別器へ接続することによシ、上記欠点を
除去しようとするものである。
流結合により識別器へ接続することによシ、上記欠点を
除去しようとするものである。
本発明の動作原理全第３図（ａｌ 、 （ｂ） 、 （
Ｃ）に示す。
Ｃ）に示す。
第３図（ａ）は８値のベースバンド信号であり、８値化
号の振幅の中央値Ｘ１に中心に折シ返しをする全波整流
回路により第３図（ｂ）の如く４値信号となる。さらに
４値信号の振幅の中央値Ｘｚｋ中心に折９返す全波整流
回路によシ、最終的に第３図（ｃ）の如く２値化号とな
９．交流結合によシ識別器へ接続される。
号の振幅の中央値Ｘ１に中心に折シ返しをする全波整流
回路により第３図（ｂ）の如く４値信号となる。さらに
４値信号の振幅の中央値Ｘｚｋ中心に折９返す全波整流
回路によシ、最終的に第３図（ｃ）の如く２値化号とな
９．交流結合によシ識別器へ接続される。
さて入力レベルが大きくなると信号■８・・・、■は矢
印の方向へ移行するが、４値信号の折り返しレベルＸ２
は変化しない。入力レベルが大きくなった場合と小さく
なった場合の各識別器出力Ｘ１＋・・・＋Ｘ５ におけ
る信号■、■、・、■の識別出力全第４図（ａ） 、
（ｂ）にそれぞれ示す。これらの図よシ明らかなように
、この場合もＸｌ ＋ Ｘ３ ＋ Ｘ４ ＋Ｘ５
の排他的論理和 ＡＸ２Ｘ２■Ｘ３■Ｘ４■Ｘ５ をとることによｐ 、 ＡＧＣ制御信号が得られる。
印の方向へ移行するが、４値信号の折り返しレベルＸ２
は変化しない。入力レベルが大きくなった場合と小さく
なった場合の各識別器出力Ｘ１＋・・・＋Ｘ５ におけ
る信号■、■、・、■の識別出力全第４図（ａ） 、
（ｂ）にそれぞれ示す。これらの図よシ明らかなように
、この場合もＸｌ ＋ Ｘ３ ＋ Ｘ４ ＋Ｘ５
の排他的論理和 ＡＸ２Ｘ２■Ｘ３■Ｘ４■Ｘ５ をとることによｐ 、 ＡＧＣ制御信号が得られる。
本発明の一実施例の構成を第５図に示す。
ｌは可変利得回路、２は信号分岐回路、３は電圧制御発
振器ｖｃｏ 、 ４は信号２分岐回路、５はπ：／２
（ｒ ａｄ ）移相器、６，７は位相検波器、８．９は
８値化号を折シ返し４値信号とする全波整流器。
振器ｖｃｏ 、 ４は信号２分岐回路、５はπ：／２
（ｒ ａｄ ）移相器、６，７は位相検波器、８．９は
８値化号を折シ返し４値信号とする全波整流器。
１０．１１は４値信号の振幅の中心に閾値を有する識別
器、１２．１３は４値信号を折シ返し２値化号とする全
波整流器、１４．１５は２値化号の振幅の中心に閾値を
有する識別器、１６．１７は交流結合器、１８，１．９
，２０．２１は２値化号の上の信号レベルまたは下の信
号レベルに閾値を有する識別器、２２．２３は排他的論
理和演算回路、２４は加算回路である。
器、１２．１３は４値信号を折シ返し２値化号とする全
波整流器、１４．１５は２値化号の振幅の中心に閾値を
有する識別器、１６．１７は交流結合器、１８，１．９
，２０．２１は２値化号の上の信号レベルまたは下の信
号レベルに閾値を有する識別器、２２．２３は排他的論
理和演算回路、２４は加算回路である。
この回路は次のように動作する。
ＩＦ帯６４値直交振幅変調波は、可変利得回路１を経て
、信号２分岐回路２へ人力する。２分岐回路２の一方の
出力信号は、 ＡＰＣ信号によ逆制御される電圧制御発
振器３に接続された信号２分岐回路４の一方の出力信号
により位相検波器６において同期検波され８値ベ一スバ
ンド信号（以下Ｐ−ｃｈと呼ぶ）が得られる。同様にし
て、信号２分岐回路２の他方の出力信号は、信号２分岐
回路４の他方の出力信号がπ／２移相器５による位相推
移された信号によシ位相検波器７において同期検波され
、８値のベースバンド信号（以下、 Ｑ−ａｈと呼ぶ）
が得られる。
、信号２分岐回路２へ人力する。２分岐回路２の一方の
出力信号は、 ＡＰＣ信号によ逆制御される電圧制御発
振器３に接続された信号２分岐回路４の一方の出力信号
により位相検波器６において同期検波され８値ベ一スバ
ンド信号（以下Ｐ−ｃｈと呼ぶ）が得られる。同様にし
て、信号２分岐回路２の他方の出力信号は、信号２分岐
回路４の他方の出力信号がπ／２移相器５による位相推
移された信号によシ位相検波器７において同期検波され
、８値のベースバンド信号（以下、 Ｑ−ａｈと呼ぶ）
が得られる。
Ｐ−ｃｈＢ値ベースバンド信号は、全波整流器８におい
て８値付号の振幅の中央値で折シ返されて４値付号とな
る。この４値付号は４値付号の振幅の中央値に閾値を有
する識別器１０において識別されＸ２と々る。また４値
付号は４値付号の振幅の中央値で折シ返す全波整流器１
２で２値化号となる。この２値化号は２値化号の振幅の
中央値に閾値を有する第２の識別器１４において識別さ
れＸ３と々る。また２値化号と交流結合器１６により接
続される２値化号の上のレベルと、下のレベルに各々閾
値を有する識別器１８．識別器１９において識別されそ
れぞれＸ４．Ｘ６ となる。これら識別器群の出力信号
Ｘ２ 、Ｘ３ ＋Ｘ４ 、Ｘ５は演算回路２２に
おいて排他的論理和かとられ、Ｐ−ｃｈの自動利得制御
信号が得られる。同様にして、演算回路２３においてＱ
−ｃｈの自動利得制御回路が得られ、これら演算回路２
２．２３の出力信号を加算器２４にて加算した出力信号
によシ用度利得回路１を制御し、ベースバンド信号の振
幅値を一定に保つことができる。
て８値付号の振幅の中央値で折シ返されて４値付号とな
る。この４値付号は４値付号の振幅の中央値に閾値を有
する識別器１０において識別されＸ２と々る。また４値
付号は４値付号の振幅の中央値で折シ返す全波整流器１
２で２値化号となる。この２値化号は２値化号の振幅の
中央値に閾値を有する第２の識別器１４において識別さ
れＸ３と々る。また２値化号と交流結合器１６により接
続される２値化号の上のレベルと、下のレベルに各々閾
値を有する識別器１８．識別器１９において識別されそ
れぞれＸ４．Ｘ６ となる。これら識別器群の出力信号
Ｘ２ 、Ｘ３ ＋Ｘ４ 、Ｘ５は演算回路２２に
おいて排他的論理和かとられ、Ｐ−ｃｈの自動利得制御
信号が得られる。同様にして、演算回路２３においてＱ
−ｃｈの自動利得制御回路が得られ、これら演算回路２
２．２３の出力信号を加算器２４にて加算した出力信号
によシ用度利得回路１を制御し、ベースバンド信号の振
幅値を一定に保つことができる。
以上述べたように７本発明によると６４値直交振幅変調
方式の復調器において、構成の簡単な安定に動作するＡ
ＧＣ回路が得られる。
方式の復調器において、構成の簡単な安定に動作するＡ
ＧＣ回路が得られる。
第１図（ａ） 、 （ｂ） 、 （Ｃ）はそれぞれ、最
近提案された自動利得制御回路の動作原理を説明するだ
めの図。 第２図（ａ） 、 （ｂ）はそれぞｉ、第１図の例の信
躬と識別出力の関係を示した図、第３図（ａ） 、 （
ｂ） 、 （Ｃ）はそれぞれ１本発明の動作原理を説明
するための図。 第４図（ａ） 、 （ｂ）はそれぞれ２本発明における
信号と識別出力の関係を示した図、第５図は本発明の一
実施例のブロック構成図。 図中、■はＩＪ）変利得回路、２，４は信号２分岐回路
、３は電圧制御発振器、５ばπ／２移相器。 ６．７は位相検波器、８．９，１２．１３は全波整流器
、 １０ 、１ ］、 、 １４ 、１５ 、１８ 、
１９ 。 ２０．２１は識別器、１６．１７は交流結合器。 ２２．２３は演算器１２４は加算器。
近提案された自動利得制御回路の動作原理を説明するだ
めの図。 第２図（ａ） 、 （ｂ）はそれぞｉ、第１図の例の信
躬と識別出力の関係を示した図、第３図（ａ） 、 （
ｂ） 、 （Ｃ）はそれぞれ１本発明の動作原理を説明
するための図。 第４図（ａ） 、 （ｂ）はそれぞれ２本発明における
信号と識別出力の関係を示した図、第５図は本発明の一
実施例のブロック構成図。 図中、■はＩＪ）変利得回路、２，４は信号２分岐回路
、３は電圧制御発振器、５ばπ／２移相器。 ６．７は位相検波器、８．９，１２．１３は全波整流器
、 １０ 、１ ］、 、 １４ 、１５ 、１８ 、
１９ 。 ２０．２１は識別器、１６．１７は交流結合器。 ２２．２３は演算器１２４は加算器。
Claims (1)
- 【特許請求の範囲】 １）６４値直交振幅変調方式で用いられる復調器におい
て、工Ｆ入力信号に接続される可変利得回路と、該可変
利得回路に接続され上記ＩＦ倍信号２分する第］の分岐
回路と、自動位相制御信号で制御される電圧制御発振器
と、該電圧制御発振器の出力信号全２分する第２の分岐
回路と、該第２の分岐回路の出力の一方全π７’２（ｒ
ａｄ）位相推移させる移Ａ目器と、前記第］の分岐回路
の一方の出力信号と前記第２の分岐回路の他方の出力信
号とを人力とじ８値ベ一スバンド信号全復調する第１の
位相検波器と、前記第］の分岐回路の他方の出力信号と
前記π／２移相器の出力信号と全入力として８値ベ一ス
バンド信号を復調する第２の位相検波器とを有し、これ
ら第３及び第２の位相検波器にはそれぞれ、８値化号の
振幅の中央値に対して折り返す第１の全波整流器と、該
第１の全波整流器に接続され４値化号の振幅の中央に閾
値を有する第１の識別器と、前記第１の全波整流器に接
続され４値化号の振幅の中央値で折シ返し４値化号の大
きさが変化しても折り返しレベルが初期の４値化号の振
幅の中央値に一定である第２の全波整流器と、該第２の
全波整流器に接続され２値信号の振幅の中央値に閾値全
有する第２の識別器と、前記第２の全波整流器と交流的
結合により接続され２値信号の上の信号レベルに閾値を
不する第３の識別器及び２値信号の下の信号レベルに閾
値を有する第４の識別器と、前記第１．第２．第３．第
４の識別器の各出力信号の排他的論理和をとる演算回路
とから成る回路を接続し、更にこれら２つの演算回路の
出力信号の和をとる加算回路をイノＨｉえ。 該加算回路の出力信号によりベースバンド信号の振幅値
が一定となるように前記可変利得回路全制御することを
特徴とする自動利得９ｊ制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58075249A JPS59201565A (ja) | 1983-04-28 | 1983-04-28 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58075249A JPS59201565A (ja) | 1983-04-28 | 1983-04-28 | 自動利得制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59201565A true JPS59201565A (ja) | 1984-11-15 |
Family
ID=13570760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58075249A Pending JPS59201565A (ja) | 1983-04-28 | 1983-04-28 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59201565A (ja) |
-
1983
- 1983-04-28 JP JP58075249A patent/JPS59201565A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3455934B2 (ja) | 変調器 | |
| EP0180969B1 (en) | Automatic level control circuit for an ad converter | |
| JPS5914939B2 (ja) | 搬送波再生装置 | |
| EP0120416B1 (en) | Demodulator with automatic gain control circuit | |
| EP0118119B1 (en) | Timing synchronizing circuit | |
| EP0106163B1 (en) | 8-phase phase-shift keying demodulator | |
| US4095187A (en) | Demodulation system for a multi-level multi-phase superposition-modulated carrier wave | |
| EP0484914A2 (en) | Demodulator and method for demodulating digital signals modulated by a minimum shift keying | |
| US6233254B1 (en) | Use of feature characteristics including times of occurrence to represent independent bit streams or groups of bits in data transmission systems | |
| EP0252500A2 (en) | 8-Phase phase-shift keying demodulator | |
| JP3378397B2 (ja) | ４値ｆｓｋ復調回路及び多値レベル信号のディジタル復調方法 | |
| JPS59201565A (ja) | 自動利得制御回路 | |
| JPS59201566A (ja) | 自動利得制御回路 | |
| JPS6365263B2 (ja) | ||
| JP3269838B2 (ja) | 周波数弁別方式 | |
| US6188733B1 (en) | Center frequency error detecting circuit for FSK signal receiver | |
| KR0144828B1 (ko) | Qpsk복조기 | |
| JPS61198849A (ja) | 選択制御搬送波再生方式 | |
| US5668498A (en) | Controlling FPLL polarity using pilot signal and polarity inverter | |
| JPS6342993B2 (ja) | ||
| JPH0519349B2 (ja) | ||
| JPS61116455A (ja) | 復調回路 | |
| GB2124046A (en) | Data demodulator for a direct frequency modulated signal | |
| JPH03236653A (ja) | 多値直交振幅変調信号復調回路 | |
| JPS6365261B2 (ja) |