JPS5920062A - Method for preventing runaway in system having microprocessor - Google Patents

Method for preventing runaway in system having microprocessor

Info

Publication number
JPS5920062A
JPS5920062A JP57130193A JP13019382A JPS5920062A JP S5920062 A JPS5920062 A JP S5920062A JP 57130193 A JP57130193 A JP 57130193A JP 13019382 A JP13019382 A JP 13019382A JP S5920062 A JPS5920062 A JP S5920062A
Authority
JP
Japan
Prior art keywords
output
signal
pulse
microprocessor
correct
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57130193A
Other languages
Japanese (ja)
Inventor
Kuniyasu Hayashi
林 国康
Kazunari Kuritani
栗谷 和成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP57130193A priority Critical patent/JPS5920062A/en
Publication of JPS5920062A publication Critical patent/JPS5920062A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/004Error avoidance

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To guarantee the device from runaway, by inputting an output signal to a microprocessor again, collating the signal with an input signal to be a cause of the generation of an output signal, permitting the output again when the result is correct, and stopping the re-output when failed. CONSTITUTION:An output 108 from the microprocessor 101 is inputted as a signal 107 to the processor 101 in a loop circuit 110 with a pulse outputted from a loop signal line 109 in terms of the software just before the output. The signal looped in the circuit 110 is collated with an input signal, and when this signal is correct, an output 106 is obtained via the circuit 110 from the output 108. In this case, a pulse is outputted from a normal pulse line 102. If no pulse is outputted to the line 102, no signal 108 is outputted from the device 101. When the signal 108 is not correct in this way, no pulse is outputted to the line 102 and the device 101 is reset.

Description

【発明の詳細な説明】 本発明はマイクロプロセッサを有するシステム(以下、
マイクロプロセッサシステムという)における暴走防止
方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a system having a microprocessor (hereinafter referred to as
This paper relates to a method for preventing runaway in a microprocessor system.

従来、この種の暴走防止方法はマイクロプロセッサシス
テムを統制するソフトウェアのループを構成しているル
ーチンの一ケ所にメモリ内のプログラムで決定されてい
るフラグをチェックし、その結果が正しいならば、パル
スを出力させるプログラムを挿入し、またはそのような
インタラブドプログラムを周期的に行なわせてそのパル
スの発生していることをチェックして、このシステムが
正常であることを確認し、パルスが発生していなければ
異常であるとしてマイクロプロセッサをリセットすると
いうものであった。
Conventionally, this type of runaway prevention method checks a flag determined by a program in memory at one point in the routine that makes up the software loop that controls the microprocessor system, and if the result is correct, a pulse is sent. Insert a program that outputs , or run such an interwoven program periodically to check that the pulse is occurring to confirm that the system is normal and check that the pulse is not occurring. If it did not, it would be considered abnormal and the microprocessor would be reset.

したがって、マイクロプロセッサシステムが正常である
と確認されてもこのシステムからの出力信号が正しいか
どうかは保障されない。
Therefore, even if the microprocessor system is confirmed to be normal, it is not guaranteed that the output signal from this system is correct.

本発明は前記問題点を解消するもので、出力信号を再び
入力して正しいかどうかをソフトウェアにより出力信号
発生の基礎となった入力信号と照合して診断し、その結
果が正しければ再出力しそれに伴って出力が正しいこと
を保障する・(ルスを出力し、このパルスが予想される
時間内に出力されていることを確認してマイクロプロセ
ッサシステムが正常に動作していることを確認し、確認
されなければマイクロプロセッサシステムが暴走状態に
なったとしてマイクロプロセッサをリセットすることを
特徴とするものである。
The present invention solves the above problem by re-inputting the output signal and diagnosing whether it is correct by comparing it with the input signal that was the basis for generating the output signal using software, and if the result is correct, re-outputting it. Accordingly, it ensures that the output is correct (by outputting a pulse and making sure that this pulse is output within the expected time to ensure that the microprocessor system is working properly, If it is not confirmed, the microprocessor system is assumed to be in a runaway state and the microprocessor is reset.

次に本発明の一実施例を図によって詳細に説明する。Next, one embodiment of the present invention will be described in detail with reference to the drawings.

第1図は従来例を示すブロック図である。第1図におい
て、マイクロプロセッサシステム+0+が正常に動作し
ている場合は、ソフトウェアのループを構成しているル
ーチンの一ケ所に設けられているチェックプログラムに
より、メモリ内のフラグの正しいことを確認してから正
常パルスチェックライン102からパルスを出力する。
FIG. 1 is a block diagram showing a conventional example. In Figure 1, if the microprocessor system +0+ is operating normally, a check program installed at one point in the routine that makes up the software loop verifies that the flags in memory are correct. Then, a pulse is output from the normal pulse check line 102.

このパルスはマイクロプロセッサが正常ならば、はぼ周
期的に出力されるはずであるため、この周期性の異常(
パルス間隔が長くなるとか、パルスが出力されない場合
等の異常)をパルス検出回路+03にて判断1−2、リ
セットライン104にリセットパルスを出力する。これ
によってマイクロプロセッサシステムがなんらかの原因
でプログラムの順序が誤まっている場合(暴走状態)な
どは正常状態に復帰できる。しかしこの正常パルスライ
ン102にパルスがほぼ周期的に出力されているとして
もマイクロプロセッサへの入力105に対する出力10
6が本当に正しいものかどうかは保障されない。すなわ
ち、例えばマイクロプロセッサシステムの出力部が故障
した場合には必ずしも正常パルスライン102からのパ
ルスの周期性に異常が出るとは限らないからである。し
たがって高信頼性が求められる場合には従来のものでは
対応できないという欠点力はある。第2図は本発明の一
実施例を示すブロック図である。第2図においてマイク
ロプロセッサシステム+0+からの出力108は、出力
+08が出力される直前にソフトウェア的にループ信号
ライン109よシ出力されるパルスによりマイクロプロ
セッサシステムへの入力107にループ回路110内で
ループされ、出力106は以前の状態に保持される。そ
してループ回路110内でループされた出力を再び入力
し、その出力を発生させる基礎となった入力信号と照合
し、この出力が正しいかどうかをチェックし、その結果
出力が正しいならば再び出力し、出力10Bはループ回
路110を通過し、出力106となる。このときはルー
プ信号ライン109ヘパルスは出力されない。−1だこ
の時正常パルスライン102よりパルスを出力する。こ
のパルスは従来と同様の性質のものでマイクロプロセッ
サシステムがリセットされる要領も従来どうりでをる。
If the microprocessor is normal, this pulse should be output periodically, so this abnormal periodicity (
The pulse detection circuit +03 determines 1-2 whether the pulse interval is long or the pulse is not output, etc., and outputs a reset pulse to the reset line 104. This allows the microprocessor system to return to a normal state if the program order is incorrect for some reason (runaway state). However, even if pulses are output almost periodically to this normal pulse line 102, the output 10 for the input 105 to the microprocessor
There is no guarantee that 6 is really correct. That is, for example, if the output section of the microprocessor system fails, the periodicity of the pulses from the normal pulse line 102 does not necessarily become abnormal. Therefore, when high reliability is required, the conventional method has the disadvantage that it cannot meet the requirements. FIG. 2 is a block diagram showing one embodiment of the present invention. In FIG. 2, the output 108 from the microprocessor system +0+ is looped in the loop circuit 110 to the input 107 to the microprocessor system by means of a pulse outputted by software on the loop signal line 109 just before the output +08 is output. and the output 106 remains in its previous state. Then, the looped output is inputted again in the loop circuit 110, checked against the input signal that was the basis for generating the output, checked whether this output is correct, and if the output is correct, it is output again. , output 10B passes through loop circuit 110 and becomes output 106. At this time, no pulse is output to the loop signal line 109. -1, a pulse is output from the normal pulse line 102. This pulse is of the same nature as before, and the manner in which the microprocessor system is reset is the same as before.

また−正常パルスライン102にパルスが出力されなけ
ればマイクロプロセッサシステムから出力108は送さ
れず、以前の状態が保持される。このように出力108
が正しい信号でない限り(暴走状態)、正常パルスライ
ン102にはパルスは出力されずよってマイクロプロセ
ッサシステムはリセットされ、出力信号も送出されない
ので高信頼性が保たれる。
Also - if no pulse is output on the normal pulse line 102, no output 108 is sent from the microprocessor system and the previous state is maintained. Output 108 like this
Unless it is a correct signal (runaway state), no pulse is output to the normal pulse line 102, so the microprocessor system is reset and no output signal is sent out, so high reliability is maintained.

以上のように本発明は出力信号を再び入力させて該出力
信号発生の基礎となった入力信号と照合して正しいかど
うかを診断し、その結果が正しいならば再出力するとと
もに、出力が正しいことを保障するパルスを出力し、そ
のパルスによりマイクロプロセッサが正常であることを
確認し、誤まつているならば再出力せずにマイクロプロ
セッサラリセラトスるため、マイクロプロセッサシステ
ムの高信頼性を保ちつつ暴走状態から正常状態に復帰さ
せることができ、がっ入力信号に対する出力信号が正し
いことが保障される効果を有するものである。
As described above, the present invention inputs the output signal again, compares it with the input signal that was the basis for generating the output signal, diagnoses whether it is correct, and if the result is correct, re-outputs it and confirms that the output is correct. The high reliability of the microprocessor system is ensured by outputting a pulse to ensure that the microprocessor is normal, and if there is a mistake, the microprocessor is reset without re-outputting. It is possible to return to a normal state from a runaway state while maintaining the output signal, and has the effect of ensuring that the output signal in response to the input signal is correct.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の暴走防止回路を示すブロック図、第2図
は本発明の一実施例を示すブロック図である。 101・・・マイクロプロセッサシステム102・・・
正常パルスライン 105山ハルス検出oog104・
・・リセットライン  105・・入力106・・・出
力 107・・・マイクロプロセッサシステムへの入力10
8・・・マイクロプロセッサシステムがらの出力109
・・・ループ信号ライン 110・・・ループ回路
FIG. 1 is a block diagram showing a conventional runaway prevention circuit, and FIG. 2 is a block diagram showing an embodiment of the present invention. 101...Microprocessor system 102...
Normal pulse line 105 mountain Hals detection oog104・
...Reset line 105...Input 106...Output 107...Input 10 to the microprocessor system
8... Output 109 of the microprocessor system
...Loop signal line 110...Loop circuit

Claims (1)

【特許請求の範囲】[Claims] (1)  マイクロプロセッサを有するシステムにおい
て、出力信号を再び入力させて該出力信号発生の基礎と
なった入力信号と照合して正しいかどうかを診断し、そ
の結果が正しいならば再出力するとともに出力信号が正
しいことを保障するパルスを出力し、そのパルスにより
マイクロプロセッサが正常であることを確認し、また誤
まっているならば再出力せずにマイクロプロセッサをリ
セットすることを特徴とするマイクロプロセッサを有す
るシステムにおける暴走防止方法。
(1) In a system having a microprocessor, an output signal is input again and compared with the input signal that was the basis for generating the output signal to diagnose whether it is correct, and if the result is correct, it is output again and output. A microprocessor characterized in that it outputs a pulse to ensure that the signal is correct, uses the pulse to confirm that the microprocessor is normal, and if it is incorrect, resets the microprocessor without re-outputting the signal. A method for preventing runaway in a system having
JP57130193A 1982-07-26 1982-07-26 Method for preventing runaway in system having microprocessor Pending JPS5920062A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57130193A JPS5920062A (en) 1982-07-26 1982-07-26 Method for preventing runaway in system having microprocessor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57130193A JPS5920062A (en) 1982-07-26 1982-07-26 Method for preventing runaway in system having microprocessor

Publications (1)

Publication Number Publication Date
JPS5920062A true JPS5920062A (en) 1984-02-01

Family

ID=15028307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57130193A Pending JPS5920062A (en) 1982-07-26 1982-07-26 Method for preventing runaway in system having microprocessor

Country Status (1)

Country Link
JP (1) JPS5920062A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0534377U (en) * 1991-10-15 1993-05-07 出戸水栓株式会社 Plumbing tool with strainer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0534377U (en) * 1991-10-15 1993-05-07 出戸水栓株式会社 Plumbing tool with strainer

Similar Documents

Publication Publication Date Title
US6076172A (en) Monitoting system for electronic control unit
JPS5920062A (en) Method for preventing runaway in system having microprocessor
JP3529994B2 (en) Verification circuit
JPH0261755A (en) Device for monitoring computer system with two processor
JPH06324721A (en) Method for detecting falling-off of connection unit
JPS5931738B2 (en) Parallel triple system configuration method for computer system
JPS603755A (en) Output port circuit
JPH1078896A (en) Industrial electronic computer
JPH02281343A (en) Cpu operation monitor system
JPS59206951A (en) Diagnostic system of circuit for detecting control storage error
JPS5812062A (en) Output device for parallel electronic computer system
JPS61267810A (en) Deciding circuit for detection of service interruption
JPH04369740A (en) Controller with watch dog timer
JPS58144901A (en) Sequence controller
JPH10307601A (en) Output control circuit for cpu
JPS6155745A (en) Trouble detector circuit
JPH0684984B2 (en) Logic circuit package
JPH10124329A (en) Interruption monitor device
JPS5917647A (en) Device for detecting malfunction of controlling electronic computer
JPH04291643A (en) Information storage device
JPS60169953A (en) Abnormality detecting method of computer
JPS5924460B2 (en) Central processing unit restart device
JPS59114621A (en) Input/output circuit of microcomputer
JPS6049461A (en) Bus gate monitor control circuit
JPS6310467B2 (en)