JPS59200342A - Microprogram controller - Google Patents
Microprogram controllerInfo
- Publication number
- JPS59200342A JPS59200342A JP7449083A JP7449083A JPS59200342A JP S59200342 A JPS59200342 A JP S59200342A JP 7449083 A JP7449083 A JP 7449083A JP 7449083 A JP7449083 A JP 7449083A JP S59200342 A JPS59200342 A JP S59200342A
- Authority
- JP
- Japan
- Prior art keywords
- microinstruction
- mode
- address
- field
- constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【発明の詳細な説明】 本発明はマイクロプログラム制御装置に関する。[Detailed description of the invention] The present invention relates to a microprogram controller.
マイクロプログラム制御装置は、周知のように、ソフト
ウェアプログラムの各機械語命令に対応したマイクロプ
ログラムを制御記憶に予め格納しておき、ソフトウェア
プログラムの進行に応答してこの制御記憶を読み出して
、各機械語命令に対応したマイクロプログラムを実行す
るものである。As is well known, a microprogram control device stores a microprogram corresponding to each machine language instruction of a software program in a control memory in advance, and reads this control memory in response to the progress of the software program to control each machine. It executes microprograms corresponding to word commands.
マイクロ命令はハードウェアを細かく制御でき、従来は
ソフトウェアで実現できなかった機能が実現できるよう
になるので、用途に応じたマイクロプログラムをつくっ
て使用することも試みられている。情報処理システムの
初期設定、構成制御。Microinstructions allow detailed control of hardware and enable functions that could not previously be achieved with software, so attempts are being made to create and use microprograms tailored to specific purposes. Initial settings and configuration control of information processing systems.
ユニットの7アームウエアテスト、仮想計算機の実現等
を行なうための/ステム制御7アームウェアはその一例
である。An example of this is unit 7 armware/system control 7 armware for testing, virtual machine implementation, etc.
一方、マイクロプログラム゛を記述するためのマイクロ
命令語は、マイクロプログラムの7−ケンス制御を指定
する部分とマイクロ命令機能を定める部分とからなるマ
イクロ命令基本部、現在実行中のマイクロ命令−の次に
実行されるマイクロ命令語を指定するための次アドレス
フィールドおよび定数またはマイクロ命令の詳細機能を
記述するだめのフィールドで構成されるが、前記/ステ
ム制御ファームウェアにおいては、使用されるマイクロ
命令語の概略機能(マイクロ命令基本部で記述される)
のレパートリは同じであるが定数または詳細機能の指定
とマイクロ命令語の処理順序が異なる一連の処理が複数
存在する〇
従来のこの種のマイクロプログラム制御装置は、1つの
次アドレスフィールド、1つの定数フィールドおよびマ
イクロ命令基本部からなるマイクロ命令語で記述された
マイクロプログラムを格納する制御記憶を備え、この制
御記憶から読み出されるマイクロ命令語における次アド
レスフィールドと定数フィールドとを使用して、マイク
ロ命令基本部により指定されるマイクロ命令を順次に実
行している。On the other hand, the microinstruction word for writing a microprogram consists of the microinstruction basic part, which consists of a part that specifies the 7-step control of the microprogram and a part that defines the microinstruction function, and the next part of the microinstruction that is currently being executed. It consists of a next address field for specifying the microinstruction word to be executed, and a field for describing constants or detailed functions of the microinstruction. Outline functions (described in microinstruction base)
There are multiple series of processes that have the same repertoire but different constants or detailed function specifications and microinstruction word processing orders. Conventional microprogram controllers of this type have one next address field, one constant A control memory is provided for storing a microprogram written in a microinstruction word consisting of a field and a microinstruction basic part, and the next address field and constant field in the microinstruction word read from the control memory are used to write the microinstruction basic part. The microinstructions specified by the unit are executed sequentially.
このような従来構成においては、前記/ステム制御ファ
ームウェアにおけるように、マイクロ命令基本部が同一
で定数が異なる互いに類似した一連の処理が複数存在し
ても、制御記憶の異なるアドレス群に別々のマイクロ命
令語群を設けて、それぞれ別個の処理ルーチンにより処
理せざるを得ないため、制御記憶が大容量化し、ひいて
はそのアドレスデコードに要する時間を長くして77ン
サイクルタイムを伸延したり、信頼度を低下させたシ、
装置原価を高くするという欠点がある。In such a conventional configuration, even if there are a plurality of similar processes with the same basic microinstruction part and different constants as in the above-mentioned system control firmware, separate microinstructions are stored in different address groups of the control memory. Because a group of instruction words is provided and each must be processed by a separate processing routine, the control memory becomes large in capacity, and the time required to decode the address becomes longer, extending cycle time and reducing reliability. shi that decreased
This has the disadvantage of increasing the cost of the device.
本発明の目的は制御記憶の容量を削減化できるマイクロ
プログラム制御装置を提供することにある0
本発明の装置はそれぞれが現在実行中のマイクロ命令語
の次に実行されるマイクロ命令語を指定するだめの次ア
ドレスフィールドと定数またはマイクロ命令の動作の詳
細を記述するためのフィールドとを含む複数のフィール
ド組ならびにマイクロ命令基本部からなるマイクロ命令
語で記述されたマイクロプログラムを格納する制御記憶
と、該制御記憶から読み出された前記マイクロ命令語に
ついて前記複数のフィールド組のうちのいずれの組を有
効化するかを指定するモードを保持するモード保持手段
と、
前記制御記憶から読み出された前記マイクロ命令語の前
記複数のフィールド組のうちの一組を前記モードにより
選択する選択手段
とを設け、同一の前記マイクロ命令基本部の各々に対し
て前記フィールド組の数だけの異なるマイクロ命令実行
順序で実行されるようにしたことを特徴とする。SUMMARY OF THE INVENTION It is an object of the present invention to provide a microprogram control device capable of reducing the amount of control memory. Each device of the present invention specifies a microinstruction word to be executed next to the currently executing microinstruction word. a control memory for storing a microprogram written in a microinstruction word consisting of a plurality of field sets including a next address field and a constant or a field for describing details of the microinstruction operation, and a microinstruction basic part; mode holding means for holding a mode that specifies which of the plurality of field sets is to be enabled for the microinstruction word read from the control memory; selection means for selecting one set of the plurality of field sets of the microinstruction word according to the mode, and a microinstruction execution order that differs by the number of the field sets for each of the same microinstruction basic part; The feature is that it is executed with .
次に本発明について図面を参照して詳細に説明する。Next, the present invention will be explained in detail with reference to the drawings.
第1図を参照すると、本実施例は制御記憶1と、マイク
ロ命令レジスタ2と、マイクロ命令アドレスレジスタ(
以下アドレスレジスタと略記する)3と、モードクリッ
プ70ツブ4と、2個の切替器5および6と、命令デコ
ーダ7と、命令レジスタ8とから構成されているマイク
ロプログラム制御装置である。Referring to FIG. 1, this embodiment includes a control memory 1, a microinstruction register 2, and a microinstruction address register (
This microprogram control device is composed of a mode clip 70 (4), two switchers 5 and 6, an instruction decoder 7, and an instruction register 8.
制御記憶1は、第2図に示すような、マイクロ命令基本
部MIと、第1定数フイールドCNT 1と、第2次ア
ドレスフィールドNA2と、第2定数フイールドCNT
2と、 第2次アドレスフィールドNA2とからなるマ
イクロ命令語で記述したマイクロプログラムを格納して
いる。第1定数フィールドcNT1.=1次アドレスフ
ィールドNA1、第2定数フイールドCNT2および第
2次アドレスフィールドN人2のそれぞれは、以下、第
1定数CNTl、第1次アドレスI’JAL、第2定数
CNT2および第2次アドレスNA2と略記する0本マ
イクロプログラム制御装置が含まれる7ステムの初期稼
動時に、モードフリップ70ツブ4は、モード信号Mを
論理101出力するように、外部からのイニンヤライズ
信号INTによりセットされる。アドレスレジスタ3に
初期セットされる制御記憶1のアドレスからは、マイク
ロ館令語が読み出され、マイクロ命令基本部MI、第1
定11cNTIおよび第2定数CNT2とはマイクロ命
令レジスタ2に、第1次アドレスNAIおよび第2次ア
ドレスNA2は切替器6にそれぞれ入力する。The control memory 1 includes a microinstruction basic unit MI, a first constant field CNT1, a second address field NA2, and a second constant field CNT, as shown in FIG.
2 and a secondary address field NA2. First constant field cNT1. =The primary address field NA1, the second constant field CNT2, and the secondary address field N person 2 are as follows: the first constant CNTl, the primary address I'JAL, the second constant CNT2, and the secondary address NA2. During the initial operation of the seven stems including the microprogram control device abbreviated as 0, the mode flip 70 knob 4 is set by an external initialization signal INT so as to output the mode signal M at logic 101. From the address of the control memory 1 that is initially set in the address register 3, the micro instruction word is read out, and the micro instruction basic part MI, the first
The constant 11cNTI and the second constant CNT2 are input to the microinstruction register 2, and the first address NAI and the second address NA2 are input to the switch 6, respectively.
切替器5は、マイクロ命令レジスタ2が保持する第1定
数CNTlと第2定数CNT 2のうちから、論理10
1になっているモード信号Mに応答して、第1定数CN
T1を選択する。第1定数CNTlは、マイクロ命令基
本部MIとともにマイクロ命令実行部(図示省略)に出
力され、マイクロ命令基本部MIに指定されているマイ
クロ命令機能に対応して、レジスタ番号指定、レジスタ
へのセット値。The switch 5 selects logic 10 from among the first constant CNT1 and the second constant CNT2 held by the microinstruction register 2.
In response to the mode signal M being set to 1, the first constant CN
Select T1. The first constant CNTl is output to the microinstruction execution unit (not shown) together with the microinstruction basic unit MI, and is used to specify register numbers and set registers in accordance with the microinstruction function specified in the microinstruction basic unit MI. value.
レジスタの操作対象ビット指定等に使用される。Used to specify bits to be manipulated in registers.
切替器6は、第1次アドレスNAIと第2次アドレスN
A2のうちから、論理10 lになっているモード信号
Mに応答して、第1次アドレスNA11r、選択し、ア
ドレスレジスタ3に入力させる。The switch 6 selects the primary address NAI and the secondary address N.
A primary address NA11r is selected from A2 in response to the mode signal M which is at logic 10l and is input to the address register 3.
アドレスレジスタ3はこの第1次アドレスNAIを制御
記憶1に供給して、当該アドレスからふたたびマイクロ
命令語を読み出す。The address register 3 supplies this primary address NAI to the control memory 1 and reads out the microinstruction word from that address again.
モード7リツプ70ツブ4がモード信号Mを論理10g
出力するようにセットされている限シ、前述のように、
第1定数CNTlと第1次アドレスN人1とを選択しな
がら、次々に制御記憶1からマイクロ命令語が読み出さ
れ、マイクロ命令実行部においてマイクロ命令が実行さ
れていく。このような第1の処理モードにおいて、モー
ドクリップ70ツブ4がモード信号Mを論理111に切
シ替えて出力するようなマイクロ命令ステップが実行さ
れるか、または前記第1の処理モードにおける処理が終
了し、命令レジスタ8にセットされた次のソフトウェア
命令の実行のために、命令デコーダ7によってアドレス
レジスタ3に該ソフトウェア命令を実行するだめのマイ
クロプログラム開始番地がセットされるとともに、モー
ドFF4が命令デコーダ7によって論理111にセット
されると、切替器5と6とはそれぞれ第1定数CNT
1と第1次アドレスNAIとに代って、第2定数CNT
2と第2次アドレスNA2とを選択するようになる。Mode 7 lip 70 knob 4 sets mode signal M to logic 10g
As long as it is set to output, as mentioned above,
While selecting the first constant CNT1 and the first address N person 1, microinstructions are read out from the control memory 1 one after another, and the microinstructions are executed in the microinstruction execution section. In such a first processing mode, a microinstruction step is executed such that the mode clip 70 knob 4 switches the mode signal M to logic 111 and outputs it, or the processing in the first processing mode is performed. In order to execute the next software instruction set in the instruction register 8, the instruction decoder 7 sets the microprogram start address for executing the software instruction in the address register 3, and mode FF4 is set to the instruction register 8. When set to logic 111 by the decoder 7, the switches 5 and 6 each have a first constant CNT.
1 and the primary address NAI, the second constant CNT
2 and the secondary address NA2 are selected.
第2定数CNT2と第2次アドレスNA2との機能は、
それぞれ前述の第1定数CNT1と第1次アドレスNA
Iの機能と同様である。第2定数CNT2と第2次アド
レスNA2とで定まる第2の処理モードにおいて、モー
ドクリップフロップ4がモード信号Mを論理101に切
シ替えて出力するようなマイクロ命令ステップが実行さ
れるか、または前記第2の処理モードにおける処理が終
了し、命令レジスタ8にセットされた次のソフトウェア
命令の実行のために、命令デコーダ7によってアドレス
レジスタ3に該ソフトウェア命令を実行するためのマイ
クロプログラム開始番地がセットされるとともに、モー
ドFF4が命令デコーダ7によって論理I01にセット
されると、切替器5と6とはそれぞれふたたび第1定数
CNTlと第1次アドレスNAIとを選択するようにな
シ、第1の処理モードに戻る。The functions of the second constant CNT2 and the second address NA2 are as follows:
The first constant CNT1 and the first address NA described above, respectively.
The function is similar to that of I. In the second processing mode defined by the second constant CNT2 and the second address NA2, a microinstruction step is executed in which the mode clip-flop 4 switches the mode signal M to logic 101 and outputs it, or After the processing in the second processing mode is completed, in order to execute the next software instruction set in the instruction register 8, the instruction decoder 7 sets the microprogram start address for executing the software instruction in the address register 3. When the mode FF4 is set to logic I01 by the instruction decoder 7, the switches 5 and 6 are set to select the first constant CNTl and the primary address NAI again, respectively. Return to processing mode.
第3図は、マイクロ命令基本部M’Iが同一でこのマイ
クロ命令基本部が使用する定数が異なるマイクロ命令語
を、それぞれが含むような第1の処理モードにおける第
1の処理順序と第2の処理モードにおける第2の処理順
序との、各マイクロ命令語のアドレスと、IE1次アド
レスNAIおよび第2次アドレスNA2と、各処理順序
8BQ1およびSEQ、2とを示す。アドレスl’−0
,2,3−,4゜5.6」および「7」に格納されるマ
イクロ命令語は、マイクロ命令基本部が第1の処理順序
と第2の処理順序とにおいて使用されていることがわか
る。FIG. 3 shows the first processing order in the first processing mode and the second processing mode in which the microinstruction basic parts M'I are the same and the constants used by the microinstruction basic parts are different. The second processing order in the processing mode of FIG. address l'-0
, 2, 3-, 4°5.6" and "7", it can be seen that the microinstruction basic part is used in the first processing order and the second processing order. .
本実施例においては、定数と次アドレスとの組が2つで
あるが、本発明はこれに限定されることはなく、モード
7リツプ70ツブ4を複数個設けて、複数のモード信号
Mを発生するようにすれば、定数フィールドと次アドレ
スフィールドとの組を3個以上有するようなマイクロ命
令語に対する実施例も容易に実現できる。In this embodiment, there are two sets of constants and next addresses, but the present invention is not limited to this, and a plurality of mode 7 lip 70 tabs 4 are provided to send a plurality of mode signals M. If this is allowed to occur, embodiments for micro-instruction words having three or more sets of a constant field and a next address field can be easily implemented.
本発明によれば、以上のような構成の採用によシ、マイ
クロ命令基本部が同一で定数フィールドが異なるマイク
ロ命令語を制御記憶の同一アドレスに格納して、定数フ
ィールドと次アドレスフイ−ルドとの組数だけの異なる
処理クークンス内において使用できるようになるため、
制御記憶の容量を削減化できる。According to the present invention, by adopting the above configuration, microinstruction words having the same basic microinstruction part and different constant fields are stored at the same address in the control memory, and the constant field and the next address field are stored at the same address in the control memory. Because it can be used in as many different processing cucuns as the number of pairs,
Control memory capacity can be reduced.
第1図は本発明の一実施例を示し、第2図と第3図とは
本実施例を説明するための図を示す。
1・・・・・・制御記憶、2・・・・・・マイクロ命令
レジスタ、3・・・・・・マイクロ命令アドレスレジス
タ、4・・・・・・モードクリップフロップ、5,6・
・・・・・切替器、7・・・・・・命令デコーダ、8・
・・・・・命令レジスタ、INT・・・・・・イニシャ
ライズ信号、M・・・・・・モード信号、MI・・・・
・・マイクロ命令基本部、CNTl・・・・・・第1定
数フイールド、CNT2・・・・・・第2牢数フイール
)”、NA1・・・・・・第1次アドレスフィールド、
NA2・・・・・・第2次アドレスフィールド、5EQ
1,8EQ2・・・・・・処理順序。
躬 1 F2コ
?
]
;fy2111才]
5 − .3 り 46
り り 5 り75−6θ
灼3図FIG. 1 shows one embodiment of the present invention, and FIGS. 2 and 3 are diagrams for explaining this embodiment. 1... Control memory, 2... Micro instruction register, 3... Micro instruction address register, 4... Mode clip flop, 5, 6...
...Switcher, 7...Instruction decoder, 8.
...Instruction register, INT...Initialization signal, M...Mode signal, MI...
...Microinstruction basic part, CNTl...First constant field, CNT2...Second number field), NA1...First address field,
NA2...Second address field, 5EQ
1,8EQ2...Processing order. 1 F2 Ko? ]; fy2111 years old] 5 -. 3 ri 46
ri ri 5 ri 75-6θ 3rd figure
Claims (1)
るマイクロ命令語を指定するための次アドレスフィール
ドと定数またはマイクロ命令の動作の詳細を記述するた
めのフィールドとを含む複数のフィールド組ならびにマ
イクロ命令基本部からなるマイクロ命令語で記述された
マイクロプログラムを格納する制御記憶と、 該制御記憶から読み出された前記マイクロ命令語につい
て前記複数のフィールド組のうちのいずれの組を有効化
するかを指定するモードを保持するモード保持手段と、 前記制御記憶から読み出された前記マイクロ命令語の前
記複数のフィールド組のうちの一組を前記モードによシ
選択する選択手段 とを設け、同一の前記マイクロ命令基本部の各々に対し
て前記フィール°ド組の数だけの異なるマイクロ命令実
行順序で実行されるようにしたことを特徴とするマイク
ロプログラム制御装置。[Claims] Each includes a next address field for specifying a microinstruction word to be executed next to the microinstruction word currently being executed, and a field for describing details of a constant or operation of the microinstruction. a control memory that stores a microprogram written in a microinstruction word consisting of a plurality of field sets and a basic microinstruction part; mode holding means for holding a mode specifying whether to enable a set; and selection for selecting one set of the plurality of field sets of the microinstruction word read from the control memory according to the mode. A microprogram control device characterized in that the same microinstruction basic units are executed in different microinstruction execution orders equal to the number of field sets.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7449083A JPS59200342A (en) | 1983-04-27 | 1983-04-27 | Microprogram controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7449083A JPS59200342A (en) | 1983-04-27 | 1983-04-27 | Microprogram controller |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59200342A true JPS59200342A (en) | 1984-11-13 |
Family
ID=13548784
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7449083A Pending JPS59200342A (en) | 1983-04-27 | 1983-04-27 | Microprogram controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59200342A (en) |
-
1983
- 1983-04-27 JP JP7449083A patent/JPS59200342A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6146858B2 (en) | ||
GB1594014A (en) | Microprogramme system with fixed jump addressing | |
GB1529581A (en) | Data processing apparatus | |
JPS59200342A (en) | Microprogram controller | |
JPS59723A (en) | Control system of input and output interface | |
JPS6148735B2 (en) | ||
JPH0375904B2 (en) | ||
JPS6346855B2 (en) | ||
JPS6158042A (en) | Microprogram control system | |
JPH0778730B2 (en) | Information processing equipment | |
JPS63155328A (en) | Information processor | |
JPS6112577B2 (en) | ||
JPS59191654A (en) | Processor | |
JPH02110631A (en) | Microprogram controlling method | |
JPS6051739B2 (en) | Micro program method | |
JPS60103450A (en) | Microprogram control system | |
JPS59186048A (en) | Microprogram control system | |
JPH02143328A (en) | Micro-program control device | |
JPH0218732B2 (en) | ||
JPH0128965B2 (en) | ||
JPS60189033A (en) | Microprogram controller | |
JPS6310247A (en) | Tracing circuit | |
JPS59218557A (en) | Data processing device by microprogram control | |
JPS60146329A (en) | Starting method of microprogram control processor | |
JPS6083141A (en) | Microprocessor |