JPS59197084A

JPS59197084A - ラスタ走査表示装置用カ−ソル発生装置

Info

Publication number: JPS59197084A
Application number: JP59069901A
Authority: JP
Inventors: スコツト・チヤ−ルズ・リツチモンド; ジエ−ムズ・リチヤ−ド・ピ−タ−ソン
Original assignee: Tektronix Inc
Current assignee: Tektronix Inc
Priority date: 1983-04-08
Filing date: 1984-04-06
Publication date: 1984-11-08
Also published as: EP0124986A2; JPH0225192B2; EP0124986A3; DE3483918D1; CA1232092A; US4625202A; EP0124986B1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明はラスク走査表示装置における１つ以上の移動力
−ンルを発生する装置に関する。

背景技術とその問題点電気的に発生したカーソルによシ図形表示装置の操作性
は高まるｃｌつ以上のカーソル全表示上に配置し、操作
者がいろいろな点で変更したい表示画像の部分を確認す
る。例えば、多くの装置ではテクスチュア（面図形を表
示するときに面上につける各種の模様）を有する移動ア
ルファ・ニューメリック（文字数字）カーソル（特定の
文字数字を示すカーソルで、例えばアンダーライン）？
用いてテキストの特定部分を示し、アルファ・ニューメ
リック文字の付加又は削除によシこのテキストを変更す
る。非チクステニア図形画像においＣは、別のカーソル
を用いてもよい。矩形ボックス（矩形カーソル）によジ
ノクン（ｐａｎ）又はズーミングする画像領域を確認し
てもよい。現在の装置は多くの異なる移動カーソルを発
生でき、このカーソルによシ操作者は表示した画像の種
々の編集の仕事ができる。

アナログ・テレビジョンと結合した表示装置においては
、カーソルの次元及び位置を計数し、これらを表わすコ
ンポーネント（構成要素）を適当な時点に映像信号に挿
入する電子カウンタを用いて、カーソルを発生している
。このカウンタは、ァ１／ビジョン画像の発生に周期的
に同期しているクロック回路を用いている。同期間にお
いて、計数回路及び画像発生回路の動作周波数は別々に
ドリフトするかもしれず、カーソル位置に誤差が発生し
たシその輪郭が不鮮明となる。ラウスチの米国特許第３
．７７−８，０５８号明細書及びブシュネルの米国特許
第３．７９３，４８３号明細書はこの形式のラスク発生
装置の例を示している。

最新のラスク走査表示装置は、画像表示回路に正確に位
相同期するクロック・パルスを発生する。

よってこれら装置において、カーソルを位置決めして描
く計数装置を備えたカーソル発生器は、古いアナログ装
置よ）も本質的に一層正確にできる。

例えば、ドーニンクの米国特許第４，１９０，８３４号
明細書は、ラスク走査表示に同期してクロスヘア（十字
）カーソルを発生する回路を開示している。しかし、こ
の形式の回路には、多くの形式のカーソルを発生するの
に充分な柔軟性がない・多くのカーソルが必要ならば、
回路を拡張しなければならないか、又はカーソルの特定
の形式を満足する他の回路を用いなければならない。即
ち、カーソル発生回路を次々に増さなければならないと
いう欠点がある。よって、最少の回路により種々のカー
ソルを正確に発生する装置が望ましい。

ラスク走査図形表示において、柔軟性があり、正確にカ
ーソルを発生する１つのアプローチは、専用カーソル・
リフレッシュ蓄積バッファを有する独立したカーソル計
算装置をシステムの表示回路に組込むことである。カー
ソル・バッファの出力は図形画像リフレッシュ・バッフ
ァの出力と結合して、所望のカーソル符号を有する図形
画像を発生する。しかし、当業者に理解できる如く、独
立したバッファを設けるということは、８００キロビッ
ト以上のランダム・アクセス・メモリが必要となり、そ
の結果、装置は価格が上昇し、かつ複雑となる。

一方、カーソル情報を画像リフレッシュ蓄積バッファに
付加することは、そこに蓄積された画像情報に悪影響を
与え、またそのバッファのアクセスが一層複雑になる。

よって、必要々ハードウェアや価格を著しく増加するこ
となく、また動作釦悪影響を与えることなく、図形表示
装置において、正確に描ける種々のカーソル符号を発生
する装置が明らかに必要である。

発明の目的したがって本発明の目的の１つは、図形表示装置におけ
る複数のカーソルを発生する新規な装置の提供にある。

本発明の他の目的は、図形表示装置において専用の図形
画像リフレッシュ・バッファを必要とせずに、１つ以上
のカーソルを発生する装置の提供にある。

本発明の上述及び他の目的、特徴、並びに利点は以下の
詳細な説明から容易に理解できょう。

発明の概要多くのカーソル符号は、対称的で比較的ゆつくシと形状
を変化させる簡単な画像なので、他の同様な限定位置と
してカーソル画像の同じ部分を含んだ映像表示の１つの
限定部分を繰返し表示することによシ、走査された映像
フォーマットにこれらカーソル符号を容易に配置できる
。ラスク走査表示装置において、例えばカーソル形状の
同じ部分は、多くの走査線に対して何ら変化することな
く繰返される。よって、画像の同じ部分を含んだ多くの
走査線において画像情報を発生するには、１本の走査線
で充分である。本発明の装置は、表示すべき１つ以上の
カーソルの同じ部分を含んだ表示の１つ以上の限定した
部分を表わす限定信号と発生することによシ、上述の利
点を利用している。よって、多くの限定信号を蓄積し、
限定信号が表わす表示画像部分の１つが発生するとき各
限定信号を検索する。蓄積した限定信号は映像表示の１
つ以上の部分を表わせるので、この技術は、標準映像リ
フレッシュ蓄積バッファが必要とするよりも少ない蓄積
空間でカーソルを発生できるという予期しない好ましい
結果を生じる。

当業者が理解する如く、図形表示装置は陰極線管（ＣＲ
Ｔ）の如き表示器にコンピュータが発生した画像を形成
するものである。画像を形成する１つの周知力法はラス
ク走査表示の発生であり、Ｃ１れは複数の連続的な相互
に並行な走査線を発生して（Ｉ’ＬＴに所望画像を表示
する。各走査線は垂直、即ちＹ方向において他の走査線
と関連して位置決めされ、水平、即ちＸ方向においてＣ
ＲＴスクリーンを横切って広がる。すべての走査線は同
じ数で等しい間隔の部分に分割され、この部分を「ビク
セル」と呼ぶ。

この装置は、ＣＲＴの電子ビームが走査線の／Ｊターン
で表示スクリーンを走査する際にこの電子ビームの強さ
を制御し、複数の独立したビクセルにより形成した画像
を発生している。代表的には、ラスク走査表示装置の各
走査線を独特な名称、即ち「Ｘアドレス」に割当てる。

同様に、各走査線の連続した部分を相対的「Ｘアドレス
」に割当るので、各ビクセルはすべての他の走査線にお
いて等しく位置決めされたビクセルのＸアドレスと同じ
である。

本発明においては、等しいＸアドレス位置においてカー
ソル符号を横切るすべての走査線を表わす限定信号を発
生する。よって、表示装置走査線用のカーソル・ビクセ
ルを発生する。これは、その走査線に対応する限定信号
を選択し、この選択された限定信号に表わされカーソル
の発生するビクセル位置に走査線のＸアドレスが対応し
たとき、カーソル映像信号を発生して行なう。よって、
選択用の限定信号を蓄積するのに必要な全メモリ空間は
、例えば全走査線を蓄積する専用カーソル・リフレッシ
ュ・バッファが必要とするメモリ空間よシも充分に小さ
い。

本発明によれば、カーソル発生装置は多次元表示装置に
おいてカーソルを発生するが、各次元には、そこの位置
に対応するアドレスの範囲がある。

カーソルの発生する第１次元に沿った位置を代表する限
定信号を発生して、カーソル画像表示を行なう。他の次
元における位置を表わすアドレスに応じて、そのアドレ
スに対応する限定信号を選択１、、第１次元のアドレス
が、選択された限定信号によシ表わされカーソルの発生
ずる位置に対応するとき、カーソル信号が発生する。

更に、ラスク走査表示装置において、プロセッサは、第
１メモリである線限定２ンタゝム・アクセス・メモリ（
ＲＡＭ）に蓄積される限定信号を発生する。またこのプ
ロセッサは、各走査線アドレスを対応する限定信号に配
置するポインタ情報を発生し、この情報は第２メモリで
ある線ポインタＲＡＭに蓄積される。よって、走査線の
初めを示す走査線アドレスが増えると、対応する線限定
信号を選択して、線ポインタＲＡＭは新しい線アドレス
に応答する。最後に、対応する走査線の表示に同期して
、選択した限定信号を線限定ＲＡＭから読出すので、そ
の走査線に沿ったＸアドレスが、選択した限定信号で表
わされ、カーソルの発生する位置に対応したとき、カー
ソル映像信号が発生する。

本発明による方法は、カーソルが発生する第１表示次元
に沿った位置を表わす限定信号を発生するステップと、
アドレス及び第２表示次元に対応する限定信号を選択す
るステップと、第１表示次元におけるアドレスが限定信
号により表わされ、カーソルが発生する位置に対応する
ときカーソル信号を発生するステップとを含んでいる。

発明の実施例以下、添付図を参照して本発明の好適な実施例を説明す
る。第１図は、スクリーンにカーソルが表示された代表
的な図形表示装置を示す。デジタル図形表示装置α０は
図形画像及びカーソルが表示されるＣＲＴの如き表示器
を備えている。周知の如く、一般にこの図形表示装置は
、画像の図形表示を行なうのに必要な情報を計算する図
形計算装置を含むコンピユータ化された表示部（図示せ
ず）と、表示すべき画像のデジタル情報を蓄積し、表示
された画像の更新を周期的に行々う表示リフレッシュ蓄
積バッファと、上述した如く配列されたビクセルの２次
元配列により形成された図形画像の視覚的表示を行なう
スクリーン（功を有するラスク走査ＣＲＴとを具えてい
る。

画像を表示するのに必要な情報を発生する図形計算装置
は、ＣＲＴスクリーン（６）上のカーソル画像を処理及
び操作するのに必要々情報を発生しかつ処理するカーソ
ル符号計算部分を含んでいる。このような図形計算装置
は、キーボードα４．１組のサムホイールαＱ及び電子
スティラスθ印の如きカーツル図形入力装置から符号選
択及び操作信号を受ける。この情報は、形及び大きさの
如き選択されたカーソルの形式に関連したデータを計算
する。

図形計算装置は更に、カーソルの現在位置と共に異なる
位置への移動路も計算する。これらの機能を処理する表
示装置の操作傾関しては、本願出願人のテクトロニック
ス・インコーホレイテッドが製造した４１１２型コンピ
ユ一タ表示ターミナルのオペレータズ・マニュアルに記
載されている。

カーソル符号の例をＣＲＴスクリーンへ２上に示す。

アルファ・ニュメリック・カーノルを翰で示し、直交し
た十字カーソルを（イ）で示し、矩形カーソルを（財）
で示す。これら３つのカーソルは実施例の動作を示す目
的のみのために表わした例であり、何らこれらに限定さ
れるものではない。第２図は、本発明の装置がいかにこ
れらカーソルを発生するかを示している。

第２図に示す如く、（ト）は第１図の表示を拡大した部
分を示し、ＣＲＴスクリーン（６）のラスク表示領域を
１０２４本の走査線０υに分割し、各走査線を１２８０
個の独立したビクセル０諺に分割する。この好適な実施
例において、各走査線を数字位置に対応するＹアドレス
に割当て、同様に各走査線の各ビクセルを、走査線を構
成する一連のビクセル姉おけるその位置に対応するＸア
ドレスに割当てる。よって、スクリーン（２）は（Ｘ及
びＹ次元を有する）２次元であるが、これは本発明を数
次光の表示装置に適用するのを妨げるものではない。

周知の如く、カーソル画像をカーソル・リフレッシュ・
蓄積バッファに保持するならば、１０２４本の走査線全
部に対して蓄積空間を用意しなければならない。しかし
、画像発生の目的に１本以上の走査線を表わす本発明に
よる細限定信号は、カーソル画像を表わすのに用いるメ
モリ総量を大巾に減らす。

本発明において、細限定信号（ト）が発生し、これらの
各々は、カーソルが発生する１本以上の走査線の水平、
即ちＸ次元に沿ったビクセル位置を表わしている。１本
以上の走査線が発生されるべきカーソルと交差する部分
でＸ次元との交差点金線限定信号が表わしている。１つ
の細限定信号が４本以上の走査線を表わしている。例え
ば、Ｙアドレス０〜２．４〜１０１５及び１０２２〜１
０２３で表わす走査線はすべて、Ｘアドレス５のビクセ
ル位置における十字カーソルの垂直線（ロ）のみと交差
する。

これら走査線は、相当する走査線が垂直線（ロ）と交差
するＸアドレス位置におけるカーソル情報を含み、走査
線のフォーマットを有する単一の細限定信号によシ表わ
すことができる。この細限定信号を第２図（支）示し、
線限定形式Ｏとして表わす。

好適な実施例において、細限定信号は走査線と同じ形式
であシ、それは１２８０ビツトの長さのデジタル信号で
構成する。これらビットは順次配列し、信号が表わす走
査線における同じ位置のビクセルのＸアドレスに対応す
る番号を割当てる。相当する走査線が１つ以上のカーソ
ル符号と交差するビクセル位置に対応するビット位置に
デジタル「１」を入力する。デジタル「０」をすべての
他のビット位置に入力する。よって、数字１を細限定信
号Ｏのビット位置５に入力する。これは、すべての相当
する走査線が垂直線（ロ）と交差する位置、即ちＸアド
レス５を示す。

同様に、細限定信号の形式１は、矩形カーソル（ハ）の
下側ＯＱ及び上側（至）と交差する走査線１０１６及び
１０２１を表わす。細限定信号の形式２は、矩形カーソ
ルの垂直側御及び（６）並びに垂直線（ハ）と交差する
走査線１０１７　、１０１９及び１０２０に対応する。

Ｙアドレス１０１８の走査線は十字カーソルの水平ｍ■
を含んでおシ、細限定信号の形式３で表わせる。最後に
、細限定信号の形式４はＸアドレス３の走査線に対応し
、この走査線は垂直線（ロ）及びアルファ・ニューメリ
ック・カーソルＧｌの両方と交差する。

第３図は本発明のカーソル発生装置の簡略化したブロッ
ク図である。第２及び第３図を参照して本発明の好適な
実施例の動作における細限定信号の利用について説明す
る。図形表示装置（ハ）は第１図に示した装置に対応し
、上述した如く一般的にはその表示発生回路内に、ラス
ク走査画像の発生に同期した種々の信号を発生するＣＲ
Ｔ制御回路Ｑｆ）を具えている。周知の如く、かかる回
路は、ＣＲＴスクリーン上に現われる走査線のＹアドレ
スに対応する規則正しい順序で走査線のＹアドレスを発
生する。好適な実施例において、Ｙアドレスは周期的に
１０２３から開始し、そこから減少する。１０２４本の
走査線を示さなければならないので、各Ｙアドレスは１
０ビツトの２進デジタル・ワードで構成される。このワ
ードは１０本の並行線で構成されたＹアドレス信号路を
流れる。同様に、ＣＲＴ制御器（６）は、対応するビク
セルが表示スクリーン上に発生するのと同じ順序及び同
じ比率で１１ビツトのＸアドレスの各々を発生する。

ＹアドレスをＹマルチプレクサ（ａｙｘ）（６）の入カ
ポ−）Ｂに結合し、このＭＵＸの出力ポートＹを第２メ
モリであるライン・ポインタ（ＬＰ）　ＲＡＭ　Ｇ５Ｃ
！のアドレス入力端ＡＤＨに接続する。ＬＰＲＡＭ（５
ｆｌ）のデータ・ポートＤ□。からの情報をＣＲＴ制御
器ｈｉのＸアドレス出力の一部とＸアドレス変換回路６
ネにおいて結合する。これについては詳細に後述する。

Ｘマルチプレクサ（ＭＩＪＸ）（財）の入力ポートＢを
介して変換回路６埠の出力端を第１メモリである線限定
嘘０りのアドレス入力端ＡＤＨに接続する。線限定ＲＡ
Ｍ曽のＤ１ｏポートを並列・直列変換器（Ｐ／Ｓ）＠に
接続する。このＰ／Ｓはカーモル映像信号出カーを発生
する。

カーソルの発生には必ずしも必要ではないが、第３図の
実施例は好適にはマイクログレセツザ鵜を含んでいる。

このゾロセッサは、図形表示装置（埒からカーソルの大
きさ、形及び位置情報を受けるデータ・ポートＤＩｏを
有し、細限定信号及び線ポインタ・コードを発生する。

プロセッサＧ）のＤＩ。

ンハートは更に、バッファ輪を介してＬＰ　ＲＡＭ（イ
）のＤＸ０ポートに接続すると共に、バッファ輪を介し
て線限定ＲＡＭ輪のＤ１ｏポートにも接続する。プロセ
ッサ６→のアドレス出力端ＡＤＨは、Ｙマルチブレフサ
０つ及びＸマルチプレクサ（財）の入力ポートＡへの入
力を供給する。最後に、プロセッサ＠りの制御出力端Ｃ
からの信号路をＹマルチプレクサ（６）及びＸマルチプ
レクサ（財）の入力端Ｓに接続してアドレス源を選択す
ると共に、ＲＡＭ（７）及び■の瞥込みイネーブル（付
勢）入力端飄にも接続する。以下に説明する如く、細限
定信号及びポインタ信号を調に入力するときのみ、プロ
セッサはマルチプレクサの出力をそれらのＡ人カに切替
える。すべての他の場合において、ゾロセッサはマルチ
プレクサの出力をそれらのＢ人カに切替えるようにする
。

動作において、カーソルを発生するため、線限定ＲＡＭ
　（！４が細限定信号を供給する。ノロセッサ＠→の如
き適当な信号源が発生した信号はＤＩ。ポートを介して
線限定ＲＡＭ［相］に入力する。好適な実施例において
、各細限定信号を、ＲＡＭ　Ｍ内における８０個の独立
し順次アドレス指定が可能で長さが１６ビツトの蓄積位
置に蓄積する。よって、各ＲＡＭアドレスは細限定信号
の特定の１６ビクセル部分を指定する。線限定ＲＡＭの
全蓄積空間は設計的事項であるが、可能性のある細限定
信号のすべてを蓄積するのに充分でなければならない。

細限定信号を線限定ＲＡＭ（４）に入力すると、各限定
信号と走査線との関係を表わすポインタ信号ｆ（第２図
に（６ａで示す）をＬＰ　ＲＡＭ−の蓄積空間に図示の
順序で入力する。好適な実施例において、ＬＰＲＡＭ（
イ）は少なくとも１０２４個の独立にアドレス指定可能
な蓄積位置から構成される装置は、走査線のＹアドレスと等価である。よって、制御回
路０７ｌが発生するＹアドレスは、ＬＰ　ＲＡＭ□□□
の蓄積位置を順次アクセスする。各アドレス指定可能な
蓄積位置は細限定信号用のコード形式のポインタ信号を
含んでおシ、このポインタ信号は蓄Ｈｉｔ位置アドレス
に関連した走査線を表わす。この構成により、ＬＰ　Ｒ
ＡＭ（７）がＹアドレスに応答して、とのＹアドレスに
関連する走査線を表わす細限定信号のポインタ・コード
を選択する。

ＬＰ　ＲＡＭ−によυ線限定ＲＡＭ□□□に蓄積された
細限定信号の１つが選択されると、即ちＲＡＭ　Ｈから
のポインタ・コードの発生により選択が行なわれると、
アドレス変換器６２乃至Ｐ／Ｓ変換器（ト）から成る発
生回路は、選択された細限定信号を用いてカーソル映像
信号を発生する手段となる。カーソル映像信号が図形画
像映像信号の表示に同期して発生するので、所望位置に
カーソル符号を有する複合画像がＣＲＴスクリーンに表
示される。これは、各Ｘアドレスの上位７ビツトと共に
選択された細限　・定ポインタ・コードをＸアドレス変
換器６つに供給して行がう。この変換器軸は、これら入
力を用い、次の式によシ線限定ＲＡＭ　Ｍのアドレス位
置を計算する。

線限定ＲＡＭのアドレス＝　８ＯＮ＋（Ｘ／１６）　　
（１）ここで、線限定ＲＡＭのアドレスはＲＡＭ　＠内
におけるメモリ空間の特定の１６ビツト部分の計算され
たアドレスであり、ＮはＬＰ　ＲＡＭ　（ｉ４が発生し
たポインタ・コードである。Ｘ／１６は現在のＸアドレ
スを１６で割ったものであシ、余りは無視する。これは
、ＣＲＴ制御回路ＯＱからの現在のＸアドレスの上位７
ビツトを用いることによシ本発明に適用される。式（１
）は１０進法で示されているが、変換器はこの動作を２
進法で行ない、２進デジタル信号の形式で線限定ＲＡＭ
アドレスを発生する。

実質的には、式（１）の第１項によシ決まるアドレス部
分は、ＲＡＭ　輪内において選択された線限定信号が蓄
積された長さ８０ワードの蓄積部分の初めを示す。これ
は、線限定信号の選択を対応する各走査線の発生に同期
させる。Ｘアドレスの上位７ビツトから得た式（１）の
第２項は、１６個の連続したＸアドレスの各組毎に、線
限定ＲＡＭ　輪のアドレスの最下位部分を１回だけ増加
させる。現在の計算された線限定ＲＡＭアドレスがアク
セスした蓄積部分に含まれた選択された線限定信号の部
分は、１６個のＸアドレスに対応する選択された信号の
１６ビツトから構成されている。この１６個のＸアドレ
スは、線限定ＲＡＭアドレスが次に更新される前に発生
したものである。これら１６ビツトは直列信号となるが
、この信号７は関連した１６個のアドレス順序の並列−
直列（Ｐ／ｅ）変換器に）によシ回期する。

前の線限定ＲＡＭアドレスの状態が変化すると同時に１
６ビツト長の線限定部分が変換器（支）に入力するので
、１６個のアドレスの次の順番の第１Ｘアドレスが発生
すると、１６ビツト部分の第１ビツトが変換器の出力と
して発生する。変換器−の直列ビット出力は、Ｘクロッ
ク信号にょ多発生するＸアドレスと同期している。なお
、とのＸクロック信号の周波数はＸアドレスの発生周波
数と等しい。

よって、変換器−は、選択した線限定信号のビットに対
応し、関連したＸアドレスと同期して発生する一連のデ
ジタル・ビットを出力する。この変換器（財）の出力は
、線限定信号が示す如くＸ次元において、対応する走査
線がカーソルと交差する部分に指示信号（即ち、デジタ
ル「１」）を発生する。

この信号を「カーソル映像信号」と呼ぶ。

表示装置０Ｑの映像発生回路によシカ−ツル符号を発生
するには、任意の選択した動作によりＰ／Ｓ変換変換器
用力を画像リフレッシュ蓄積バッファの出力とロジック
的に組合せる。この組合せ邪ＲＴ表示回路に供給し、Ｃ
ＲＴスクリーン上に表４’に行なう。

線限定ＲＡＭ（４）から選択した線限定信号を１６ビツ
ト単位で読出してカーソル映像信号を発生するが、本発
明の装置を用いる特定のシステムにおいて、任意のメモ
リ装置から１６ビツトよシも大きいか又は小さい単位で
線限定信号を取出せることが明らかであろう。

第４図を参照して、本発明の装置に用いるＸアドレス変
換器の一例を説明する。１０ビツトのＸアドレスをＲＡ
Ｍ　＠のアドレス入力端Ａ。−Ａ、に供給する。このＸ
アドレスは第３図のＬＰ　ＲＡＭ　（ｍの出力に対応す
る。ＲＡＭ　−のデータ・ポートＩＯ４〜■０４の出力
として、４ビツト２進ワードから成るポインタ・コード
を発生し、プログラマブル・リード・オンリ・メモリ（
ＦＲＯＭ）　ｆ＊に入力する。このＦＲＯＭ１７ｆ）は
現在の線ポインタ・コードを８０倍した結果のコードを
含んでおシ、式（１ンの第１項を得る。この積はＦＲＯ
ＭＯ’０の出力ポートＱ１〜Ｑ６に２進デジタル形式で
得る。この２進の出力はポートＱ、からＱ６の順で大き
くなる。

ＦＲＯＭ　（７０の出力を２ｍ加算器（２）〜Ｑ４に供
給する・これら加算器は１０ビツトの２進デジタル出力
Ａ。〜Ａ、を発生するように接続され、これら出力が線
限定ＲＡＭのアドレスになる。Ｘアドレスの下位４ビツ
ト、即ちビットＸ。〜Ｘ３を加算器の入力に供給しない
ので、Ｘ、アドレス・ビットＸ４が変化する周波数で、
即ち１６個のＸアドレス毎に１回だけ和（加算結果）が
増加する。更に、線限定ＲＡＭアドレスを次の１６個の
Ｘアドレスの発生に同期させるため、任意の選択値の定
数をアドレス・ビットＸ４〜Ｘ７と結合し、タイミング
をオフセットして、線限定ＲＡＭアドレスを速めるか又
は遅延させる。Ｐ／Ｓ変換器（至）によシ１６ビツトを
シフトして直列にするのに多くのＸクロック・サイクル
が必要な場合、この同期が望ましい。

第５図を参照して、線限定ＲＡＭ及び関連インタフェー
ス回路の構成を説明する。ＲＡＭ　［を４個の独立した
ＩＫのＲＡＭ　（７ｆ９−ケ→の配列で構成し、これら
ＲＡＭのアドレス・ポートＡ。−Ａ、はＸマルチプレク
サ（ロ）を介してＸアドレス変換器ＩＯが発した線限定
ＲＡＭアドレスを受ける。ＲＡＭ　（７Ｇ及びｆ・のデ
ータ・ポートを８進うッチ回路■のＤ入力端に接続する
。同様にＲＡＭ　Ｑｆ）及びｆ峠を８進ラツチ■に結合
する。ラッチ■及び−のクロック入力は線限定調アドレ
スの変化周波数に同期しているので、選択された細限定
信号の現在のアドレスの１６ビツト部分は、アドレスが
変化する毎にラッチに入力する。

これらラッチから、１６ビツトの線限定部分をｐ７Ｂ変
換器（４）に結合する。変換器−は並列１６ビツトを単
一の直列ビットの流れに変換する周知の回路で構成でき
る。

１本発明の実際において、細限定信号は、カーソル発生
装置から分離した手段又はその一部を形成する手段によ
多発生してもよい。このような手段は、第３図に示すプ
ロセッサＯ埠で構成できる。細限定信号及び関連したポ
インタ・コードの発生において、ゾロセッサ０２はその
ＤＩ。端子を介して、図形表示装置＝ｔｈのカーソル図
形入力装置から所望のカーソルの形、大きさ及び位置に
関する情報を受ける。プロセッサは上述した動作のため
にこの情報を用いて、必要な細限定信号及びそれらに関
連したポインタ・コーＰを計算する。

表示装置０時のカーソル制御装置からのカーソル情報を
最初に受けた後、又はその後カーソル情報が更新された
とき、映像線発生方法（この内の１つは上述した）に応
じてプロセッサ０のが必要な細限定信号及びポインタ・
コードを発生できる。これら信号を計算した後、グロセ
ツサ輪は計算した限定信号及び関連ｉ〜たポインタ・コ
ードを対応するＲＡＭに入力する。線限定ポインタ・コ
ードをＬＰＲＡＭ（イ）に入力するには、オずゾロセッ
サ（６のがＹマルチプレクサ０１のＳ　、ｉ？　−）に
命令を転送し、その出力を切替えて八人力を供給するよ
うにする。他の命令信号をＬＰ　ＲＡＭ（７）のボー）
ＷＲに送シ、ポインタ・コード情報をＲＡＭ（イ）に書
込むようにする。次に、ＬＰＲＡＭ顛の適当な蓄積位置
をアドレス指定し、バッファ輪を介して２進デジタル形
式で適当なポインタ・コードを入力する。ＬｐｇＡＭＨ
の蓄積領域にデータを入力する順序を第２図の蓄積衣（
６■に示す。次にＬＰ　ＲＡＭ−から制御命令が発生し
、Ｙマルチプレクサ０りの出力ポートをＢ入力ポートに
切替る。

線限定ＲＡＭ輪に線限定信号ｆ：書込むとき、プロセッ
サ＋６３が他の命令をＲＡＭ　［のポート剋に入力して
ＲＡＭ（４）が計算した細限定信号を受けられるようニ
ジ、プロセッサ命令がＸマルチプレクサ（財）の出力ポ
ートをＡ入力ポートに切替える。よって、プロセッサＧ
′４がそのアドレス・ポートからマルチプレクサ（財）
を介して線限定ＲＡＭ（４）の適当な蓄積位置をアドレ
ス指定し、同時にプロセッサのＤＩＯ’−ト及びバッフ
ァ輪を介してＲＡＭ　＠のり、。？！−トに計算した細
限定信号を供給する。次に、ＲＡＷＬ＠のＷＲ，１＝　
−）から制御信号が発生し、マルチプレクサ（財）の出
力ポートがＢ入力ポートに切替るので、本発明の装置は
上述したように動作する。

第６図は、細限定信号及び関連したポインタ・コードを
計算し、それらを適当なＲＡＭに入力する方法を示す。

この方法において、カーソル画像が変化する走査線のＹ
アドレスが決ｔｂ、これら走査線の細限定信号を割算す
る。第２図において、カーソル画像の変化は次の走査線
で発生する。

（１）最上位走査線（ｙ　＝　１０２３　）（２）矩形
カーソルの上端ｃｌ→を含む走査線（Ｙ＝１０２１）（
３）矩形カーソルの垂直端（４０）及び０４並びに垂直
線０→に最初に交差する走査線（Ｙ＝１０２０　）（４
）十字カーソルの水平＆ｆｆｅ◆を含む走査ａ（Ｙ＝１
０１８　）（５）　　水平線（ト）よりも下で、垂直端００及び（
６）並びｄ字カーソルの垂直線■に再び交差する走査線
（Ｙ’＝　１０１７　）（６）矩形カーソルの水平下端ＧＯを含む走査線（Ｙ＝
　１０１６　）（７）水平下端ＯＱの直ぐ下で、十字カーソルの垂直線
（ロ）が矩形カーソルから出る走査線（Ｙ　＝　１０１
５）（８）　　垂直線（ロ）及びアルファ・ニューメリ
ック・カーソル（ハ）の両方と交差する走査線（Ｙ＝３
）（９）　　アルファ・ニューメリック・カーソル（ハ
）の直ぐ下の走査線（Ｙ＝２） αＱ　スクリーンの最下位走査線（ｙ＝ｏ）細限定信号
を計算するには、この仕事用に設計したプロセッサ・ル
ーチンは、カーソル図形入力装置及び関連したハードウ
ェアが発生した情報をファームウェアによシ受ける。こ
の情報は、カーソルの形式、形１次元及び所望位置を含
んでいる。

これら装置は周知であシ、上述のドーニンクの米国特許
及び４１１２型マニユアルに開示された如き従来技術か
ら理解できよう。

例えば、矩形カーソルの場合、左上角の位置は夫その端
が存在するピクセル・アドレス及び走査線である。更に
、水平及び垂直端の長さを与えて、他の３つの角を充分
配置できる。代りに、符号を適当な次元に配置するのに
、すべての角の位置を与えてもよい。

この座標情報を用い、既知の線形代数又は座標変換ルー
チンにより、カーソル画像が変化するＹアドレスを決定
する。第２図に示した矩形カーソル用として、これらＹ
アドレスはＹ　＝　１０２３．１０２１゜１０２０　、
１０１６　、１０１５及び０である。最初及び最後の走
査線はカーソル符号を含んだ走査画像の最上位及び最下
位の境界を形成するので、とのＹアドレスのリストは常
にこれら走査線を含む。カーソル符号が開始又は終了し
た走査線と接するならば、カーソル符号と交差しない走
査線をリストする。

画像変更位置を含む走査線のＹアドレスを計算すると、
そこに含まれたカーソルの各部の横境界座標が同時に得
られる。例えば、第２図における矩形カーソルの上端を
含む走査線（Ｙ　＝　１０２１）において、左端の座標
は（２、１０２１）であり、その反対側は（１５、１０
２１）である。これら２点は、線限定の形式（ポインタ
）ｌのビットを配置するのに充分であり、この形式１は
端（ピット位置２〜１５）を限定している。これら２点
間のビット数α罎はこれら点の座標を減算して求められ
る。これによシ上端（イ）のパターンを確定する。下端
ＯＱも同様に計算できる。

矩形カーソルの角に対応する各ピット位置に１を配置し
、それらの間のビット空間を空けて、矩形カーソルの垂
直端を限定する細限定信号を計算する。これを線限定の
形式２として示し、ピット位置２及び１５に１を配置す
る。

複数のカーソル画像部分を含む細限定信号を発生するた
めに、プロセッサ・ルーチンは上述の過程を実行し、各
画像部分を表示する。よって、線限定の形式２はビット
位置５にも１を含んでおシ、垂直線（ロ）を表示する。

２つのカーソル画像が１つ以上の線限定ビット位置を占
でいる場合、例えば垂直線（ロ）が上端（ハ）と交差す
る場合、細限定信号の形式１のピット位置５に示す如く
、細限定信号は信号１のみ全発生してカーソル位置の存
在を示す。

第６図は、本発明による細限定信号をシステム的に計算
する過程の一例を示す。

ステンｆ勾において、上述の如くプロセッサはカーソル
図形入力装置からのカーソル情報を受けて処理し、画像
変化のある走査線を確認する。関連したＹアドレスによ
り走査線を参照する。ステツブ特において、プロセッサ
は最上位走査線（ｙ＝１０２３）を確認し、カーソル入
力装置が得たカーソル位置及び次元情報を用いて、第２
図に示す細限定信号の形式０のビット・ノｅターン（細
限定信号）を計算する。第１線限定信号を計算すると同
時に、プロセッサは第１線限定信号のコード（第２図に
示す如く例えば０）を細限定信号ポインタ・レジスタに
入力する。次に、このポインタ・レジスタのポインタ・
コード及び計算した細限定信号を上述の如く適当なＲＡ
Ｍに入力する。

その後、順次各走査線アドレスを取出しくステツゾ９４
）、カーソル画像が変化した各アドレスにおいてルーチ
ンは判断ステップ（１）から肯定（Ｙ）に抜出て、練成
定信号ビット・・ぐターンを計算しくステップ９８）、
判断ステップ（１００）に示すように計算したパターン
と既に線限定ＲＡＭに）に蓄積したパターンとを比較す
る。計算した７ぞターンが線限定ＲＡＭに蓄積されてい
ない場合、判断結果は否定（６）となシ、プロセッサ・
ルーチンはステップ（１０２）に進む。このステップ（
１０２）では、ポインタ・レジスタを増分し、ポインタ
・コード及び計算した細限定信号を夫々の対応ＲＡＭに
入力する。ステップに）で計算したパターンが線限定Ｒ
ＡＭ　Ｋ含まれている場合、判断ステップ（ｉｏｏ）の
出力は肯定（Ｙ）となシ、ステップ（１０４）において
、ポインタ・レジスタを増分することなく、また細限定
信号を線限定ＲＡＭに入力することなく、そのノ４ター
ンに関・連したポインタ・コードをＬＰ　ＲＡＭに入力
する。

最後に、カーソル画像の変更のない走査線においては、
判断ステップに）の結果は否定（Ｎ）でステップ（１０
４）に進み、直前に計算した細限定信号のポインタ・コ
ードをＬＰ　ＲＡＭの現在のＹア丁レスに入力する。

上述は細限定信号を計算する１つの簡単な過程を示して
いるが、他のルーチンを用いてもよいし、かかる過程を
選択したシ履行するのは当業者にとって容易であろう。

ここで開示した回路、又は変更において種々の素子を用
いることができるが、上述の実施例に用いる特定の素子
を次の表に示す。

発明の効果上述の如く本発明によれば、細限定信号によりカーソル
画像の特定の走査線のパターンを表わし各細限定信号に
ポインタ信号を対応させている。

よって同じパターンの走査線が複数本ある場合、１本分
の走査線の細限定信号と各走査線用の同一のポインタ信
号との組合せで表示できる。したがって、異なるカーソ
ルを複数個表示する場合でも、メモリ空間は小さくてよ
く、また回路構成も簡単になる。

【図面の簡単な説明】

第１図はスクリーンにカーソルを表示している図形表示
装置の斜視図、第２図は本発明を説明するために図形表
示装置のスクリーンの一部を拡大した図及びメモリの内
容を示す図、第３図は本発明の好適な一実施例のブロッ
ク図、第４図は第３図に用いるＸアドレス変換器のブロ
ック図、第５図は第３図に用いる線限定ＲＡＭのブロッ
ク図、第６図は本発明による細限定信号及びポインタ・
コードの発生の一例を示す流れ図である。図において、（１）は第２メモリ、（イ）は第１メモリ
である。

Claims

【特許請求の範囲】

ラスク走査表示装置にカーソルを表示する装置において
、シスタ走査線に沿ってカーソルの発生する部分全表わ
す限定信号を蓄積する第１メモリと、上記ラスク走査線
を表わすアドレス信号に応じて限定信号を選択するポイ
ンタ信号全蓄積する第２メモリとを具え、該第２メモリ
の出力信号に応じて上記第１メモリから選択した上記限
定信号全読出してカーソル映像信号とすることを特徴と
するラック走査表示装置用カーソル発生装置。