JPS59191913A - Differential amplifier - Google Patents
Differential amplifierInfo
- Publication number
- JPS59191913A JPS59191913A JP58066397A JP6639783A JPS59191913A JP S59191913 A JPS59191913 A JP S59191913A JP 58066397 A JP58066397 A JP 58066397A JP 6639783 A JP6639783 A JP 6639783A JP S59191913 A JPS59191913 A JP S59191913A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- transistors
- differential amplifier
- working current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は差動増幅器に係シ、特にその同相利得成分の
軽減化を図ったものに関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a differential amplifier, and more particularly to one in which the common mode gain component thereof is reduced.
従来、音響機器を含む電子機器一般に広く使用される差
動増幅器として第1図に示すように構成されたものが知
られている。2. Description of the Related Art Conventionally, a differential amplifier configured as shown in FIG. 1 is known as a differential amplifier widely used in general electronic equipment including audio equipment.
すなわち、これは互いのエミッタが抵抗R1を介して結
合されると共にそれぞれ抵抗R2。That is, the emitters of each other are coupled through a resistor R1 and a resistor R2.
R3を介して接地された差動対トランジスタQl、Q2
の各ペース間に入力信号vXNを印加し、且つそれらの
各コレクタから図示しない出力導出回路を介して差動出
力信号工。。、を導出する如くなされているものである
。Differential pair of transistors Ql, Q2 grounded via R3
An input signal vXN is applied between each pace of the differential output signal generator through an output deriving circuit (not shown) from each collector of the input signal vXN. . It is designed to derive .
このような差動増幅器において入力信号VINの変化分
Δ■1Nに対するΔvBE(ペース−エミッタ間電圧の
変化分)が無視し得るように、抵抗R2、R3での電位
降下が十分にとっであるものとして、回路動作の解析を
簡略化してみてみるものとする。In such a differential amplifier, the potential drop across resistors R2 and R3 is sufficiently large so that ΔvBE (change in pace-emitter voltage) with respect to change Δ■1N in input signal VIN can be ignored. Let us try to simplify the analysis of the circuit operation.
今、トランジスタQl側のベース電位がΔv4だけ変化
したとすれば、各トランジスタQt+Q2のコレクタ電
流の変化分ΔIc(Ql )およびΔIC(Q2)はそ
れぞれ次のようになる。Now, if the base potential on the transistor Ql side changes by Δv4, the changes in the collector current of each transistor Qt+Q2, ΔIc(Ql) and ΔIC(Q2), are as follows.
そして、これらの(1) 、 (2)式よシ差動利得g
mdおよび同相利得gmeはそれぞれ次のようになる。According to these equations (1) and (2), the differential gain g
md and common mode gain gme are each as follows.
ところで、差動増幅器として必要なのは(3)式の差動
利得gmdのみであって、(4)式の同相オU得gff
lcは不要である。By the way, what is required for a differential amplifier is only the differential gain gmd in equation (3), and the common-mode gain gff in equation (4).
lc is not necessary.
このため、(4)式の同相利得grrlcを零にするに
はR2−ωとしてやらなければならない。Therefore, in order to make the common mode gain grrlc in equation (4) zero, it is necessary to set R2-ω.
しかしながら、実際上は抵抗R2、R3に代えて電流源
によシ両トランジスタQl 、Q2のエミッタを引張
する如くバイアスするのが一般的であるが、電流源のイ
ンピーダンスが有限であるために、どうしてもある程度
の同相利得gmcを有してしまうことが避けられないと
いう問題を有していた。However, in practice, it is common to use a current source instead of resistors R2 and R3 to bias the emitters of both transistors Ql and Q2, but since the impedance of the current source is finite, There is a problem in that it is unavoidable to have a certain amount of common mode gain gmc.
そこで、この発明は以上のような点に鑑みてなされたも
ので、同相利得成分を可及的に軽減し得るように改良し
た極めて良好なる差動増幅器を提供することを目的とし
ている。Therefore, the present invention has been made in view of the above points, and an object of the present invention is to provide an extremely good differential amplifier that is improved so that the common mode gain component can be reduced as much as possible.
すなわち、この発明による差動増幅器は互いのエミッタ
が抵抗で接続された差動構成の第1および第2のトラン
ジスタと、これら第1および第2のトランジスタのうち
の一方のトランジスタの動作電流を検出する第1の手段
と、この第1の手段によって検出された動作電流に対応
する電流を前記第1および第2のトランジスタのうちの
他方のトランジスタに対して流出または流入せしめる第
2の手段とを具備したことを特徴としている。That is, the differential amplifier according to the present invention includes first and second transistors having a differential configuration in which their emitters are connected to each other via a resistor, and detects the operating current of one of the first and second transistors. and a second means for causing a current corresponding to the operating current detected by the first means to flow into or out of the other of the first and second transistors. It is characterized by the following:
[発明の実施例〕
以下図面を参照してこの発明の一実施例につき詳細に説
明する。[Embodiment of the Invention] An embodiment of the invention will be described in detail below with reference to the drawings.
すなわち、第2図に示すように互いのエミッタが抵抗B
1/を介して結合されると共にそれぞれ抵抗R2’ r
R3’を介して接地された差動対トランジスタQ1
、Q2の各ペース間に入力信号V1Nを加えるようにす
ると共に、それらの各コレクタから図示しない出力導出
回路を介して差動出力を導出する如く構成すること自体
は従来のそれと同様であるが、上記トランジスタQ1の
ペースおよびエミッタにそれのベースおよびエミッタが
対応的に接続されたトランジスタQ3を設けると共に、
該トランジスタQ3のコレクタおよび上記トランジスタ
Q2のエミ、りにそれぞれのコレクタが対応して接続さ
れたトランジスタQ4 、Q5を設けた点が新規な構
成である。That is, as shown in FIG.
1/ and each resistor R2' r
Differential pair transistor Q1 grounded via R3'
, Q2 are configured to apply the input signal V1N between each pace, and to derive differential outputs from their respective collectors via an output deriving circuit (not shown), which is similar to the conventional one. Providing a transistor Q3 whose base and emitter are connected correspondingly to the base and emitter of the transistor Q1,
The novel configuration is that transistors Q4 and Q5 are provided, the collectors of which are connected to the collector of the transistor Q3 and the emitter of the transistor Q2, respectively.
この場合、トランジスタQ4 、Q5は互いのペース
が直結され且つ互いのエミッタが電源vccに共通に接
続され且つQ4がそれのベース−コレクタを直結された
ダイオード接続となっていることによシ、いわゆるカウ
ントミラー回路を構成している。In this case, the transistors Q4 and Q5 are directly connected to each other, their emitters are commonly connected to the power supply VCC, and Q4 is diode-connected with its base and collector directly connected. It constitutes a count mirror circuit.
而して、以上のような構成による差動増幅器について前
述した第1図の場合と同様な条件で回路動作の解析をな
してみると、次のような関係が成立している。When the circuit operation of the differential amplifier configured as described above is analyzed under the same conditions as in the case of FIG. 1, the following relationship holds true.
但し、(5) 、 (6) 、 (7)式においてαは
トランジスタQlとQ3との電流比である。However, in equations (5), (6), and (7), α is the current ratio between transistors Ql and Q3.
そして、これらの(5) 、 (6) 、 (7)よシ
差動利得gmdおよび同相利得gmeはそれぞれ次のよ
うになる。The differential gain gmd and common mode gain gme of these (5), (6), and (7) are respectively as follows.
・・・・・・・・・・・・ (8)
ここで、差動利得gmd成分は従来の(3)式によるそ
れと等しくなっていることがわかる。(8) Here, it can be seen that the differential gain gmd component is equal to that obtained by the conventional equation (3).
一方、同相利得gmQは、今、R2’ = 10 R1
’と仮定したとき(9)式は
となシ、同じ条件で従来の(4)式よシ得られるところ
の
に比して減少していることがわかる。On the other hand, the common mode gain gmQ is now R2' = 10 R1
It can be seen that when it is assumed that ', the value of equation (9) is reduced compared to that obtained by conventional equation (4) under the same conditions.
この場合、αの適宜な撰定(αさo、5)にょシ同相利
得gme成分を実質的に零にまですることができる。In this case, by appropriately selecting α (αs o, 5), the common mode gain gme component can be reduced to substantially zero.
また、αの値をさらに大きくすることによって従来とは
逆の位相特性の同相利得gmcを持たせるようにするこ
とができる。Further, by further increasing the value of α, it is possible to provide a common mode gain gmc with a phase characteristic opposite to that of the conventional one.
第3図は他の実施例として第2図の各トランジスタQl
、Q2 、Q3の各エミッタに抵抗R4+ R5
+ R6を挿入し、これらの抵抗比を適宜に選定するこ
とによシ上述したαの値を任意に設定し得るようにした
場合を示している。FIG. 3 shows each transistor Ql of FIG. 2 as another embodiment.
, Q2, Q3 emitters R4+R5
+ R6 is inserted, and the value of α mentioned above can be arbitrarily set by appropriately selecting the ratio of these resistances.
なお、この発明は上記し且つ図示した実施例のみに限定
されることなく、この発明の要旨を逸脱しない範囲で種
々の変形や適用が可能であることは言う迄もない。It goes without saying that the present invention is not limited to the embodiments described above and illustrated, and that various modifications and applications can be made without departing from the gist of the invention.
例えば、第2図、第3図において図示破線で示すように
カレントミラー回路の出力側トランジスタQ5のコレク
タをトランジスタQ2のエミッタでなくそれのコレクタ
に接続するようにしてもよいものである。For example, as shown by broken lines in FIGS. 2 and 3, the collector of the output side transistor Q5 of the current mirror circuit may be connected to the collector of the transistor Q2 instead of the emitter thereof.
従って、以上詳述したようにこの発明によれば、同相利
得成分を可及的に軽減し得るように改良した極めて良好
なる差動増幅器を提供することが可能となる。Therefore, as described in detail above, according to the present invention, it is possible to provide an extremely good differential amplifier that is improved so that the common mode gain component can be reduced as much as possible.
第1図は従来の差動増幅器の原理的な構成図第2図、第
3図はこの発明に係る差動増幅器の一実施例および他の
実施例を示す構成図である。
Ql 、Q2・・・差動対トランジスタ、Q3・・・
同相利得軽減用トランジスタ、Q41Q5・・・カレン
トミラートランジスタ、R1′〜R3′・・・抵抗。FIG. 1 is a basic configuration diagram of a conventional differential amplifier. FIGS. 2 and 3 are configuration diagrams showing one embodiment and other embodiments of a differential amplifier according to the present invention. Ql, Q2...differential pair transistor, Q3...
Common-mode gain reduction transistor, Q41Q5...Current mirror transistor, R1' to R3'...Resistor.
Claims (1)
び第2のトランジスタと、これら第1および第2のトラ
ンジスタのうちの一方のトランジスタの動作電流を検出
する第1の手段と、この第1の手段によって検出された
動作電流に対応する電流を前記第1および第2のトラン
ジスタのうちの他方のトランジスタに対して流出または
流入せしめる第2の手段とを具備したことを特徴とする
差動増幅器。first and second transistors having a differential configuration whose emitters are connected to each other via a resistor; a first means for detecting an operating current of one of the first and second transistors; and second means for causing a current corresponding to the operating current detected by the first means to flow out or flow into the other of the first and second transistors. amplifier.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58066397A JPS59191913A (en) | 1983-04-15 | 1983-04-15 | Differential amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58066397A JPS59191913A (en) | 1983-04-15 | 1983-04-15 | Differential amplifier |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59191913A true JPS59191913A (en) | 1984-10-31 |
Family
ID=13314632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58066397A Pending JPS59191913A (en) | 1983-04-15 | 1983-04-15 | Differential amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59191913A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63121305A (en) * | 1986-11-10 | 1988-05-25 | Seikosha Co Ltd | Automatic gain control circuit |
-
1983
- 1983-04-15 JP JP58066397A patent/JPS59191913A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63121305A (en) * | 1986-11-10 | 1988-05-25 | Seikosha Co Ltd | Automatic gain control circuit |
JPH0551207B2 (en) * | 1986-11-10 | 1993-08-02 | Seikosha Kk |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6142965B2 (en) | ||
US4647839A (en) | High precision voltage-to-current converter, particularly for low supply voltages | |
JPH04227104A (en) | Amplifier circuit | |
JPH0770935B2 (en) | Differential current amplifier circuit | |
JPS59191913A (en) | Differential amplifier | |
JPH0346581Y2 (en) | ||
JPS60208106A (en) | Differential amplifier | |
JP2870323B2 (en) | Window comparator | |
JP2621994B2 (en) | Voltage controlled variable gain amplifier | |
JPH0527282B2 (en) | ||
JPS61140210A (en) | Signal processing circuit | |
JPH0151207B2 (en) | ||
JPH03112214A (en) | Voltage comparator | |
JP3406468B2 (en) | Constant voltage generator | |
JP2969665B2 (en) | Bias voltage setting circuit | |
JPS59181802A (en) | Current input type amplifier | |
JP3043183B2 (en) | Current divider circuit | |
JPS6033616Y2 (en) | Amplifier | |
JPH0330828B2 (en) | ||
JPS5928285B2 (en) | phase inversion circuit | |
JPH0495406A (en) | Differential amplifier circuit | |
JPH0152929B2 (en) | ||
JPS6143014A (en) | Comparator with hysteresis | |
JPH06318827A (en) | Output circuit | |
JPH01305609A (en) | Output circuit |