JPS59189728A - Phase locked loop - Google Patents
Phase locked loopInfo
- Publication number
- JPS59189728A JPS59189728A JP58064022A JP6402283A JPS59189728A JP S59189728 A JPS59189728 A JP S59189728A JP 58064022 A JP58064022 A JP 58064022A JP 6402283 A JP6402283 A JP 6402283A JP S59189728 A JPS59189728 A JP S59189728A
- Authority
- JP
- Japan
- Prior art keywords
- gain
- voltage
- phase
- loop
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001052 transient effect Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 10
- 230000035945 sensitivity Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- UNPLRYRWJLTVAE-UHFFFAOYSA-N Cloperastine hydrochloride Chemical compound Cl.C1=CC(Cl)=CC=C1C(C=1C=CC=CC=1)OCCN1CCCCC1 UNPLRYRWJLTVAE-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
【発明の詳細な説明】
この発明は1周波数が制御電圧によって変化する電圧制
御発#j器と、入力信号および上記電圧制御発振器の出
力との位相差に応じた電圧を出力する位相比M器と、上
記位相比較器に接続され上記電圧制御発振器に上記制!
ll電圧を供給するループフィルタとから成る位相同期
ループに四するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention comprises a voltage controlled oscillator whose frequency changes depending on a control voltage, and a phase ratio generator which outputs a voltage according to a phase difference between an input signal and the output of the voltage controlled oscillator. The voltage controlled oscillator is connected to the phase comparator and the voltage controlled oscillator is connected to the voltage controlled oscillator.
A phase-locked loop consisting of a loop filter and a loop filter supplying the ll voltage.
まず、従来の位相同期ループについて2・1図によシ説
明する。First, a conventional phase-locked loop will be explained with reference to Fig. 2.1.
第1図において、(1)は位相比較器、(2)はループ
フィルタ、(3)は′硫圧制御発碌器である。In FIG. 1, (1) is a phase comparator, (2) is a loop filter, and (3) is a sulfur pressure control oscillator.
次に動作について説明する。Next, the operation will be explained.
入力信号と電圧制御発振器(3)の出力との間の位相差
に応じた電圧を位相比較器(1)によって出力する。こ
の電圧をループフィルタ(2)を通すことで。The phase comparator (1) outputs a voltage according to the phase difference between the input signal and the output of the voltage controlled oscillator (3). By passing this voltage through a loop filter (2).
電圧制御発振器(3)を割肌する。以上か位相同期ル−
プの原理である。The voltage controlled oscillator (3) is split. or more phase synchronization rule
This is the principle behind the process.
位相同期ループにおいて、関ループ伝達関数は以下のと
おり表わされる。In a phase-locked loop, the Seki loop transfer function is expressed as:
K+P(S)
G(s)″に゛・Ks 8
ここでに1は位相比較器の感度(V/rad )K2は
ループ、フィルタのDCゲインCtf、)K3tJl電
圧制御発振器の感度(rad/V ) である。鞠ル
ーグゲ・fンを、ボード線図で表わすと第6図のように
なる。K+P(S) G(s)'' to ゛・Ks 8 Here, 1 is the sensitivity of the phase comparator (V/rad), K2 is the DC gain of the loop and filter, Ctf, )K3tJl is the sensitivity of the voltage controlled oscillator (rad/V ).When the ball rouge fn is represented by a Bode diagram, it becomes as shown in Figure 6.
第6図において(a)/fi、利得、(b)は位相であ
る。位相同期ループが最適に設計されている場合はボー
ド線図は実線のようになる。この時位相余裕はφである
。今9位相同期ループの開ループゲインが・鯨だけ低下
したとする。この時ボード線図は。In FIG. 6, (a)/fi is the gain, and (b) is the phase. If the phase-locked loop is optimally designed, the Bode plot will look like a solid line. At this time, the phase margin is φ. Now suppose that the open loop gain of the 9 phase locked loop has decreased by . At this time, the Bode diagram is.
一点鎖線のようになる。この時。位相余裕はゼロとなシ
1位相同期ループは不安定とな勺ループ発揚をおこす。It will look like a dashed line. At this time. The phase margin is zero, and the phase-locked loop causes unstable loop activation.
以上の様に9位相同期ループの開ループゲインが、ある
値以上低下すると0位相同期ルーグ軒安定となルループ
発振をおこす。As described above, when the open-loop gain of the 9-phase locked loop decreases by more than a certain value, stable 0-phase locked loop oscillation occurs.
位相同期ループ9開ルーグゲインの低下の原因としては
、各コンポーネントのゲイン変動が考えられる。一般K
d、電圧制御発儂器のゲイン変動が最も大きい。A possible cause of the decrease in the open loop gain of the phase-locked loop 9 is gain fluctuations of each component. General K
d, the gain variation of the voltage-controlled oscillator is the largest.
一般的な電圧制御発振器の電圧−周波数特性の一例を第
2図に示す。FIG. 2 shows an example of the voltage-frequency characteristics of a general voltage controlled oscillator.
動作点4における軽度(Δf/ΔV)4と動作点5にお
ける感度(Δf/ΔV戸の差異は明らかである。(この
例では6dB) 仁の特性はフェーズ、ロック。The difference between the sensitivity (Δf/ΔV) at operating point 4 and the sensitivity (Δf/ΔV) at operating point 5 is obvious (6 dB in this example).The characteristics are phase and lock.
オシレータに用いられるマイクロ波帯の電圧制御発振器
では特に顕著である。This is particularly noticeable in microwave band voltage controlled oscillators used in oscillators.
以上から位相同期ループにおいては、−ループゲインの
変動を考慮した設計が必要となる。From the above, the phase-locked loop needs to be designed in consideration of fluctuations in the -loop gain.
例えば、第6図の例では、関ループゲインを電圧制御発
揚器(3)の感度の最小値で設計する必要がこのような
設計は過渡特性の劣化をまねく。For example, in the example shown in FIG. 6, it is necessary to design the loop gain at the minimum value of the sensitivity of the voltage controlled oscillator (3), but such a design will lead to deterioration of the transient characteristics.
これは自動制a理論で知ることがてきる。This can be understood from the automatic control a theory.
従来の位相同期ループにおいて、電圧制御発揚器の利得
変動などによって開ループゲインが変動する場合は、そ
の変動分を見込んだ、ループ、フィルタの設計を必要と
する。そのため過渡特性が劣化する。In a conventional phase-locked loop, if the open loop gain fluctuates due to gain fluctuations of a voltage-controlled oscillator, the loop and filter must be designed to account for the fluctuation. Therefore, the transient characteristics deteriorate.
この発明は、これらの欠点を解消するためになされたも
のである。この発明では従来のように1位相同期ループ
の開ループゲインの変動分を見込んで、ループ、フィル
タを設計するのではなく、開ルーズゲインを一定とする
ような制御装置を付加することで、開ループゲインの変
動分を無視して設計することですぐれた過渡特性の位相
同期ルーズを提供するものである。This invention was made to eliminate these drawbacks. In this invention, instead of designing the loop and filter by taking into account the fluctuations in the open loop gain of a single phase locked loop as in the past, the present invention adds a control device that keeps the open loop gain constant. It provides excellent phase locking looseness with transient characteristics by ignoring loop gain fluctuations.
以下、第3図に示すこの発明について説明する。This invention shown in FIG. 3 will be explained below.
第3図において、(1)は位相比較器、(2)はループ
フィルタ、(3)は電圧制御発揚器、(6)は利得制御
装置である。In FIG. 3, (1) is a phase comparator, (2) is a loop filter, (3) is a voltage controlled oscillator, and (6) is a gain control device.
次に動作について説明する。入力信号と電圧制御発振器
(3)の間の位相に応じた電圧を位相比較器(1)によ
って出力する。この電圧をループ、フィルタ(2)を通
すことで、電圧制御発揚器(3)を制御する。Next, the operation will be explained. The phase comparator (1) outputs a voltage according to the phase between the input signal and the voltage controlled oscillator (3). By passing this voltage through a loop and filter (2), a voltage controlled lifter (3) is controlled.
動作点によって、電圧制御発揚器(3)のゲインが変動
した場合、電圧制御発揚器(3)の制御電圧を検知する
ことで、開ループゲインを一定とするように、利得制得
装置(6)が利得を制御する。When the gain of the voltage controlled lifter (3) varies depending on the operating point, the gain control device (6) is configured to keep the open loop gain constant by detecting the control voltage of the voltage controlled lifter (3). ) controls the gain.
利得制御装置の一例を示す。An example of a gain control device is shown.
電圧制御発振器の電圧−周波数特性は、一般に第4図の
様に、線形近以てきる。この電圧制御発揚器のゲイン低
下に応じた分計5図の様に利得制御装置(6)で利得を
補正することで開ループゲインを一定とする。以上の回
路構成の一例をオフ図に示す。The voltage-frequency characteristic of a voltage controlled oscillator generally approaches linearity as shown in FIG. The open loop gain is kept constant by correcting the gain with the gain control device (6) as shown in Figure 5 in response to the decrease in the gain of the voltage controlled oscillator. An example of the above circuit configuration is shown in an off-line diagram.
オフ図において(71f81はヒステリシスコンパレー
タ、(9)はオペアンプ0QI(llltjスイッチで
ある。In the OFF diagram (71f81 is a hysteresis comparator, (9) is an operational amplifier 0QI (lltj switch).
次に動作について説明する。第4図で示すように、電圧
制御発揚器のゲインが制@J電圧Vl、V2で変動する
ものとする。Next, the operation will be explained. As shown in FIG. 4, it is assumed that the gain of the voltage controlled oscillator varies with the control @J voltages Vl and V2.
オフ図において、電圧制御発揚器の制御電圧がVl以下
では、スイッチ(In、スイッチα1)がON状態圧が
v1以上となるとヒステリシスコンパレータ(8)がス
イッチarpをOFFとし、 DCアンプの利得はス
テリシスコンパレータ(7)がスイッチθυをOFFと
を第5図に示す。In the OFF diagram, when the control voltage of the voltage controlled oscillator is below Vl, the switch (In, switch α1) is ON. When the pressure becomes above v1, the hysteresis comparator (8) turns off the switch arp, and the gain of the DC amplifier is set to steresis. FIG. 5 shows that the comparator (7) turns off the switch θυ.
なお、上記利得制御装置には、アナログ回路を用いた方
法の他ディジタル回路を用いた方法等各種の方法が考え
られる。Note that various methods can be considered for the gain control device, such as a method using an analog circuit and a method using a digital circuit.
ディジタル回路を用いれけ、電圧制御発揚器の動作点に
よる開ループゲインの変動の他、温度による胎ループゲ
インの変動等の補償も容易である。By using a digital circuit, it is easy to compensate for variations in open loop gain due to temperature as well as variations in open loop gain due to the operating point of the voltage controlled oscillator.
以上のように、この発明による位相同期ループでは、従
来の位相同期ループのように0位相同期ループの開ルー
プゲインの変動分を見込んで、ループフィルタを設計す
るのではなく、開ルーズゲインを一定とするような制御
装置を付加することで、開ループゲインの変動分を無視
してループフィルタを設計することができ、すぐれた過
渡特性の位相同期ループを提供するものである。As described above, in the phase-locked loop according to the present invention, the open-loose gain is kept constant, instead of designing the loop filter taking into account the variation in the open-loop gain of the 0 phase-locked loop as in the conventional phase-locked loop. By adding a control device such as this, it is possible to design a loop filter while ignoring variations in the open loop gain, thereby providing a phase-locked loop with excellent transient characteristics.
第1図は、従来の位相同期ループを説明する図。
第2図は、電圧制御発振器の電圧−周波数特性を#5+
!明する図、第3図はこの発明による位相同期ループを
説明する図、第4図、第5図、オフ図は。
利得制御装置の一例を説明する図、第6図は位相同期ル
ープのボード線図である。
図中+11は位相比較器、 +211fi、ループフィ
ルタ、(3)は電圧制御発振器、(4)は最大ゲインの
動作点、(5)I/i最小ゲインの動作点、(6)は利
得制御装置、 (71781(81はヒステリシスコン
パレータ19)、 +9)はオペアンプ。
(IQ+、 (II)はスイッチである。
なお1図中同一あるいは相当部分には同一符号を付して
示しである。
代理人 大岩増雄
□□□槃鉛+FIG. 1 is a diagram explaining a conventional phase-locked loop. Figure 2 shows the voltage-frequency characteristics of the voltage controlled oscillator #5+
! FIG. 3 is a diagram explaining the phase-locked loop according to the present invention, and FIGS. 4, 5, and 5 are OFF diagrams. FIG. 6, which is a diagram illustrating an example of a gain control device, is a Bode diagram of a phase-locked loop. In the figure, +11 is the phase comparator, +211fi is the loop filter, (3) is the voltage controlled oscillator, (4) is the maximum gain operating point, (5) I/I minimum gain operating point, and (6) is the gain control device. , (71781 (81 is hysteresis comparator 19), +9) is an operational amplifier. (IQ+, (II) is a switch. Identical or corresponding parts in Figure 1 are indicated with the same symbols. Agent: Masuo Oiwa
Claims (1)
入力信号および上記電圧制御発振器の出力との間の位相
差に応じた電圧を出力する位相比較器と、上記位相比較
器に接続され上記電圧制御発番器に上記制御電圧を供給
するループフィルタと、上記制御電圧に応じて、ループ
ゲインを制御する利得制御装置とを備えたことを特徴と
する位相同期ループ。a voltage controlled oscillator whose frequency varies depending on a control voltage;
a phase comparator that outputs a voltage according to a phase difference between an input signal and the output of the voltage controlled oscillator; and a loop filter that is connected to the phase comparator and supplies the control voltage to the voltage controlled oscillator. , and a gain control device that controls a loop gain according to the control voltage.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58064022A JPS59189728A (en) | 1983-04-12 | 1983-04-12 | Phase locked loop |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58064022A JPS59189728A (en) | 1983-04-12 | 1983-04-12 | Phase locked loop |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59189728A true JPS59189728A (en) | 1984-10-27 |
Family
ID=13246113
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58064022A Pending JPS59189728A (en) | 1983-04-12 | 1983-04-12 | Phase locked loop |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59189728A (en) |
-
1983
- 1983-04-12 JP JP58064022A patent/JPS59189728A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4835481A (en) | Circuit arrangement for generating a clock signal which is synchronous in respect of frequency to a reference frequency | |
US5349310A (en) | Digitally controlled fractional frequency synthesizer | |
JPS6039914A (en) | Phase synchronizing loop circuit | |
JPH07143000A (en) | Synchronous clock production method using controllable oscillator circuit | |
JPS59189728A (en) | Phase locked loop | |
EP0361746B1 (en) | Automatic phase controlling circuit | |
JPH0353813B2 (en) | ||
JPS60261281A (en) | Color signal processor | |
JP3712141B2 (en) | Phase-locked loop device | |
JPS5926124B2 (en) | phase synchronized circuit | |
JP3564424B2 (en) | PLL circuit | |
JPS5846586Y2 (en) | Circuit with phase locked loop | |
JPS59827Y2 (en) | phase synchronized circuit | |
JP2656546B2 (en) | Phase locked oscillator | |
KR930005441Y1 (en) | Pll circuit | |
KR100362879B1 (en) | A phase locked-loop control circuit for fast phase struck | |
JPS63263920A (en) | Phase synchronizing circuit | |
JPH0787368B2 (en) | Externally controlled atomic oscillator | |
JPH10303708A (en) | Frequency multiplier circuit | |
KR0148180B1 (en) | Phase detector by clamp circuit | |
JP2626287B2 (en) | PLO circuit | |
JPH02272913A (en) | Pll circuit | |
JPH077328A (en) | Fm demodulation circuit | |
JPH01143420A (en) | Frequency synthesizer | |
JPH04344713A (en) | Phase synchronizing circuit |