JPS59188897A - デ−タ処理装置におけるデ−タの秘密保護装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、マイクロコンピュータのようなデータ処理
装置に２けるデータの秘密保護装置に関し、特にシング
ルチップマイコンを備えたマイクロコンピュータシステ
ムに適したものである。

〔背景技術〕

マイクロコンピータ（以下マイコンと称する）を用いた
ゲーム機や各種制御機器等のシステムにおいては、シス
テムを所望の手順に従って動作させるためのプログラム
が、一般にマイコンに内蔵したＲＯＭ（リード・オンリ
・メモリ）あるいは外部のＲＯＭに格納されている。し
かしながら、従来のＲＯＭは通常内部に記憶されている
グログラムデータが外部に容易に読み出せる構成になっ
ている。

そのため、近年、マイコンを使ったゲーム機の業界にお
いては、プログラムの盗用による類似品が汎らんし、開
発メーカの利益が損なわれるという問題が生じている。

そこで、プログラムをすべてシングルチップマイコン内
蔵のＲＯＭに格納して、内蔵ＲＯＭのデータを外部に読
み出せないようにすることも考えられている。しかしな
がら、シングルテップマイコン内蔵のＲＯＭでは、現在
のところせいぜい８にバイト程度までしかデータを記憶
できないため、少し複雑なゲームになると、プログラム
容量が不足してしまうという問題点がある。

〔発明の目的〕

この発明は、上記のような背景の下になされたもので、
マイクロコンピュータシステムのプログラム等のデータ
を第三者が容易に読み出して解読できないようにして、
データの秘密性を保持し、これによって開発メーカの利
益を保護できるようにすることを目的とする。

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添附図面からあきらかになるであ
ろう。

〔発明の概要〕

本願に分いて開示される発明のうち代表的なものの概要
を簡単に説明１−れば、下記のとおりである。

すなわち、この発明は、シングルチップマイコンに内蔵
されているＲＯＭのデータを外部に読み出せないように
するとともに、この内蔵ＲＯＭ内に複数個のキーワード
コードを格納しておき、外部のＲＯＭには、内蔵ＲＯＭ
内のキーワードコードと適当な論理をとることによって
正規のプログラムデータが得られるように変換（符号化
）された変換コードを格納し、シングルチップマイコン
内にその逆変換（復号化）を行なうコード変換部を設け
るこ−とにより、外部のＲＯＭ内のデータを読み出して
もそれだけではプログラムを解読できないようにし、し
かも内蔵ＲＯＭに格納されるキーワードを順序不同で何
にバイトも用意するようにして、さらにプログラムの解
読を困難させることによって、上記目的を達成するもの
である。以下図面を用いてこの発明を説明する。

〔実施例〕

第１図は本発明に係るデータの秘密保護装置を適用した
マイクロコンピュータシステムの−１１［１ｉ例を示す
。

図において、鎖線Ａで囲まれた部分は、０ＰＵＩと内蔵
ＲＯＭ２．Ｉ１０ボート３等が同一半導体チップ上に形
成されてなるシングルチップマイコンのようなＬＳＩで
ある。

ＣＰＵ１と内蔵ＲＯＭ２　およびＩ１０ボート３は内部
アドレスバス４ａと内部データバス４ｂを介して互いに
接続されている。また、内部アドレスバス４ａと内部デ
ータバス４ｃには、外部アドレスバス５ａと外部データ
バス５ｂを介して、外部ＲＯＭ６およびＲＡＭ７が接続
されている。さラニ、上記１１０ボー）３を介してＣＲ
Ｔディスプレイやスイッチ類等の周辺装置８が接続され
、これらによってシステムが構成されている。この場合
、特に制限されないが、上記内蔵ＲＯＭ２は４にバイト
程度の記憶容量を持ち、外部ＲＯＭ６は６４にバイト程
度の記憶容量を持つようにされている。

また、上記シングルチップマイコンは、内蔵ＲＯＭ２か
ら読み出されたデータを外部に取り出せないようにされ
ている。

そして、この実施例では、上記シングルチ・ノブマイコ
ンを構成するＬＳＩチップ八内へ、内蔵ＲＯＭ２ととも
にコード変換部Ｂを構成するデコーダ１１９選択マ）　
ＩＪラックス２．論理回路１３が設けられている。

上記内蔵ＲＯＭ２は、４つのメモリブロックＭＢ、、Ｍ
Ｂ２．ＭＢ、、ＭＢ、に空間分割され、特に制限されな
いがアドレスバス４ａより供給されるアドレス信号の下
位１０ビツト（Ａｏ＝Ａｏ）によってアクセスされ、４
つのメモリブロックＭＢ、〜ＭＢ４からそれぞれ１バイ
トのデータが読出し可能にされる。

上記デコーダ１１は、アドレスバス４ａより供給される
アドレス信号の上位６ビツト（Ａ１ｏ〜Ａ１．）をテコ
ードして、６４本の選択線Ｗ、。

Ｗ２・・・Ｗ、４のうちアドレスの上位６ビツトに対応
された一本の選択線のみを選択レベルにさせる。

また、上記選択マトリックス１２は、上記選択線ｗ、　
”Ｗ６４と、上記内蔵ＲＯＭ２の各メモリブロックＭＢ
、〜ＭＢ４に対応された被選択線Ｂ１〜Ｂ４との各叉点
にそれぞれ外部からトリミング可能な例えばダイオード
やヒーーズ等の記憶素子を有するプログラマプルスイッ
−７によって構成されている。そして、プロセスにかい
て上記各選択線Ｗ　Ｉ−ＷＡＡ上に配置された４個のダ
イオードあるいはヒユーズ等のうち一つを導通状態にさ
せることによって、デコーダ１１により一本の選択線が
選択レベルにされたとき４本の被選択線Ｂ１〜Ｂ４のう
ち一本が選択レベルにされるようになっている。これに
よって、上記内蔵ＲＯＭ２内の４つのメモリブロックＭ
Ｂ、〜ＭＢ４のうち一つから読み出されたデータ（１バ
イト）のみが、次の論理回路１３に出力式れる。

論理回路１３は内蔵ＲＯＩＶＩ　２から出力されたデー
タのビット数に応じて例えば８個のエクスクル−シブＯ
Ｒ回路によって構成されている。この論理回路１３は、
内蔵ＲＯＭ２から供給されるデータと、外部ＲＯＭ６よ
り読み出され、データバス４Ｃを介して供給されるデー
タの各ビットの排他的論理和をとって、その結果をデー
タバス４ｂに出力するようにされている。

ここで、排他的論理和をとるようにしたのは次の理由に
よる。つまり、あるデータ（これをオリジナルデータと
呼ぶ）に適当なキーワードとしての別の８ビツトのデー
タ（これをキーワードコードと呼ぶ）をもってきて排他
的論理和をとって得られたデータ（これを変換コードと
呼ぶ）に、再び上記と同じキーワードコードをもってき
て排他的論理和をとってやるともとのオリジナルデータ
が得られるからである。

従って、上記実施例にｐいては、ユーザが開発したプロ
グラムを適当なキーワード群を用いてコード変換すなわ
ち符号化し、その結果得られた変換コードを外部ＲＯＭ
６に格納しておく。すると、外部ＲＯＭ６が自由に読出
し可能であっても、内部のデータは変換コードであるた
め、プログラムの解読は困難になる。

しかして、プログラムデータをコード変換するのに用い
たキーワード群を内蔵ＲＯＭ２にアドレス対応で記憶さ
せておけば、外部ＲＯＭ６をアクセスすると同時に内蔵
ＲＯＭ２から対応するキーワードコードも読み出され、
論理回路１３において、外部ＲＯＭ６から読み出された
データ（変換コード）とキーワードコードとの排他的論
理和がとられてオリジナルデータが形成され、データバ
ス４ｂに出力される。つまり、上記コード変換部Ｂは復
号器として動作し、この復号化されたデータを０ＰＵＩ
が命令レジスタに取り込んで実行すれば、オリジナルプ
ログラムが実行されることになる。

上記実施例では、内蔵ＲＯＭ２の記憶容量が４にバイト
であり、かつ最大６４種類のキーワードを順序不同に格
納でき、しかもこれが外部に読み出せないように構成さ
れているため、プログラムの解読が非常に困難になる。

しかも、実施例では、内蔵ＲＯＭ２が４つのメモリブロ
ックに分割され、デコーダ１１と選択マトリックス１２
とによって任意のブロック内のキーワードコードを取り
出すようにされている。そのため、各メモリブロック内
のキーワードコードの配列を相異させておき、かつメモ
リブロックの選択順序に規則性を持たせないようにすれ
ば、たとえキーワード格納用の内蔵ＲＯＭ２の容量がプ
ログラムの変換コードを格納する外Ｍ［ＳＲＯＭ６の容
量よりもかなり小さいとしても、コード変換に使用され
るキーワードの順序がほとんど規則性を持たないように
なる。

つまり、選択マトリックス１２内にいわゆるＲＯＭの目
を規則性を持たせて形成すると、第２図に破線で示すよ
うに、内蔵ＲＯＭ２内のメモリブロックＭＢ、−ＭＢ４
と外部ＲＯＭ６のＩＫバイトのメモリエリアとの対応に
規則性が現われて、キーワードコードの順序も４にバイ
ト単位で規則的にされてしまう。しかし、選択マトリッ
クス１２内のＲＯＭの目を不規則に形成してやれば、第
２図に実線で示すごとく内蔵ＲＯＭ２内のメモリブロッ
クＭＢ、〜ＭＢ４と外部ＲＯＭ６の各メモリエリアとの
対応を全く不規則にさせ、キーワードコードの出現順序
も°不規則にさせることができる。これによって、プロ
グラムの解読は更に困難にされる。

なお、上記実施例では内蔵ＲＯＭ２を４つのブロックに
分割して、デコーダ１１と選択マトリックス１２とでそ
のうちの一つを選択するようにしているが、内蔵ＲＯＭ
　２の分割数は４つに限定されるものではない。また、
内＊ＲＯＭ２を分割することなく、例えばアドレスの上
位１２ビツトに対応してキーワードコードを選択させる
ようにしてもよい。この場合には、多少キーワードコー
ドの順序に規則性は現われるが、容量が４にバイト程度
あればかなりプログラムの解読を困難にさせ得るととも
に、デコーダ１１と選択マトリックス１２が不要になり
、回路構成もシンプルになる。

さらに、上記実施例では、論理回路１３がエクスクル−
シブＯＲ回路で構成されているが、キーワードコードと
変換コードとによりオリジナルデータを復号する機能が
あれば他の論理ゲートを用いることも可能である。

〔効果〕

以上説明したようにこの発明は、内蔵ＲＯＭを有するシ
ングルチップマイコンにおいて、内ｆｆＲＯＭのデータ
を外部に読み出せないようにするとともに、この内蔵Ｒ
ＯＭ内に複数個のキーワードコードを格納しておき、外
部のＲＯＭには、内蔵ＲＯＭ内のキーワードコードと適
当な論理をとることによって正規のプログラムデータが
得られるように予め変換され１こ変換コードを格納し、
シングルチップマイコン内にその逆変換を行なうコード
変換部（復号器）を設けてなるので、外部のＲＯＭから
データ（変換コード）を読み出してもそれだけではプロ
グラムを解読することができないとともに、内蔵ＲＯＭ
には複数種類のキーワードコードを順序不同に格納でき
、かつこれを外部に読み出せないため、プログラムの解
読が非常に困難にされるという効果がある。

また、上記内蔵ＲＯＭを複数個のメモリブロックに分割
し、アドレス信号の一部をデコードするデコーダと、こ
のデコーダの出力信号に基づいて上記メモリブロックの
うち一つを選択してデータ（キーワードコード）の読出
しを可能にする選択手段とを設けるようにすればキーワ
ードコードに不規則性を持たせることができ、更にプロ
グラムの解読が困難にされるという効果がある。

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。

以上の説明では主として本発明によってなされた発明を
その背景となった利用分野であるシングルチップマイコ
ンについて説明したが、それに限定されるものではない
。

【図面の簡単な説明】

第１図は本発明に係るデータの秘密保護装置を適用した
シングルチップマイコンの一実施例を示すブロック構成
図、 第２図は内蔵ＲＯＭと外部ＲＯＭのメモリエリアの対応
を示すメモリマツプである。 １・・・マイクロプロセッサ（ＣＰＵ）、２・・・内蔵
メモリ（内蔵ＲＯＭ）、４ａ・・・内部アドレスバス、
４ｃ・・・内部データバス、６・・・外部メモリ（外部
ＲＯＭ）、１１・・・デコーダ、１２・・・選択手段（
選択マトリックス）、１３・・・論理回路、Ａ・・・シ
ングルチップマイコン、Ｂ・・・コード変換部（復号器
）。 第　　１　　図 第　　２　図 ８０１−

Claims (1)

1. 【特許請求の範囲】 １、外部へのデータの読出しができないようにされた内
   蔵メモリを有するデータ処理用ＬＳＩにおいて、該ＬＳ
   Ｉのチップ外部のメモリより読み出されたデータと上記
   内蔵メモリより読み出されたデータとの適当な論理をと
   る論理回路を備え、上記内蔵メモリ内に複数個のキーワ
   ードコードを格納するとともに、上記外部メモリには上
   記キーワードコードとの適当な論理によって正規のデー
   タが得られるように予め変換された変換コードを格納し
   、上記外部メモリおよび内蔵メモリからアドレス対応で
   所望の変換コードとキーワードコードを読み出して正規
   のデータを形成するようにされてなることを特徴とする
   データ処理装置におけるデータの秘密保護装置。 ２、上記内蔵メモリが複数個のメモリブロックに分割さ
   れているとともに、アドレス信号の一部をデコードする
   デコーダと、このデコーダの出力信号に基づいて上記メ
   モリブロックのうちの一つを選択してキーワードコード
   の読出しを可能にする選択手段とを備えてなることを特
   徴とする特許請求の範囲第１項記載のデータ処理装置に
   おけるデータの秘密保護装置。