JPS5918786B2 - 階層構成メモリ・システム - Google Patents
階層構成メモリ・システムInfo
- Publication number
- JPS5918786B2 JPS5918786B2 JP51108323A JP10832376A JPS5918786B2 JP S5918786 B2 JPS5918786 B2 JP S5918786B2 JP 51108323 A JP51108323 A JP 51108323A JP 10832376 A JP10832376 A JP 10832376A JP S5918786 B2 JPS5918786 B2 JP S5918786B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer memory
- memory
- data
- program
- transferred
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明は、効率よく多レベルのバッファ・メモリ群を使
用するとともに、前もつてブロックをバッファ・メモリ
に転送しておくことにより、バッファ・メモリでのアク
セス・ヒット率を増加させ、メモリ階層構成の実効的な
性能を向上させる制御方式に関するものである。
用するとともに、前もつてブロックをバッファ・メモリ
に転送しておくことにより、バッファ・メモリでのアク
セス・ヒット率を増加させ、メモリ階層構成の実効的な
性能を向上させる制御方式に関するものである。
一般に、コスト性能比のよいメモリ系を構成するために
、高速で小容量のメモリと、低速で大容量のメモリを階
層状に組合せて、低速メモリ上のデータをブロック単位
で高速のメモリに転送して、できるだけ多くの命令を高
速メモリ上で処理する方式がとられる。
、高速で小容量のメモリと、低速で大容量のメモリを階
層状に組合せて、低速メモリ上のデータをブロック単位
で高速のメモリに転送して、できるだけ多くの命令を高
速メモリ上で処理する方式がとられる。
このような方式を用いる場合、通常容量の大きいメモリ
ほど大きなブロック長を持ち、データの先取り効果を生
かすような構成がとられる。しかしながら、従来の制御
方式では、第１図に示すように、上位レベルの高速バッ
ファ・メモリ２に含まれるデータ・ブロックは該レベル
以下のバッファ・メモリ４、４’にコピーを持たざるを
得ず、実質的なバッファ・メモリ容量が実際に設置した
容量よりも小さくなつていた。たとえば、２レベルのバ
ッファメモリ階層とバッキングメモリから成る構成にお
いて、上位レベルのバッファ・メモリ容量を１６ＫＢ）
下位レベルのバッファ・メモリ容量を６４ＫＢとし、上
位レベルに格納されているデータはすべて下位レベルの
バツフア・メモリにコピーを持つているとすると、下位
レベルのバツフア・メモリは実質的に４８ＫＢの容量し
か持つていないことになる。その結果、容量の減少分だ
けバツキング・メモリへのアクセス頻度が増加し、メモ
リ系の実効的な性能を低下させるという欠点があつた。
また従来のシステムでは、置換操作により上位レベルの
バツフア・メモリから追い出されたプロツクを次の下位
レベルのバツフア・メモリに書込む場合に、もし該下位
バツフア・メモリに上位より追い出されるプロツクのコ
ピーがなければ、バツキング・メモリから新プロツク（
コピー）を持つてくる必要があり、このため性能の低下
と制御の複雑さを招いていた。
ほど大きなブロック長を持ち、データの先取り効果を生
かすような構成がとられる。しかしながら、従来の制御
方式では、第１図に示すように、上位レベルの高速バッ
ファ・メモリ２に含まれるデータ・ブロックは該レベル
以下のバッファ・メモリ４、４’にコピーを持たざるを
得ず、実質的なバッファ・メモリ容量が実際に設置した
容量よりも小さくなつていた。たとえば、２レベルのバ
ッファメモリ階層とバッキングメモリから成る構成にお
いて、上位レベルのバッファ・メモリ容量を１６ＫＢ）
下位レベルのバッファ・メモリ容量を６４ＫＢとし、上
位レベルに格納されているデータはすべて下位レベルの
バツフア・メモリにコピーを持つているとすると、下位
レベルのバツフア・メモリは実質的に４８ＫＢの容量し
か持つていないことになる。その結果、容量の減少分だ
けバツキング・メモリへのアクセス頻度が増加し、メモ
リ系の実効的な性能を低下させるという欠点があつた。
また従来のシステムでは、置換操作により上位レベルの
バツフア・メモリから追い出されたプロツクを次の下位
レベルのバツフア・メモリに書込む場合に、もし該下位
バツフア・メモリに上位より追い出されるプロツクのコ
ピーがなければ、バツキング・メモリから新プロツク（
コピー）を持つてくる必要があり、このため性能の低下
と制御の複雑さを招いていた。
本発明は、この欠点を除去するため、各バツフア・メモ
リにおけるプロツク長を統一化し、バツフア・メモリ間
でのデータの重複を禁止するとともに、バツキング・メ
モリからバツフア・メモリ群にデータを転送する場合に
、最上位レベルのバツフア・メモリに転送されるデータ
・プロツクの前後にある複数のプロツクをバツフア・メ
モリ群に転送することにより、データの先取り効果をも
たらし、実効的な性能の向上を図ることを目的としてい
る。
リにおけるプロツク長を統一化し、バツフア・メモリ間
でのデータの重複を禁止するとともに、バツキング・メ
モリからバツフア・メモリ群にデータを転送する場合に
、最上位レベルのバツフア・メモリに転送されるデータ
・プロツクの前後にある複数のプロツクをバツフア・メ
モリ群に転送することにより、データの先取り効果をも
たらし、実効的な性能の向上を図ることを目的としてい
る。
以下、図面について、詳細に説明する。
第２図は、本発明の実施例であつて、１は情報処理装置
、２はバツフア・メモリ（１）、３はバツフア・メモリ
（１）の置換スタツク、４はバツフア・メモリ（２）、
５はプロツク転送バツフア、６はバツフア・メモリ（２
）の置換スタツク、７はバツキング・メモリ、８は参照
テーブル、９はバツフア・メモリ（１）の管理部、１０
はバツフア・メモリ（２）の管理部、１１はバツキング
・メモリの管理部、１２はバツフア・メモリ（１）の制
御装置、１３はバツフア・メモリ（２）の制御装置、１
４はバツキング・メモリの制御装置である。
、２はバツフア・メモリ（１）、３はバツフア・メモリ
（１）の置換スタツク、４はバツフア・メモリ（２）、
５はプロツク転送バツフア、６はバツフア・メモリ（２
）の置換スタツク、７はバツキング・メモリ、８は参照
テーブル、９はバツフア・メモリ（１）の管理部、１０
はバツフア・メモリ（２）の管理部、１１はバツキング
・メモリの管理部、１２はバツフア・メモリ（１）の制
御装置、１３はバツフア・メモリ（２）の制御装置、１
４はバツキング・メモリの制御装置である。
ここでは、置換アルゴリズムとしてＬＲＵ（リースト・
リーセントリイ・ユーズド）を用い、置換スタツク３，
６内で優先度が最下位となつているプロツクが置換対象
に選ばれる。
リーセントリイ・ユーズド）を用い、置換スタツク３，
６内で優先度が最下位となつているプロツクが置換対象
に選ばれる。
また、バツキング・メモリ７は４プロツク境界とし、こ
の境界に準じてバツフア・メモｌ月２）４へのプロツク
転送が行われる。第２図において、情報処理装置１から
メモリに対するリード（読出し）アクセス要求が出され
ると、所要データを含むプロツクがバツフア・メモリ（
１）２に格納されていれば、バツフア・メモリ（１）２
から情報処理装置１に該データを転送し、置換スタツク
３において該プロツクの優先度を最上位にするとともに
、該プロツクよりも上位にあつたプロツクの優先度をす
べて１だけ下げる。
の境界に準じてバツフア・メモｌ月２）４へのプロツク
転送が行われる。第２図において、情報処理装置１から
メモリに対するリード（読出し）アクセス要求が出され
ると、所要データを含むプロツクがバツフア・メモリ（
１）２に格納されていれば、バツフア・メモリ（１）２
から情報処理装置１に該データを転送し、置換スタツク
３において該プロツクの優先度を最上位にするとともに
、該プロツクよりも上位にあつたプロツクの優先度をす
べて１だけ下げる。
もし、該データがバツフア・メモＩ月１）２に存在しな
ければ、アクセス要求はバツフア・メモリ（２）４に送
られる。
ければ、アクセス要求はバツフア・メモリ（２）４に送
られる。
バツフア・メモリ（２）４に所要データが見つかれば、
該データを情報処理装置Ｌに転送するとともに、該プロ
ツクをバツフアメモリ（１）２内の空き領域に転送して
バツフア・メモリ（２）４上で該プロツクを無効とし、
置換スタツク３において該プロツクの優先度を最上位に
してバツフア・メモリ（１）２にあつたプロツクの優先
度を１だけ下げる。このとき、バツフア・メモリ（１）
２に空き領域がなければ、該プロツクをバツフア・メモ
リ（１）２に転送する前に、置換スタツク３で最下位優
先度を持つプロツクをブ田ンク転送バツフア５に転送し
、一時的に格納しておき、所要プロツクがバツフア・メ
モリ（１）２に転送された後、プロツク転送バツフア５
からバツフア・メモリ（２）４内の空き領域（バツフア
・メモリ（１）２に転送されたプロツクが占めていた領
域）に書込む。このとき、置換スタツク６においてバツ
フア・メモリ（２）４に新たに書込まれたプロツクの優
先度を最上位とし、バツフア・メモリ（１）２に転送さ
れたプロツクよりも上位にあつたプロツクの優先度を１
だけ下げる。また所要データがバツフア・メモリ（２）
４にも見つからない場合には、アクセス要求をバツキン
グ・メモリ７に送り、所要データを情報処理装置１に転
送するとともに、該プロツクをバツフア・メモリ（１）
２内の空き領域に転送し該プロツクに対応する参照テー
ブル内のビツト（参照ビツト）をオンにして、置換スタ
ツク３上で該プロツクの優先度を最上位にして他のプロ
ツクの優先度を１だけ下げる。このとき、バツフア・メ
モリ（１）２に空き領域がなければ、バツキング・メモ
リ７からのプロツクをバツフア・メモリ（１）２に書込
む前に、置換スタツク３で最下位の優先度を持つプロツ
クをバツフア・メモリ（１）２からプロツク転送バツフ
ア５に転送して空き領域を作つておき、バツキング・メ
モリ７からのプロツクをそのバツフア・メモリ（１）２
内の空き領域に書込むとともに、置換スタツク３で該プ
ロツクの優先度を最上位にし、他のプロツクの優先度を
１だけ下げる。もし、バツフア・メモリ（２）４に空き
領域があればその領域に、また空き領域がなければ置換
スタツク６で最下位の優先度を持つプロツクを選び、参
照ビツトをオフにして該プロツクのバツフア・メモ１月
２）４上の領域にプロツク転送バツフア５内に一時的に
格納していたデータ・プロツクを書込み、置換スタツク
６において優先度を最上位とし、他のプロツクの優先度
を１だけ下げる。このとき、最下位優先度を持つプロツ
クが、以前に書換えられており、バツキング・メモリ７
にあるプロツクと内容の不一致があれば、プロツク転送
バツフア５からプロツクを転送する前に、最下位優先度
を持つプロツクをバツキング・メモリ７に戻す。次に、
バツフア・メモリ（１）２に転送したプロツクが属する
境界内のプロツクのうち、参照ビツトがオフであるプロ
ツクを、バツフア・メモリ（２）４内の空き領域に転送
して、該参照ビツトをオンにする。
該データを情報処理装置Ｌに転送するとともに、該プロ
ツクをバツフアメモリ（１）２内の空き領域に転送して
バツフア・メモリ（２）４上で該プロツクを無効とし、
置換スタツク３において該プロツクの優先度を最上位に
してバツフア・メモリ（１）２にあつたプロツクの優先
度を１だけ下げる。このとき、バツフア・メモリ（１）
２に空き領域がなければ、該プロツクをバツフア・メモ
リ（１）２に転送する前に、置換スタツク３で最下位優
先度を持つプロツクをブ田ンク転送バツフア５に転送し
、一時的に格納しておき、所要プロツクがバツフア・メ
モリ（１）２に転送された後、プロツク転送バツフア５
からバツフア・メモリ（２）４内の空き領域（バツフア
・メモリ（１）２に転送されたプロツクが占めていた領
域）に書込む。このとき、置換スタツク６においてバツ
フア・メモリ（２）４に新たに書込まれたプロツクの優
先度を最上位とし、バツフア・メモリ（１）２に転送さ
れたプロツクよりも上位にあつたプロツクの優先度を１
だけ下げる。また所要データがバツフア・メモリ（２）
４にも見つからない場合には、アクセス要求をバツキン
グ・メモリ７に送り、所要データを情報処理装置１に転
送するとともに、該プロツクをバツフア・メモリ（１）
２内の空き領域に転送し該プロツクに対応する参照テー
ブル内のビツト（参照ビツト）をオンにして、置換スタ
ツク３上で該プロツクの優先度を最上位にして他のプロ
ツクの優先度を１だけ下げる。このとき、バツフア・メ
モリ（１）２に空き領域がなければ、バツキング・メモ
リ７からのプロツクをバツフア・メモリ（１）２に書込
む前に、置換スタツク３で最下位の優先度を持つプロツ
クをバツフア・メモリ（１）２からプロツク転送バツフ
ア５に転送して空き領域を作つておき、バツキング・メ
モリ７からのプロツクをそのバツフア・メモリ（１）２
内の空き領域に書込むとともに、置換スタツク３で該プ
ロツクの優先度を最上位にし、他のプロツクの優先度を
１だけ下げる。もし、バツフア・メモリ（２）４に空き
領域があればその領域に、また空き領域がなければ置換
スタツク６で最下位の優先度を持つプロツクを選び、参
照ビツトをオフにして該プロツクのバツフア・メモ１月
２）４上の領域にプロツク転送バツフア５内に一時的に
格納していたデータ・プロツクを書込み、置換スタツク
６において優先度を最上位とし、他のプロツクの優先度
を１だけ下げる。このとき、最下位優先度を持つプロツ
クが、以前に書換えられており、バツキング・メモリ７
にあるプロツクと内容の不一致があれば、プロツク転送
バツフア５からプロツクを転送する前に、最下位優先度
を持つプロツクをバツキング・メモリ７に戻す。次に、
バツフア・メモリ（１）２に転送したプロツクが属する
境界内のプロツクのうち、参照ビツトがオフであるプロ
ツクを、バツフア・メモリ（２）４内の空き領域に転送
して、該参照ビツトをオンにする。
転送されたプロツク間においては、バツフア・メモリ（
１）２に転送したプロツクを起点としてアドレスの順方
向にサイクリツクな優先度を与える。たとえば、所要情
報を含むプロツクをＸとし、Ｘと同一境界内にあるプロ
ツクのアドレス順がＷ，Ｘ，Ｙ，Ｚであるとすると、バ
ツフア・メモリ（２）４に転送された時の優先度はＹが
最上位で次がＺ１その次がＷとなる。このとき転送前に
バツフア・メモリ（２）４内にあつたプロツクの優先度
をすべて転送プロツク数だけ下げる。もしバツフア・メ
モリ（２）４に必要なだけの空き領域がなければ、置換
スタツク６で最下位から必要数だけのプロツクを選び対
応する参照ビツトをオフにして空き領域を作り、それら
のプロツクの中で書換えられているプロツクがあればそ
れをバツキング・メモリに戻した後、バツキング・メモ
リから所要プロツクをバツフア・メモ１Ｊ（２）４上の
空き領域に転送する。上記処理手順の流れ図を第３図に
示す。次に情報処理装置１からメモリに対するライト（
書込み）アクセス要求が出された場合について説明する
。
１）２に転送したプロツクを起点としてアドレスの順方
向にサイクリツクな優先度を与える。たとえば、所要情
報を含むプロツクをＸとし、Ｘと同一境界内にあるプロ
ツクのアドレス順がＷ，Ｘ，Ｙ，Ｚであるとすると、バ
ツフア・メモリ（２）４に転送された時の優先度はＹが
最上位で次がＺ１その次がＷとなる。このとき転送前に
バツフア・メモリ（２）４内にあつたプロツクの優先度
をすべて転送プロツク数だけ下げる。もしバツフア・メ
モリ（２）４に必要なだけの空き領域がなければ、置換
スタツク６で最下位から必要数だけのプロツクを選び対
応する参照ビツトをオフにして空き領域を作り、それら
のプロツクの中で書換えられているプロツクがあればそ
れをバツキング・メモリに戻した後、バツキング・メモ
リから所要プロツクをバツフア・メモ１Ｊ（２）４上の
空き領域に転送する。上記処理手順の流れ図を第３図に
示す。次に情報処理装置１からメモリに対するライト（
書込み）アクセス要求が出された場合について説明する
。
ライト・アクセスに対しては、ストア制御法をストアス
ル方式とするか、スワツプ方式とするかによつて制御が
異なる。スワツプ方式とした場合には、リードかライト
かの処理の違いだけであり、リード・アクセス要求時の
処理と同一の制御方式である。また、ストアスル方式の
場合には、ライト・アクセス要求のあつたデータを含む
プロツクを格納しているバツフア・メモリにおいて、該
プロツクの優先度を最上位にし、該プロツクよりも上位
にあつたプロツクの優先度を１だけ下げるように、対応
する置換スタツク内を変更するだけで、メモリ間のプロ
ツク転送は行わない。上で述べた動作について例を挙げ
て説明する。第４図ａに置換スタツク３と６の内容（優
先度）の順に従つて、バツフア・メモリ（１Ｘ２）内に
格納されているプロツクを並びかえたものを示す。図中
Ａ，Ｂ，・・・・・・，Ｓ，Ｔ，Ｕ，Ｖはバツフア・メ
モリに格納されているプロツク名を表わし、Ｗ，Ｘ，Ｙ
，Ｚはバツキング・メモリの同一境界内に含まれるプロ
ツク群とする。プロツクは書換えられており、プロツク
Ｙの参照ビツトカｉオン、Ｗ，ｘ，Ｚの参照ビツトはオ
フとする。．情報処理装置１からプロツクＸ内のデータ
に対するリード・アクセス要求が出されたとする。
ル方式とするか、スワツプ方式とするかによつて制御が
異なる。スワツプ方式とした場合には、リードかライト
かの処理の違いだけであり、リード・アクセス要求時の
処理と同一の制御方式である。また、ストアスル方式の
場合には、ライト・アクセス要求のあつたデータを含む
プロツクを格納しているバツフア・メモリにおいて、該
プロツクの優先度を最上位にし、該プロツクよりも上位
にあつたプロツクの優先度を１だけ下げるように、対応
する置換スタツク内を変更するだけで、メモリ間のプロ
ツク転送は行わない。上で述べた動作について例を挙げ
て説明する。第４図ａに置換スタツク３と６の内容（優
先度）の順に従つて、バツフア・メモリ（１Ｘ２）内に
格納されているプロツクを並びかえたものを示す。図中
Ａ，Ｂ，・・・・・・，Ｓ，Ｔ，Ｕ，Ｖはバツフア・メ
モリに格納されているプロツク名を表わし、Ｗ，Ｘ，Ｙ
，Ｚはバツキング・メモリの同一境界内に含まれるプロ
ツク群とする。プロツクは書換えられており、プロツク
Ｙの参照ビツトカｉオン、Ｗ，ｘ，Ｚの参照ビツトはオ
フとする。．情報処理装置１からプロツクＸ内のデータ
に対するリード・アクセス要求が出されたとする。
このとき、該プロツクはバツフア・メモリ（１Ｘ２）に
存在しないため、バツキング・メモリ７から所要情報が
情報処理装置１に転送される。プロツクＸをバッフア・
メモリ（１）２に転送するために、バツフア・メモリ（
２）４の最下位優先度をもつプロツクＶをバツキング・
メモリ７に戻して、該プロツクに対応する参照ビツトを
オフにし、またバツフア・メモリ（１）２の最下位優先
度を持つプロツクＤをバツフア・メモリ（２）４に転送
する。同時にプロツクＸをバツフア・メモリ（１）２に
転送して参照ビツトをオンにする。さらに、プロツクＴ
，Ｕの参照ビツトをオフにし、プロツクＺ，Ｗの参照ビ
ツトをオンにしてプロツクＺ，Ｗをバツフア・メモリ（
２）４のＴ，Ｕ領域に格納する。結局、バツフア・メモ
リ（１），（２）内のプロツク優先度は第４図ｂに示す
ものとなる。また、第４図ｃの状態で、情報処理装置１
からのリード・アクセス要求が、プロツクＦ内のデータ
に対するものである場合、所要データがバツフア・メモ
リ（２）４から情報処理装置１に転送され、バツフア・
メモ旧１）２内の最下位優先度を持つプロツクＤがプロ
ツク転送バツフア５を経由してバツフア・メモリ（２）
４に転送され、プロツクＦがバツフア・メモリ（１）２
に転送される。結局バツフア・メモリ（１），（２）内
の優先度は第４図ｄに示すものとなる。このような制御
方式をとることにより、各レベルのバツフア・メモリに
はデータの重複がなくなり、メモリ領域を有効に使用す
ることができるとともに、データ・プロツクの先取り効
果により、バツキング・メモリへのアクセス回数を減少
させることができる。
存在しないため、バツキング・メモリ７から所要情報が
情報処理装置１に転送される。プロツクＸをバッフア・
メモリ（１）２に転送するために、バツフア・メモリ（
２）４の最下位優先度をもつプロツクＶをバツキング・
メモリ７に戻して、該プロツクに対応する参照ビツトを
オフにし、またバツフア・メモリ（１）２の最下位優先
度を持つプロツクＤをバツフア・メモリ（２）４に転送
する。同時にプロツクＸをバツフア・メモリ（１）２に
転送して参照ビツトをオンにする。さらに、プロツクＴ
，Ｕの参照ビツトをオフにし、プロツクＺ，Ｗの参照ビ
ツトをオンにしてプロツクＺ，Ｗをバツフア・メモリ（
２）４のＴ，Ｕ領域に格納する。結局、バツフア・メモ
リ（１），（２）内のプロツク優先度は第４図ｂに示す
ものとなる。また、第４図ｃの状態で、情報処理装置１
からのリード・アクセス要求が、プロツクＦ内のデータ
に対するものである場合、所要データがバツフア・メモ
リ（２）４から情報処理装置１に転送され、バツフア・
メモ旧１）２内の最下位優先度を持つプロツクＤがプロ
ツク転送バツフア５を経由してバツフア・メモリ（２）
４に転送され、プロツクＦがバツフア・メモリ（１）２
に転送される。結局バツフア・メモリ（１），（２）内
の優先度は第４図ｄに示すものとなる。このような制御
方式をとることにより、各レベルのバツフア・メモリに
はデータの重複がなくなり、メモリ領域を有効に使用す
ることができるとともに、データ・プロツクの先取り効
果により、バツキング・メモリへのアクセス回数を減少
させることができる。
ここでは、３レベルのメモリ階層について本発明の説明
を行つたが、バツフア・メモリ（２）４、プロツク転送
バツフア５及び管理部１０に対応するものを増設すれば
、容易に４レベル以上のメモリ階層に応用できる。
を行つたが、バツフア・メモリ（２）４、プロツク転送
バツフア５及び管理部１０に対応するものを増設すれば
、容易に４レベル以上のメモリ階層に応用できる。
４レベルのメモリ階層では、例えば第１図を用いて説明
すると、バツキング・メモリから各バツフア・メモリへ
の転送データプロツク数がバツフア・メモリ４は１個、
次のレベルのバツフア・メモリｌは２個と予め定められ
ている場合は、バツキング・メモリ７の相互に予め関連
付けられた４個のプロツク内１個のプロツクがアクセス
された場合、該１個のプロツクが最上位レベルのバツフ
ア・メモリ２に転送され、残りの３個のプロツクの内１
個のプロツクが次のレベルのバツフア・メモリ４に転送
され、更に残りの２個のプロツクが最下位レベルのバツ
フア・メモ１ＪＩに転送される。
すると、バツキング・メモリから各バツフア・メモリへ
の転送データプロツク数がバツフア・メモリ４は１個、
次のレベルのバツフア・メモリｌは２個と予め定められ
ている場合は、バツキング・メモリ７の相互に予め関連
付けられた４個のプロツク内１個のプロツクがアクセス
された場合、該１個のプロツクが最上位レベルのバツフ
ア・メモリ２に転送され、残りの３個のプロツクの内１
個のプロツクが次のレベルのバツフア・メモリ４に転送
され、更に残りの２個のプロツクが最下位レベルのバツ
フア・メモ１ＪＩに転送される。
また、残り３個のプロツクのうち１個のプロツクが既に
バツフア・メモリに転送されていれば、残りの２個のプ
ロツク内の１個がバツフア・メモリ４に転送され、他の
１個がバツフア・メモリ４′に転送される。このように
、一般に、バツキング・メモリに対するアクセス要求が
発生した場合には、所要データを含むプロツクを最上位
レベルのバツフア・メモリに転送すると同時に、該プロ
ツクと予め関連付けられた複数のプロツクのうち上記テ
ーブルでバツフア・メモリ上に存在しないと識別される
プロツクを、予め定められた前記バツキング・メモリか
ら各バツフア・メモリへの転送データプロツク数に応じ
て最上位レベル以外のバツフア・メモリに転送される。
以上説明したように、本発明によれば、多レベルのバツ
フア・メモリ階層を有するシステムにおいて、バツフア
・メモリ間でのデータの重複を除去して、実質的なバツ
フア・メモリ容量を増加させることができるとともに、
データ・プロツクの先取りを行うため、バツフア・メモ
リにおけるヒツト率を向上させ、メモリ階層の実効的な
性能を改善することができる。また、レベルの低いバツ
フア・メモリに記憶されているデータがアクセスされた
場合、レベルの高いバツフア・メモリに転送されるので
、より一層アクセス時間を早めることが可能となる。
バツフア・メモリに転送されていれば、残りの２個のプ
ロツク内の１個がバツフア・メモリ４に転送され、他の
１個がバツフア・メモリ４′に転送される。このように
、一般に、バツキング・メモリに対するアクセス要求が
発生した場合には、所要データを含むプロツクを最上位
レベルのバツフア・メモリに転送すると同時に、該プロ
ツクと予め関連付けられた複数のプロツクのうち上記テ
ーブルでバツフア・メモリ上に存在しないと識別される
プロツクを、予め定められた前記バツキング・メモリか
ら各バツフア・メモリへの転送データプロツク数に応じ
て最上位レベル以外のバツフア・メモリに転送される。
以上説明したように、本発明によれば、多レベルのバツ
フア・メモリ階層を有するシステムにおいて、バツフア
・メモリ間でのデータの重複を除去して、実質的なバツ
フア・メモリ容量を増加させることができるとともに、
データ・プロツクの先取りを行うため、バツフア・メモ
リにおけるヒツト率を向上させ、メモリ階層の実効的な
性能を改善することができる。また、レベルの低いバツ
フア・メモリに記憶されているデータがアクセスされた
場合、レベルの高いバツフア・メモリに転送されるので
、より一層アクセス時間を早めることが可能となる。
更に、先取りを行なうプロツクは、アクセスされたプロ
ツクと予め関連付けられた複数のプロツクのうち上記テ
ーブルでバツフア・メモリ上に存在しないと識別される
プロツクであるから、この点からも各バツフア・メモリ
間で重複しないようにデータをバツフア・メモリに格納
することができ、且つ関連付けさえ適切にしておけば、
例えば無条件で次アドレスのプロツクを先取る構成に比
べ先取り効果を高めることが可能である。また、予め関
連付けられた複数のプロツクのうちから転送するプロツ
クを先取りするから、先取りの制御も比較的簡単である
。また制御面においても、バツフア・メモリにおける管
理単位を統一化しているため、バツフア・メモリ間の転
送制御が簡単になる。
ツクと予め関連付けられた複数のプロツクのうち上記テ
ーブルでバツフア・メモリ上に存在しないと識別される
プロツクであるから、この点からも各バツフア・メモリ
間で重複しないようにデータをバツフア・メモリに格納
することができ、且つ関連付けさえ適切にしておけば、
例えば無条件で次アドレスのプロツクを先取る構成に比
べ先取り効果を高めることが可能である。また、予め関
連付けられた複数のプロツクのうちから転送するプロツ
クを先取りするから、先取りの制御も比較的簡単である
。また制御面においても、バツフア・メモリにおける管
理単位を統一化しているため、バツフア・メモリ間の転
送制御が簡単になる。
第１図は従来のメモリ階層構成の概念図、第２図は本発
明の一実施例で、３レベル階層構成を示す図、第３図は
実施例に関する処理手順の流れ図、第４図は本発明によ
るバツフア・メモリ内のプロツク優先度の変化を示す図
である。
明の一実施例で、３レベル階層構成を示す図、第３図は
実施例に関する処理手順の流れ図、第４図は本発明によ
るバツフア・メモリ内のプロツク優先度の変化を示す図
である。
Claims (1)
- １ 情報処理装置と、該情報処理装置が必要とするデー
タをすべて含むバッキング・メモリと、該情報処理装置
とバッキング・メモリの間に存在し上位レベルほどアク
セス速度の早い多レベルの高速バッファ・メモリ群と、
置換情報を記憶するために、各バッファ・メモリ対応に
設置されたスタックと、データ・ブロックがバッファ・
メモリ上に存在するか否かを識別するために、バッキン
グ・メモリ対応に設置されたテーブルと、メモリ階層を
制御するいくつかの制御装置からなるシステムにおいて
、各バッファ・メモリ上での管理単位（データ・ブロッ
ク）をレベル間で統一すると共に、少なくともリードア
クセス要求については、前記情報処理装置からアクセス
要求のあつたデータが最上位レベル以外のバッファ・メ
モリに存在する場合は該データを最上位レベルのバッフ
ァ・メモリに転送して転送前に該データが存在したバッ
ファ・メモリ上の該データを無効とし、且つバッキング
・メモリに対するアクセス要求が発生した場合には、所
要データを含むブロックを最上位レベルのバッファ・メ
モリに転送すると同時に、該ブロックと予め関連付けら
れた複数のブロックのうち上記テーブルでバッファ・メ
モリ上に存在しないと識別されるブロックを、前記バッ
キング・メモリから最上位レベル以外のバッファ・メモ
リに転送することを特徴とする階層構成メモリ・システ
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51108323A JPS5918786B2 (ja) | 1976-09-08 | 1976-09-08 | 階層構成メモリ・システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51108323A JPS5918786B2 (ja) | 1976-09-08 | 1976-09-08 | 階層構成メモリ・システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5333023A JPS5333023A (en) | 1978-03-28 |
| JPS5918786B2 true JPS5918786B2 (ja) | 1984-04-28 |
Family
ID=14481784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51108323A Expired JPS5918786B2 (ja) | 1976-09-08 | 1976-09-08 | 階層構成メモリ・システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5918786B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS573175A (en) * | 1980-06-05 | 1982-01-08 | Nishimoto Sangyo Kk | Weighing and recording device for medicine |
| JPS60246487A (ja) * | 1984-05-22 | 1985-12-06 | Toshiba Corp | 情報符号識別装置 |
| JPS6272061A (ja) * | 1985-09-26 | 1987-04-02 | Matsushita Graphic Commun Syst Inc | 文書作成処理における辞書管理方式 |
| JPS6434999U (ja) * | 1987-08-26 | 1989-03-03 | ||
| JP2567882Y2 (ja) * | 1991-01-24 | 1998-04-08 | 住友電気工業株式会社 | 手持型光学読取装置用置台 |
| US6101576A (en) * | 1992-07-31 | 2000-08-08 | Fujitsu Limited | Method for saving generated character image in a cache system including a backup cache |
-
1976
- 1976-09-08 JP JP51108323A patent/JPS5918786B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5333023A (en) | 1978-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11681473B2 (en) | Memory system and control method | |
| US11093137B2 (en) | Memory system and method for controlling nonvolatile memory | |
| US11748256B2 (en) | Memory system and method for controlling nonvolatile memory | |
| US5717893A (en) | Method for managing a cache hierarchy having a least recently used (LRU) global cache and a plurality of LRU destaging local caches containing counterpart datatype partitions | |
| JP4738038B2 (ja) | メモリカード | |
| CN109144887B (zh) | 存储器系统及控制非易失性存储器的控制方法 | |
| US11797436B2 (en) | Memory system and method for controlling nonvolatile memory | |
| US5651132A (en) | Disk array control system | |
| US20130091331A1 (en) | Methods, apparatus, and articles of manufacture to manage memory | |
| KR20100132244A (ko) | 메모리 시스템 및 메모리 시스템 관리 방법 | |
| JP2003085037A (ja) | メモリ管理方法 | |
| JP2021033849A (ja) | メモリシステムおよび制御方法 | |
| JP2021033848A (ja) | メモリシステムおよび制御方法 | |
| US7032093B1 (en) | On-demand allocation of physical storage for virtual volumes using a zero logical disk | |
| JPS5918786B2 (ja) | 階層構成メモリ・システム | |
| CN116364148A (zh) | 一种面向分布式全闪存储系统的磨损均衡方法及系统 | |
| JPH07507174A (ja) | 情報システムにおけるメモリ管理方法、該方法を利用する情報システム | |
| JPS5918785B2 (ja) | メモリ階層制御方式 | |
| US20230019878A1 (en) | Systems, methods, and devices for page relocation for garbage collection | |
| US20230043727A1 (en) | Memory system | |
| JP7118827B2 (ja) | 情報処理装置、メモリ制御方法およびプログラム | |
| JPH0644139A (ja) | ディスクキャッシュシステムおよびそのページ置き換え制御方法 | |
| CN115698964A (zh) | 缓存系统、方法和芯片 | |
| TW202201387A (zh) | 神經網路計算裝置及其快取管理方法 | |
| JPH046985B2 (ja) |