JPS5918676B2 - ストツプウオツチ - Google Patents

Description

【発明の詳細な説明】 本発明はデジタルストップウォッチの機能に関する。

本発明の目的は分を単位とした計時を行なう事にある。

工場の工程管理や研究所、学校等の実験に於いては分を
単位とした方がデータの整理に便利な事が多く、こうし
たストップウォッチを実現する事は大きな効果がある。

そして普通の何時何分何秒幾らといつた計時方法と併用
して切換動作できれば一層利用価値が増す。つまり、１
２３．４５６７分といつた様な値が換算せずに得られる
のである。

本発明の他の目的は上記の機能をできるだけ簡単な回路
によつて実現する事にある。

以下図面により本発明の実施例について詳しく説明する
。

第１図は本発明の実施例の回路である。

電卓と同様に直列なビット信号をシフトレジスタでダイ
ナミックにカウントする方法が取られ、このクロックφ
は３２ＫＨ２）カウンターが一巡するのには３２ビット
のためｌｍｓとなる。

この様な直列演算方式にした事によりＬＳＩのサイズが
小さくなり、且つ外部に読み出すのが簡単でデコーダも
１個で良い。

表示にはシフトレジスタと液晶パネルが一体化された表
示パネルを利用する事で７桁分、７×８＝５６のセグメ
ントの表示を電源、直列なセグメント情報のデータ、書
き込み用クロック及び液晶の交番駆動用の共通桁電圧の
５本の接続線で回線部と接続する事ができる。

本発明ではこの他に表示パネルのシフトレジスタ書き込
みによつて非点灯セグメントが半点灯するのを防ぐため
メモリー用のラッチが表示パネルのシフトレジスタの各
出力に付けられ書き込みが終わつた時点でメモリーを解
除して新らしい情報を液晶に与える。

これは書き込み信号ＴＷがそのまま用いられ、よつて合
計６本の結線が表示パネルとＬＳＩの間にある。次に回
路の働きを順次説明する。

原振は５１２ＫＨ２で、それから１で分周してカウンタ
のクロックφ＝３２ＫＨｚが得られ、分周回路３からビ
ット信号Ｔ１〜Ｔ４、Ｔ０が入力された分周回路４から
桁信号Ｄ１〜Ｄ８が得られる。

更にＤ２ηから、５，６，７により書き込み信号ＴＷが
得られ、ＴＷを８で％分周して液晶の共通桁電圧ＣＯＭ
が得られる。

このタイミングチヤートは第２図〜第４図に示されてい
る。

第５図ではＴＷがＣＯＭの半周期の％の割合であつて、
書き込みが終わつた時点でＣＯＭが反転するのを示す。
第６図は表示パネルのシフトレジスタ書き込み用クロツ
クＣＬＳのタイミングを示したもので、各桁信号間に８
個のパルスで日の字形の７セグメントと動作表示用セグ
メントの８セグメントを１桁分として計８ビツトの信号
が送られる。

表示パネルのシフトレジスタはこの情報をＣＬＳの休止
期間スタテイツクにメモリーする。ＴＷ−Ｔ４は各桁の
４ビツトＢＣＤ信号をデコーダに通して得られた並列な
セグメント信号を並列一直列変換回路にメモリーするた
めのサンプリング信号である。

第７図は各桁信号Ｄ１〜Ｄ８と情報の割り振りを示した
ものである。

Ｍは本発明で目的とする分単位の計時機能が選択された
時、Ｍは通常の時、分、秒計時機能が選択された場合を
表わす。一番下のＣ１時の情報はＴＷの２００Ｈｚより
早く変化して表示できないので表示パネルにはＤ２〜Ｄ
７の７桁分の内容が表示される。以上のタイミングを説
明したので再び第１図に戻つて回路の働きを説明すると
、加算器がゲートの１８，１９、エクスクルーシブゲー
カ７、及びビツト桁上げ用のフリツプ、フロツプ２０に
より構成され、シフトレジスタ１５，１６と桁りセツト
用アンドゲート３２、外部からのりセツトゲートである
アンドゲート３３により直列なカウンタのループが構成
される。

シフトレジスタはダイナミツクゲートを用い素子数を減
少させている。φとＴの関係は第２図で示した如く、Ｔ
信号の中心でシフトが働く様に各シフトレジスタ及びフ
リツプ・フロツプ２０のクロツクφが用いられ、φの立
ち下がりでトリカーする。桁上げ補正回路は２４〜３２
と６５で作られている。

各桁は６進か１０進かであるので１０進の桁はアンドゲ
ート２４でＢＣＤの１０１０をＴ４時に検出してフリツ
プ・フロツプ２７で捕え、フリツプ・フロツプ２８でＴ
，のタイミングにして上位桁への＋１及びインバータ３
１とアンドゲート３２で検出した桁を００００にする。
６進の桁はアンドゲート２５で０１１０を検出し、２４
と２５の出力はオアゲート２６により−諸にされる。

ここでどの桁を選択して６進にするかが問題となるが時
、分、秒計時では１０秒と１０分の桁Ｄ５とＤ７をトラ
ンスミツシヨンゲート（以下ＴＧとする）３０とオアゲ
ート６５で選択し、分単位の計時ではＤ１をＴＧ２９で
選択する。ＴＧ２９とＴＧ３Ｏの制御はＭスイツチ１４
の出力を用いる。尚、第１図の実施例では回路の簡略化
のためにアンドゲート２４では１０進だけではなく、６
進桁をも含んだ全桁を検出しているが、６進桁は１０に
達することはないので問題はない。

上記の如く非常に簡単に２つの計時機能を切り換える事
ができるがこれは最下位桁１／１０００秒（１／６００
００分）つまり１ＫＨｚからカウントしている事の効果
である。

つまり、時分秒計時、分計時の両者において基準となる
分桁（Ｄ６）で計数値が一致すればよく、そのためには
、Ｄ１〜Ｄ，でトータル分周比が等しければよい。従つ
て、時分秒計時（Ｍ）において、Ｄ１〜Ｄ４は１０進、
Ｄ，は６進であるから、分計時（Ｍ）において、Ｄ１〜
Ｄ６の任意の桁に６進の桁が１桁、１０進の桁が４桁あ
ればＤ６までの分周比はＭ，Ｍで等しくなる。分単位で
の計時Ｍでは最下位桁の６進は割り切れない値であまり
利用価値がないが表示しないため問題は全くない。ゲー
ト２１〜２３はスタート時に１ＭＬであるＤ１・Ｔ１と
桁上げの＋１を入力するためのものである。

スイツチは１１〜１４で１１はスタート又はストツプ交
互に繰り返すスイツチ、１２はスタート時に於いてラツ
プ表示とラツプしない表示を交互に繰り返しストツプ時
に押した場合りセツトとなる。

１３のＳＥＱはラツプの時にカウンタを瞬間りセツトし
、ＬＡＰ−ＬＡＰ間の分割された個別の値を求める機能
を持たせるための選択スイツチである。

１４は前述の分単位の計時と時分秒単位の計時の選択ス
イツチである。

１１のＳ／Ｓと１２のＬ／Ｒはチヤタリング防止回路９
によつて誤動作が防止され、且つカウン夕が１／１００
０秒単位で動作しているためスイツチからの遅れも１／
１０００秒以下に押さえられている。

１０はフリツプ・フロツプでもつて、ＳＴＡＲＴ，ＳＴ
ＡＲＴ＝ＳＴＯＰ，ＬＡＰ，ＲＥＳＥＴ信号を形成する
回路で各命令はＤ２に同期されている。

そして１０は抵抗６３，６４とコンデンサ６２によるオ
ートクリアー回路がＬＳＩ内部に作られ電源投入時はＳ
ＴＯＰ，ＲＥＳＥＴ信号が設定され表示は全てゼロにク
リアーされている。３４〜３６はりセツトのためのゲー
トでＲＥＳＥＴ又はＳＥＱの時のＤ１を除く１ワード信
号がアンドゲートを閉じるのでカウンタはりセツトされ
る。

ＳＥＱの時にＤ１を除くのは表示されない桁までりセツ
トするとＬＡＰの値を合計したものが累積誤差を生じる
理由による。これによりＳＥＱの時も各ＬＡＰ時間を合
計すれば全トータル時間と一致する。シフトレジスタ４
０と４１はラツプ時のメモリーとなるものでフリツプ・
フロツプ３７によりＬＡＰ信号の１ワード遅れＬＡＰ２
が出た時ＴＧ３９が選択されてループを作りメモリーと
なる。

ラツプでない時はＴＧ３８が選択される。ＢＣＤデコー
ダ４２への入力はカウンタから常時人力されるメモリー
側のシフトレジスタ４１から取られているのでデコーダ
への入力をカウンタかメモリーかで切り換える回路は必
要ない。

４３は並列信号を直列信号に直す変換回路であり、この
出力はＴＧ４７とインバータ４８を通りエクスクルーシ
ブゲート４９でＣＯＭ信号を用いて交番駆動用に変換さ
れ直列なセグメント情報、ＤＡＴＡとなる。

インバータ４８は書き込みがＣＯＭの半サイクルと逆相
になつているのを補正し、インバータ４５はＳＴＯＰ信
号の表示がＣＯＭと正相になつているので元に戻すため
に入れてある。アンドゲート４４はＲＥＳＥＴ（７）Ｓ
ＴＯＰ表示を消すためのもので、この表示はＴＧ４６で
ＴＷ以外のタイミングでデータ端子．力）ら直接ＳＴＯ
Ｐのセグメントを駆動する。

５０〜５５は選択された機能状態を表示するためのもの
で、Ｄ８の桁の１セグメントでＬＡＰ，Ｄ７の桁の１セ
グメントでＳＥＱ，Ｄ６でＳＥＱ，Ｄ５でＢＡＴＴつま
り電池寿命の有無をそれぞれ示す。

Ｄ１〜Ｄ４の桁の１セグメントは使われないので実際の
セグメント数はＳＴＯＰセグメントを別にして５６−４
＝５２セグメントであるがこれは駆動しないセグメント
を持つという事でシフトレジスタは５６ビツトである。
フリツプ・フロツプ５０は入力を遅延し、４３への書き
込みＴＷ−Ｔ４とのタイミングをさけるために入れてあ
る。

５６〜６１は表示パネルのシフトレジスタへの書き込み
クロツクＣＬＳを形成するもので、８ビツトのシフトレ
ジスタ５９により原信号に１．２８ＫＨｚという高い周
波数を使つているにもかかわらず、誤まりが許されない
ＣＬＳのパルス数を各桁８個づつに制御している。

Ｄ１の情報を表示パネルのシフトレジスタ（こ送るＤ２
ではオアゲート５８でＣＬＳを停止させ表示をさせない
。

最後に付け加えるとオートクリアー用の時定数、６２，
６３，６４は１０ＰＦ，１ＭΩ，１０ＭΩ程度で充分Ｌ
ＳＩ内に構成される値である。

【図面の簡単な説明】

第１図は本発明の実施例の回路図、第２図から第６図は
第１図のタイミングチヤート、第７図は第１図の回路の
桁信号の振り分けを示す。 ９・・・・・・チヤタリング防止回路、１０・・・・・
・制御回路、１１〜１４・・・・・・スイツチ、４２・
・・・・・デコーダ、４３・・・・・・並列一直列変換
回路、６２，６３，６４・・・・・・オートクリアー用
時定数。

Claims (1)

【特許請求の範囲】
1. １ 発振回路、分周回路、カウンター及び表示装置より
   なるストップウォッチにおいて、時分秒単位の計時機能
   を分単位の計時機能に切換えるスイッチを有し、前記カ
   ウンターはシフトレジスターと加算器の閉ループ接続と
   桁上げ補正回路によつて構成し、前記加算器には前記分
   周回路の出力信号及び前記桁上げ補正回路から発生する
   桁上げ信号が入力され、前記桁上げ補正回路は前記シフ
   トレジスター内を巡置する時間データーの各デジット毎
   に６進桁上げ補正又は１０進桁上げ補正を行ない、前記
   スイッチは前記時分秒単位の計時機能に換えて前記分単
   位の計時機能を選択した際に、前記各デジット毎の６進
   桁上げ補正の少なくとも一部を１０進桁上げ補正に換え
   ることを特徴とするストップウォッチ。