JPS5918651A - Manufacture of semiconductor wafer - Google Patents
Manufacture of semiconductor waferInfo
- Publication number
- JPS5918651A JPS5918651A JP12668582A JP12668582A JPS5918651A JP S5918651 A JPS5918651 A JP S5918651A JP 12668582 A JP12668582 A JP 12668582A JP 12668582 A JP12668582 A JP 12668582A JP S5918651 A JPS5918651 A JP S5918651A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- semiconductor wafer
- lot
- interface
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67276—Production flow monitoring, e.g. for increasing throughput
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体ウエノ・製造工程における生産管理及
び品質管理の合理化に寄与する半導体ウェハ製造方法に
関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a semiconductor wafer manufacturing method that contributes to streamlining production control and quality control in a semiconductor wafer manufacturing process.
半導体装置の製造方法においてウェハ処理工程は、製造
工程中極めて重要なものとなっている。In the manufacturing method of semiconductor devices, the wafer processing step is extremely important during the manufacturing process.
すなわち、ウェハ処理工程は、ホトレジスト塗布工程、
写真技術によりパターンを焼付けるマスクアライメント
工程、現像工程、エツチング工程、洗浄工程等を含み、
それぞれ作業工程の性格が異なっている。近時、生産性
向上のため上記各処理工程は一貫した連続ラインをとる
場合が多くなっている。ところが、１子部品のＩＣ化、
ＬＳＩ化が進行している現在においては、同一連続ライ
ンで処理される半導体ウェハの数は大量であり、かつ、
ト
それらのロッγ、品種の数も多い。したがって、生産管
理及び品質管理の面からみて、ウェハ処理工程は、きわ
めて煩雑なものとなっている。そこ印刻したり、ロット
識別記号をパンチ穴等で形成したカードを対応する半導
体ウェハとともに搬送することによる生産管理の合理化
が行われている。That is, the wafer processing process includes a photoresist coating process,
It includes a mask alignment process to print a pattern using photographic technology, a development process, an etching process, a cleaning process, etc.
The nature of each work process is different. Recently, in order to improve productivity, the above-mentioned processing steps are often carried out on a continuous line. However, when converting a single child component into an IC,
Nowadays, as LSI technology progresses, the number of semiconductor wafers processed on the same continuous line is large, and
There are many varieties of them. Therefore, from the standpoint of production control and quality control, the wafer processing process has become extremely complicated. Production management is streamlined by transporting cards with stamps or lot identification symbols formed in them, such as punched holes, together with the corresponding semiconductor wafers.
しかるに、前者の方法は半導体ウエノ１に記入されたロ
ット識別記号を読取る高価な読取９装置を必要とし、後
者の方法は、カードを半導体ウエノ・と同等に扱うので
、カード材料の選定が困難であるとともに、半導体ウエ
ノ為にカードを随伴させる技術上の困難さを具有してい
る。However, the former method requires an expensive reading device to read the lot identification symbol written on the semiconductor wafer, and the latter method treats the card as the same as the semiconductor wafer, making it difficult to select the card material. In addition, since it is a semiconductor material, there are technical difficulties in attaching a card.
本発明は、上記事情を参酌してなされたもので、高価な
専用装置を必要とせず、簡便な方法で、かつ、半導体ウ
ェハ以外の材料が介入することなく、半導体ウニ／・の
製造管理を自動的に行うことのできる半導体ウェハ製造
方法を提供することを目的とする。The present invention has been made in consideration of the above circumstances, and is capable of manufacturing and managing semiconductor urchins by a simple method without the need for expensive dedicated equipment, and without the intervention of materials other than semiconductor wafers. An object of the present invention is to provide a semiconductor wafer manufacturing method that can be performed automatically.
半導体ウエノ・の処理装置が稙数個連続的に配設された
半導体ウェハ処理ラインにおいて、各処理装置ごとに演
算機能及び記憶機能を有する処理制御装置を設置し、処
理装置間の半導体ウエノ・受授費
期して半導体ウエノ・に関するロッドデータ（ロット識
別記号、処理条件等）を送受信するようにしだものであ
る。In a semiconductor wafer processing line where several processing devices for semiconductor wafers are arranged in series, a processing control device with a calculation function and a memory function is installed for each processing device, and the processing control device for semiconductor wafers and receivers between the processing devices is installed. It is designed to send and receive rod data (lot identification symbols, processing conditions, etc.) regarding semiconductor wafers during the teaching period.
以下、本発明を図面を参照して、実施例に基づいて詳述
する。Hereinafter, the present invention will be described in detail based on examples with reference to the drawings.
第１図は、本実施例の半導体ウェハ製造方法で用いられ
る半導体ウェハ装置の電気回路系統図を示している。た
とえば、ホトレジスト塗布、べ一倉ング、マスクアラメ
イト、現像、洗浄等の一連の処理を行う処理装置（１−
１） 、 （１−２） 、・・・（１−ｎ）が工程順に
半導体ウェハを順送できるように設置されている。各処
理装置（１，−１）、（１−２）・（１−ｎ）には、各
別に例えばマイクロコンビコータなどからなる処理制御
装置（２−１） 、 （２−２）、・・・（２−ｎ）が
電気的に接続されている。さらに、処理装置（１−１）
への半導体ウェハの搬入側には、処理を行う半導体ウェ
ハを装填したローダ（３）及びとのローダ（３）に付設
された処理制御装置（イ）が設けられている。また、反
対側の処理装置（１−ｎ）への半導体ウェハの搬出側に
は、処理された半導体ウェハを回収するだめのアンロー
ダ（４）及びこのアンローダ（４）に付設さ゛れた処理
制御装置（イ）が設けられている。そして、ローダ（３
）に隣接して操作パネル（５）が設けられている。この
操作パネル（５）は、処理する半導体ウェハに関する各
種データを、操作パネル（５）に接続された例えばマイ
クロ・コンピユタなどの中央制御装置（６）に入力する
だめのものである。この中央制御装置（６）は、第２図
に示すように、メモリから命令を取り出シフ、算術論理
演算を行い、メモリと他の機器との間のデータ伝送を行
うマイクロプロセッサ（ｍｉｃｒｏｐｒｏｃｅｓｓｒ＋
ｒ） （７）と、読み出し専用メモリであるＲＯＭ（ｒ
ｅａｄ ｏｎｌｙ ｍｅｍｏ−ｒｙ）ｊ８）と、データ
の読出しと書込みを同時に行うことができるメモリであ
るＲノＷｉ （ｒａｎｄｏｍ ａｃｃｅｓｓｍｅｍｏｒ
ｙ） ｆ９）と、各処理装置ｆ（１−１）、（１−２）
、−’、（１−ｎ）、ローダ１３）及びアンローダ（４
）との間とのデータの交信を行うためのデータ交信イン
フェースｌ１１１１と、操作パネル（５）との信号の受
授を行うだめの人出力インタフェース（１１）とから構
成されている。FIG. 1 shows an electrical circuit diagram of a semiconductor wafer apparatus used in the semiconductor wafer manufacturing method of this embodiment. For example, processing equipment (1-
1), (1-2), . . . (1-n) are installed so that semiconductor wafers can be conveyed sequentially in process order. Each processing device (1, -1), (1-2), (1-n) has a separate processing control device (2-1), (2-2), . . . -(2-n) are electrically connected. Furthermore, processing device (1-1)
A loader (3) loaded with semiconductor wafers to be processed and a processing control device (a) attached to the loader (3) are provided on the loading side of the semiconductor wafers. Further, on the side for carrying out the semiconductor wafers to the processing equipment (1-n) on the opposite side, there is an unloader (4) for recovering the processed semiconductor wafers and a processing control device (4) attached to this unloader (4). b) is provided. And loader (3
) is provided adjacent to the operation panel (5). This operation panel (5) is used to input various data regarding the semiconductor wafer to be processed to a central control unit (6) such as a microcomputer connected to the operation panel (5). As shown in Figure 2, this central control unit (6) is a microprocessor (microprocessor +
r) (7) and ROM (r
ead-only memory) j8) and random access memory (RnoWi), which is a memory that can read and write data at the same time.
y) f9) and each processing device f(1-1), (1-2)
, -', (1-n), loader 13) and unloader (4
), and a human output interface (11) for exchanging signals with the operation panel (5).
これらマイクロプロセッサ（７）、ＲＯＭ（８）、Ｉ蘭
田）、データ交信インタフェース１［、人出方インタフ
ェース（１υは、システムバス（１４により互に接続さ
れている。一方、前記した処理制御装置（２−１）。These microprocessor (7), ROM (8), data communication interface (1), data communication interface (1) are connected to each other by a system bus (14). (2-1).
（２−２）、・・・（２−ｎ ） 、（３）、（４）は
、第３図に示すようＶＣ，−ｑイクロプロセッサ（１３
と、ＲＯＭ（１４）と、ＲＡＭ（１と、中央制御装置（
６）とのデータの受授を行うためのデータ交信インター
フェース（ｌｉと、処理装置（１−１１，（１−２）、
・・・、 （１−ｎ ）間でデータを出力するだめの処
理装置間データ送信インタフェース（１７）と、処理装
置（１−１） 、 （１−２） 、−＝、 （１−ｎ
）間でデータを入力するための処理装置間データ受信イ
ンタフェースＵと、対応する処理装置を所定の条件で作
動させるための処理装置駆動インタフェース（１！１と
から構成されている。これらマイクロプロセッサ（１３
１％ＲＯＭ ＩＩ４、ＲＡＭ ｕ！Ｊ 、データ交信イ
ンタフニス１ｎＲｓ処理装置間データ送信インタフェー
ス１１ｎ１処理装置間データ受信インタフェース１１槌
、処理装置駆動インタフェース０１は、システムバスｌ
／１により互に接続されている。(2-2), ... (2-n), (3), (4) are VC, -q microprocessor (13
, ROM (14), RAM (1), and central control unit (
6), a data communication interface (li), and a processing device (1-11, (1-2),
..., (1-n), an inter-processing device data transmission interface (17) for outputting data, and a processing device (1-1), (1-2), -=, (1-n).
), and a processing device drive interface (1!1) for operating the corresponding processing device under predetermined conditions. 13
1% ROM II4, RAM u! J, data communication interface 1nRs inter-processing device data transmission interface 11n1 inter-processing device data reception interface 11, processing device drive interface 01, system bus l
/1 are connected to each other.
つぎに、上記半導体ウェハ製造装置を用いだ本実施例の
半導体ウエノ・製造方法について述べる。Next, the semiconductor wafer manufacturing method of this embodiment using the semiconductor wafer manufacturing apparatus described above will be described.
まず、操作パネル（５）を介して中央制御装置（６）の
ＲＡＭ ｆ９）に、処理する半導体ウエノ・のロット識
ｇｌ ｉＣ号、処理条件等のロットデータを入力すると
ともに、半導体ウエノ・が装填されたカセツトをロータ
゛（３）に設置する。すると、中央制御装置（６）のＲ
ＯＭ ＋９１に格納されている基本プログラムに基づい
て、マイクロプロセッサ（７）からは、データ交信イン
タフェース（１１を介して、ロットデータがロータ゛（
３）に付設された処理制御装置（３すに送信される。ロ
ーダ（３）に付設された処理制御装置（聞は、ロットデ
ータを受信すると、ＲＯＭ（１４１に格納されて・いる
プログラムに基づいて、制御信号を処理装置駆動インタ
フェースｆｉｌを介して出すことにより、ローダ（３）
中のカセットより半導体ウエノ・を１枚ずつ取ｔＢＬ、
隣接する処理装置Ｗ（１−１）に搬出するとＩＨＪ時に
、送イ言インタフェース（１ηを介してロットデータを
処理布制御装置（“２−１）に送信する。し力１して、
各処理装置（１−２）、（１−３）、・・・ノ１−ｎ）
は、手前の処理装置７５１ら搬送されてくる半導体ウエ
ノ・を搬入すると同時に、受信インタフェースＩｊ９を
介してロットデータを受信し、ロットデータに対応する
所定の処理を実施する。たとえば、処理装置（１−１）
が、ホトレジスト塗布装置である場合、ローダ（３）よ
り搬送されてきた半導体ウエノ１は、真空チャックの保
持面上に位置決めされ、高速回転されると同時に、ホト
レジスト液剤が噴射され、半導体ウエノ・全面に均一に
ホトレジストが被着されるが、このような処理のシーケ
ースは、第４図のフローチャートで示すようなものとな
る。すなわち、処理制御装置（２−１）にては、つねに
搬入される半導体ウェハがあるか否かが例えば光センサ
からの検出信号に基づいて判断される（第４図ブロック
（２υ）。もし、搬入される半導体ウニノーがある場合
は、マイクロプロセッサ（１３からは、処理装置駆動イ
ンタフェース（１１を介して、処理装置（１−１）の搬
入機構に制御信号が出力され、半導体ウエノ・は、真空
チャックの保持面上に位置決めされる（第４図ブロック
（、！５ ）。これと平行して、処理制御装置（２−１
）にては、処理装置間データ受信インタフェース１１８
１を介して、処理制御装置（３）からのロットデータの
受信処理を行い（第４図ブロック＋２３ ） 、当該半
導体ウェハが新しいロットに属するか否かの判断をマイ
クロプロセッサ（１国で行う（ブロックｒＢ４） ）。First, input lot data such as the lot identification number and processing conditions of the semiconductor wafer to be processed into the RAM f9) of the central control unit (6) via the operation panel (5), and then input the lot data such as the lot number and processing conditions of the semiconductor wafer to be loaded. Place the finished cassette on the rotor (3). Then, R of the central control device (6)
Based on the basic program stored in the OM+91, lot data is transmitted from the microprocessor (7) to the rotor (11) via the data communication interface (11).
When the processing control device (3) attached to the loader (3) receives the lot data, the processing control device (3) attached to the loader (3) transmits the lot data based on the program stored in the ROM (141). the loader (3) by issuing a control signal through the processor drive interface fil.
Take out the semiconductor ueno one by one from the cassette inside.
When the fabric is carried out to the adjacent processing device W (1-1), the lot data is sent to the processing fabric control device (2-1) via the transmission interface (1η) during IHJ.
Each processing device (1-2), (1-3), ... no 1-n)
receives the lot data via the reception interface Ij9 at the same time that the semiconductor wafer transported from the front processing device 751 is carried in, and performs predetermined processing corresponding to the lot data. For example, processing device (1-1)
In the case of a photoresist coating device, the semiconductor wafer 1 transported from the loader (3) is positioned on the holding surface of the vacuum chuck and rotated at high speed, and at the same time, the photoresist liquid is sprayed and the entire surface of the semiconductor wafer is coated. The photoresist is uniformly deposited on the substrate, and the process case is as shown in the flowchart of FIG. That is, the processing control device (2-1) always determines whether there is a semiconductor wafer to be carried in, based on a detection signal from an optical sensor (block (2υ) in FIG. 4). When there is a semiconductor device to be carried in, a control signal is output from the microprocessor (13) to the carrying mechanism of the processing device (1-1) via the processing device drive interface (11), and the semiconductor device is transferred to the vacuum It is positioned on the holding surface of the chuck (Fig. 4 block (,!5). In parallel with this, the processing control device (2-1
), the inter-processing device data reception interface 118
1, the lot data is received from the processing control device (3) (block +23 in Figure 4), and a microprocessor (performed in one country) determines whether the semiconductor wafer in question belongs to a new lot. Block rB4)).
そして、当該半導体ウエノ・が新しいロットに属する場
合は、受信したロットデータをＲＡＭ Ｉｓに登録する
（第４図ブロック（ハ））。もし、プログラムυでの判
断で、半導体ウエノ・の搬入がない場合、及び、ブロッ
ク＋２（イ）での判断で搬入されてきた半導体ウェハが
新しいロットに属していない場合（このときの半導体ウ
ェハのロットデータは、既にＲＡＭ ＋１５１に格納さ
れている、）及び、ブロックセ９の処理が完ｒしている
場合は、マイクロプロセッサ（１りにて、未処理半導体
ウェハの有無の判断がなされる（第４図ブロック（２ｅ
）。未処理半導体ウニノーがある場合は、 ＲＡＭ（＋
５１に格納されているロットデータ及びＲＯＭ ＋１４
１に格納されている基本加ニブログラムに基づいて、処
理装置駆動インタフェースｕ！１を介して出力された制
御信号により、前述したホトレジスト塗布処理が行われ
る（第４南ブロツク（′Ａη）。しかして、ブロック（
２７）の処理が完了した場合、及び、ブロック（４）に
て未処理半導体ウエノ・がないと判断された場合は、半
導体ウエノ・を次の工程であるベーキング処理を行う処
理装置（１−２）に搬出するだめの制御信号が、処理装
置駆動インタフェース１１３を介して搬出機構に出力さ
れる（第４図ブロック＋２１ ）。これと平行して、搬
出される半導体ウェハに関するロットデータが処理装置
（１−２）に付設されている処理制御装置（２−２）に
送信される（第４図ブロック１．（ｔｌｌ ）。処理装
置（１−２）にては、処理装置（１−１）と同様第４図
のフローチャートに従って所定の処理が行われる。以下
、処理装置（１−３）、（１，−４）、・・・（１−ｎ
）についても、半導体ウェハとロットデータは、１対１
の関係を維持するとともにＦＩＦＯ（Ｆｉｒｓｔ−Ｉｎ
−Ｆｉｒｓｔ−Ｏｕｔ ）を守りながら順送りされ、各
種処理が進行する。このように、本実施例の半導体ウェ
ハ製造方法は、半導体ウェハの処理装置間での搬送と同
期して、半導体ウェハが搬出される処理装置傾付随して
設けられでいる処理制御装置に格納されている半導体装
置ハのロットデータを半導体ウェハが搬入される処理装
置に付随して設けられている処理制御装置に伝送するよ
うにしだもので、半導体ウェハごとに直接ロット識別記
号を印刻する必要がなくなる。If the semiconductor substrate belongs to a new lot, the received lot data is registered in the RAM Is (block (c) in FIG. 4). If, as determined by the program υ, no semiconductor wafers have been brought in, and if the semiconductor wafers that have been brought in do not belong to a new lot, as determined by block +2 (a), The lot data has already been stored in the RAM +151), and if the processing of the block controller 9 has been completed, the microprocessor (1) determines whether there are any unprocessed semiconductor wafers ( Figure 4 block (2e
). If there is an unprocessed semiconductor unit, RAM (+
Lot data stored in 51 and ROM +14
1, the processing unit driving interface u! 1, the photoresist coating process described above is performed (fourth south block ('Aη)).
27) is completed, and if it is determined in block (4) that there is no unprocessed semiconductor wafer, the semiconductor wafer is transferred to the processing equipment (1-2) for the next step of baking treatment. ) is output to the unloading mechanism via the processing device drive interface 113 (block +21 in FIG. 4). In parallel with this, lot data regarding the semiconductor wafers to be carried out is transmitted to the processing control device (2-2) attached to the processing device (1-2) (block 1. (tll) in FIG. 4). In the processing device (1-2), predetermined processing is performed in accordance with the flowchart of FIG. 4 similarly to the processing device (1-1). ...(1-n
), the semiconductor wafer and lot data are one-to-one.
FIFO (First-In
-First-Out), and various processes proceed. As described above, in the semiconductor wafer manufacturing method of this embodiment, the semiconductor wafer is stored in the processing control device provided in conjunction with the processing device from which the semiconductor wafer is unloaded, in synchronization with the transfer of the semiconductor wafer between the processing devices. It is designed to transmit lot data of the semiconductor equipment being used to the processing control device attached to the processing equipment into which the semiconductor wafers are transported, and it is necessary to directly stamp a lot identification symbol on each semiconductor wafer. It disappears.
まだ、ロットデータには、処理条件も含まれているので
、新しいロットデータを受信した処理制御装置は、ロッ
ト変化に即応した処理条件で所定の処理を行うように、
対応する処理装置を制御でき、作業者がロット変化に対
応して各処理装置の設定条件を調整しなおす必果がなく
なり、作業者の負担が大幅に軽減するとともに、生産能
率も格段に向上する。Since the lot data still includes processing conditions, the processing control device that receives new lot data performs predetermined processing under processing conditions that immediately respond to changes in the lot.
The corresponding processing equipment can be controlled, eliminating the need for the operator to readjust the setting conditions of each processing equipment in response to lot changes, greatly reducing the burden on the operator and significantly improving production efficiency. .
なお、上記実施例においては、ロットデータは、ロット
識別記号及び処理条件から構成されているが、処理装置
の数が多い場合には、ロットデータの量も厖大なものと
なるので、ロットデータに含ませる処理条件データを基
本的データに限定し、詳細な処理条件については、各処
理制御装置（２−１）、（２−２）、・、・・、（２−
ｎ）にて新しいロットデータを処理装置間データ受信イ
ンタフェース１１を介して受信するごとに、中央制御装
置（６）に照合し、当該処理装置に必要な詳細処理条件
のみをデータ父信インタフェースｔｔｅを介してＲＡＭ
（＋５に格納するようにしてもよい。のみならず、ロ
ットデータは、ロット識別記号のみとし、各処理制御装
ｆ（２−１）（２−２）、・・・、（２−ｎ）にては、
半導体ウェハの搬入にともなって伝送されてきたロット
識別記号と直前の半導体ウェハのロット識別記号とを比
較し、ロットが異なる場合に、中央制御装ｆｔ （６）
より必要な処理条件データをＲＡＭ （＋５）にいった
ん格納し、この処理条件データに基づいて対応する処理
装置を制御するようにしてもよい。In the above embodiment, the lot data consists of a lot identification symbol and processing conditions, but if there are many processing devices, the amount of lot data will be enormous, so the lot data The processing condition data to be included is limited to basic data, and detailed processing conditions are provided to each processing control device (2-1), (2-2), . . . , (2-
Each time new lot data is received via the inter-processing device data reception interface 11 in n), it is checked in the central control device (6) and only the detailed processing conditions necessary for the processing device are sent to the data transmission interface tte. via RAM
(+5 may be stored. In addition, the lot data may be stored in the lot identification symbol only, and each processing control device f(2-1)(2-2),...,(2-n) In the
The lot identification code transmitted when the semiconductor wafer is brought in is compared with the lot identification code of the immediately preceding semiconductor wafer, and if the lots are different, the central control system ft (6)
More necessary processing condition data may be temporarily stored in RAM (+5), and the corresponding processing device may be controlled based on this processing condition data.
本発明の半導体ウェハ製造方法は、複数の処理装置が連
続的に配設された半導体ウェハ処理ラインにおける半導
体ウェハの搬送と同期して、各処理装置ごとに付設され
た処理制御装置に、搬送された半導体ウェハのロットデ
ータを伝送するようにしたもので、半導体ウェハのロッ
トをソフト処理によシ把捉して、ロット変化に即応した
処理を行うことができる。したがって、半導体ウェハに
ロット番号を印刻し−１、かつ読出すだめの高価な専用
装置を必要とせず、また、処理装置に半導体ウェハのロ
ット番号を示す半導体ウェハ以外の材料が介入すること
ｉくなる。その結果、半導体ウェハ処理ライン全体が自
動化に極めて適合したものとなり、生産能率が向上する
とともに、作業員の負担が大幅に軽減するという顕著な
効果を奏する。In the semiconductor wafer manufacturing method of the present invention, the semiconductor wafer is transported to a processing control device attached to each processing device in synchronization with the transportation of the semiconductor wafer in a semiconductor wafer processing line in which a plurality of processing devices are sequentially arranged. This system is designed to transmit lot data of semiconductor wafers that have been changed, and it is possible to grasp the lot of semiconductor wafers through software processing and perform processing that immediately responds to changes in the lot. Therefore, there is no need for an expensive dedicated device for imprinting and reading out lot numbers on semiconductor wafers, and there is no need for materials other than semiconductor wafers to be used in processing equipment to indicate the lot numbers of semiconductor wafers. Become. As a result, the entire semiconductor wafer processing line becomes highly suitable for automation, which has the remarkable effect of improving production efficiency and significantly reducing the burden on workers.
第１図は本発明の一実施例の半導体ウェハ製造方法に用
いられる装置の電気回路系統図、第２図は第１図の中央
制御装置の構成を示す電気回路図、第３図は第１図の処
理制御装置の構成を示す電気回路図、第４図は本発明の
一実施例の半導体ウェハ製造方法を示すフローチャート
である。
（１−１）、（１−２）、・、（１−ｎ）：処理装置（
２−１）、（２−２）、・・、（２−ｎ）：処理制御装
置代理人 弁理士 則 近 憲 佑
（ｌ’ｌか１名）
策１図
第２図 策３図FIG. 1 is an electric circuit system diagram of a device used in a semiconductor wafer manufacturing method according to an embodiment of the present invention, FIG. 2 is an electric circuit diagram showing the configuration of the central control device of FIG. 1, and FIG. FIG. 4 is an electric circuit diagram showing the configuration of the processing control device shown in the figure, and FIG. 4 is a flowchart showing a semiconductor wafer manufacturing method according to an embodiment of the present invention. (1-1), (1-2), ., (1-n): Processing device (
2-1), (2-2),..., (2-n): Processing control device agent Patent attorney Noriyuki Chika (l'l or one person) Figure 1 Figure 2 Figure 3
Claims (1)
記処理装置間の順送により上記半導体ウェハに各種処理
を行う半導体ウエノ・製造方法においづいて対応する上
記処理装置を駆動する処理制御して上記半導体ウエノ・
が受授される上記処理装置ることを特徴とする半導体ウ
エノ・製造方法。Processing control for driving the corresponding processing apparatus according to a semiconductor wafer manufacturing method in which a plurality of processing apparatuses for semiconductor wafers 1 are arranged in series and various processes are performed on the semiconductor wafer by sequential feeding between the processing apparatuses. The above semiconductor ueno・
A method for producing a semiconductor wafer, characterized in that the above-mentioned processing apparatus receives and receives a semiconductor wafer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12668582A JPS5918651A (en) | 1982-07-22 | 1982-07-22 | Manufacture of semiconductor wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12668582A JPS5918651A (en) | 1982-07-22 | 1982-07-22 | Manufacture of semiconductor wafer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5918651A true JPS5918651A (en) | 1984-01-31 |
Family
ID=14941315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12668582A Pending JPS5918651A (en) | 1982-07-22 | 1982-07-22 | Manufacture of semiconductor wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5918651A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01219538A (en) * | 1988-02-26 | 1989-09-01 | Shimadzu Corp | Test-piece cracking observing device |
| JPH01251606A (en) * | 1988-03-30 | 1989-10-06 | Dainippon Screen Mfg Co Ltd | Wafer processing apparatus |
| JPH02240542A (en) * | 1989-03-14 | 1990-09-25 | Tokai Shikenki Seisakusho:Kk | Automatic measuring instrument for brinell hardness |
| US9477129B2 (en) | 2009-03-31 | 2016-10-25 | View, Inc. | Fabrication of low defectivity electrochromic devices |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49107678A (en) * | 1973-02-05 | 1974-10-12 | ||
| JPS5548120A (en) * | 1978-09-30 | 1980-04-05 | Toshiba Corp | Conveying system |
| JPS55150221A (en) * | 1979-05-10 | 1980-11-22 | Toshiba Corp | Semiconductor fabricating process control system |
-
1982
- 1982-07-22 JP JP12668582A patent/JPS5918651A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49107678A (en) * | 1973-02-05 | 1974-10-12 | ||
| JPS5548120A (en) * | 1978-09-30 | 1980-04-05 | Toshiba Corp | Conveying system |
| JPS55150221A (en) * | 1979-05-10 | 1980-11-22 | Toshiba Corp | Semiconductor fabricating process control system |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01219538A (en) * | 1988-02-26 | 1989-09-01 | Shimadzu Corp | Test-piece cracking observing device |
| JPH01251606A (en) * | 1988-03-30 | 1989-10-06 | Dainippon Screen Mfg Co Ltd | Wafer processing apparatus |
| JPH0618164B2 (en) * | 1988-03-30 | 1994-03-09 | 大日本スクリーン製造株式会社 | Wafer processing equipment |
| JPH02240542A (en) * | 1989-03-14 | 1990-09-25 | Tokai Shikenki Seisakusho:Kk | Automatic measuring instrument for brinell hardness |
| US9477129B2 (en) | 2009-03-31 | 2016-10-25 | View, Inc. | Fabrication of low defectivity electrochromic devices |
| US9664974B2 (en) | 2009-03-31 | 2017-05-30 | View, Inc. | Fabrication of low defectivity electrochromic devices |
| US9904138B2 (en) | 2009-03-31 | 2018-02-27 | View, Inc. | Fabrication of low defectivity electrochromic devices |
| US11947232B2 (en) | 2009-03-31 | 2024-04-02 | View, Inc. | Fabrication of low defectivity electrochromic devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101802978B (en) | Substrate processing method and substrate processing system | |
| TW464940B (en) | Method and apparatus for process control of semiconductor device fabrication line | |
| CN106686894B (en) | The method and system promoted suitable for circuit board etching processing high efficiency intelligence | |
| JPS61123150A (en) | Production apparatus | |
| JPS5918651A (en) | Manufacture of semiconductor wafer | |
| CN101383310B (en) | Production line management system and method | |
| JP4347046B2 (en) | Semiconductor manufacturing equipment control system | |
| JPH0562873A (en) | Semiconductor manufacturing apparatus | |
| JPH06132696A (en) | Substrate carrier | |
| JP2935532B2 (en) | Printed wiring board production line controller | |
| CN100474121C (en) | Substrate processing system and substrate processing method | |
| JP2003124288A (en) | Method for manufacturing semiconductor | |
| JPS61249250A (en) | Follow-up device for workpiece | |
| CN106233428A (en) | Lithographic equipment and article manufacturing method | |
| JP2934245B2 (en) | Production management method | |
| JP2850018B2 (en) | Semiconductor substrate continuous processing system | |
| JP3136780B2 (en) | Semiconductor manufacturing apparatus and semiconductor device manufacturing method | |
| JPH0744614A (en) | Device for controlling production and method therefor | |
| JPH07281171A (en) | Production device for color filter | |
| JPH09275049A (en) | Inline process system constituted with a plurality of equipment | |
| JP2523638B2 (en) | Semiconductor equipment operation data collection method | |
| JPH1048587A (en) | Management method of substrate | |
| JPH104042A (en) | Semiconductor manufacturing process control system | |
| JPS62139316A (en) | Wafer process treatment device | |
| JPH04282824A (en) | Method and apparatus for processing |