JPS59181663A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、ダイオード、トランジスタ等の回路素子を
形成したプレーナ型の半導体装置に関する。

ブレーナ型の半導体装置にあっては、半導体基体の特定
される主表面に対して、この基体と反対導電型、あるい
は同一導電型の不純物を拡散して、タイオード、１−ラ
ンリスタ等の回１烙素子を形感し、さらにこれら回路素
子の電榊部を選択的に接続して回路装置を構成するよう
にしている。このような半導体装置（こあっては、基体
表面の反転によるリーク電流を阻止するために、回路素
子動作部を取り囲むようにして、チャンネルストッパを
形成することが考えられている。このチャンネルストッ
パ（共、上記動作部と基体千ツブ端部との曲において、
基体と同褥直型の高濃反領域によって構成される。

第１図はこのようなチャンネルストッパ′をイラ゛する
トランジスタを構成する半導体装置のチップ端部の断面
構成を示すもので、コレクタ々なるＮ型の半導体基体１
１の真面部にＮ型のコレクタ拡散値域１２を形成すると
共に、その主表面にＰ７ａベース領域Ｉ３が形成される
。そして、このベース唄域１３を取り囲むようにして、
ナツプ端部との］甲にチャンネルストッパとなるＮ＋高
濃度領域１４を形成するものである。この場合、このＮ
″−Ａｍ　Ｉｐｚ　’ｔｉｒｊ域Ｉ４は、通常スペース
の節約上、１ｘＩのようにベース領域１３と反対側は基
体チップ端部と共有となっている。

このような半導体装置において、例えはイクニツション
パルスのような高圧、旨速の→ノーージパルスが印加さ
れると、素子は必ずプレイ゛クダウンして混流を流す。

ブレーナ型の素子にあっては、一般的にチップ端部の耐
圧は低いもので゛　あり、ブレイクダウン電流は、チッ
プ端部から高濃度領域Ｉ４を通って横方向に流れやすく
なる。特に、前述したように高濃度領域Ｉ４がチップ端
部と共通状態にある時は、上記ブレイクダウン電流の流
れやすい状態であることが、実ｊ戒による素子の破壊状
態、耐サージパルス能力から確認された。

この発明は上記のような点に穐みなされたもので、ブレ
イクダウン電流の生ずる状態で、その７ｉ流が基体表面
を通って横方向に広がり、例えばチップ端部に粛１流集
中が生じないようにして、ザージ耐量を効果的に向上さ
せ、ザージスクリーニンクの歩留りの向上が充分なされ
るようにする半導体装ａ＋提供しようとするものである
。

すなわち、この発明に係る半導体装置は、前を己チャン
ネルスドンパとなる高濃＋灰斯ｉ　Ｊ或を４又り囲むよ
うにして、電気的に浮遊するようにしてブ査体と反対導
電型の領域を形成するものである。

以下図面を参照してこの発明の一実施例を説明する。第
２１′、Ａはチップ端部の断面構成を示すもので、この
実施例ではブレイクタウン素子となるダイオード部を示
している。まず、Ｎ型の半導体基体１１の弧面部には、
Ｎコレクタ拡散領域１２を形成すると共に、この基体Ｉ
ｌの主表面部にはＰ型ベース領域１３が形成されている
。このベース領域１３は、この半導体扇体ＺＺに形成さ
れる回路素子の動作部の一部を構成するもので、このベ
ース領域Ｉ３を含む素子動作部を取り囲むよう（こして
、基体・１１と同尋這型のカソード高濃度領域となるｗ
ｊｌの領域１５を形成する。そして、このチャンネルス
トッパとなる第］の値域１５をさらに取り囲むようにし
て、カレントリミッタリングと呼ぶＰｕ接合による第２
のヤ貝域Ｉ６を形成する。この第２の領域１６は、第１
の・領域１５の外周部（こ、この領域１５およびナツプ
端縁部それぞれから離間する状態で、且つ電気的に浮遊
させて形成する。この第２の領域１６は、トランジスタ
のベース領域あるいはダイオードのアノード領域と同時
に形成すれば、通常の半導体回路素子の形成工程と同時
に形成することができるもので、その拡散の深さは、深
い程効抹的であり、表面の影響を受けない程度の深さ、
例えば２μｍ、１１上の拡散深さとすればよい。

図において、１７はｓ　ｉｏ２の絶縁膜、１８はベース
電極であり、アノードＡ、カソードにの４出端子が適宜
接続される。また、上記絶縁膜１８上には、ベース領域
１３および第１の領域１５にそれぞれ一部重なり合うよ
うにして形成したゲート成極１９が形成され、このゲー
ト電極１９はブレイクダウン這圧を制御するために用い
られる。

第３図は、上記第２の領域１６によるカレントリミッタ
リングを有するアバランシェダイオードを内威したモノ
シリツクダーリントントランジスタ回路を構成する半導
体装置の具体例を示すもので、この半導体装置により構
成される回路は第４図に示すようになる。すなわち、こ
の回路はイグナイタの出力ダーリントン回路であり、駆
動段トランジスタＴｒ／および出力段トランジスタＴｒ
２をダーリントン接続することζこより構成される。そ
して、出力段トランジスタＴｒ２のコレクタとベースと
の間に保強ダイオードＤＺを接続するものである。

すなわち、第３図において半導体基体１１は濃度Ｉ　Ｘ
　１０１４ａｔｎｎｓ／ＣｙＪのＮ型で構成し、コーレ
クタ拡散領域１２は炉に構成する。そして、基体１１の
生麦１ｍ上には、Ｐ型のアノード領域２０、ｍ　ｌｒ段
および出力段トランジスタのベース領域２１．２２が形
成され、さらにこれら領域２０〜２２部を取り囲むよう
にして基体チップ端縁から配量する状態でＰ型の第２の
領域１６を形成する。この場合、上記Ｐ型の領域２０〜
２２および１６は、基体１１の主表面に対して同時に拡
散形成されるもので、拡散深さ３０μｍとされる。才た
、この基体１１の主表向の第２の領域Ｉ６の内仰部（こ
は、上記領域？θ〜２２を取り囲み、これら領域２０〜
２２ζこよる素子朝作部および第２の領域１６からそれ
ぞれ離間する状態で、ダイオードのアノード領域となる
Ｎ＋型の４１の領域１５を形成するもので、拡散深さ２
０μｍζこ設足される。２３および２４はそれぞれベー
ス領域２１．２２にＮ型を拡散して形成した駆’ｅｈ　
ＩＧおよび出力段トランジスタのエミッタ領域で、この
領域２３，２４４−Ｊ拡散深さ１８μｍで形成される。

゛　そして、上記ダイオードのアノード領域２０および
第１の領域１５に一部重なるようにして、絶縁膜Ｉ７を
介してアルミニウム等によるゲート電極１９を形成して
なる。その他、２５は駆動段ベース電極、２６は出力段
エミッタ電極。

２７は７鳴動段エミッタ電極、２８は出力段ベース電極
であり、ダイオードのアノード電極と共用あるいは接続
して構成される。

ここで、第１図にこ示した従来の半導体装置にライて検
討してみると、イクニツションパルス′停の１万〜４万
ボルトの高電圧で、且つ高速で立ち上るサージパルスを
印加すると、素子はかならずブレイクダウンして電流を
流す。そして、この電流は数１ＯＡ−ｉ１００Ａに達す
ること−としてはそれ程大きくない。

ブレーナ型累子は、一般に領域１３端部の耐圧が低く、
シたがってブレイクダウン電流は最初に領域Ｉ３の扉部
から領域１４を辿って基体チップの端部へと横方向ζこ
流れやすく、前述したよう（・こ領域１４の端部がチッ
プ端部と共通の時は、この［頃回が強い。ブレイクダウ
ン１流が基体１１の表面に近い領域を通って横力向ζこ
広がると、表面の電荷、応力等の影響を受けやすく、表
面近傍に多いわ々の欠陥等のために、数１０Ａオーグの
電流がある一部分に集中する。

このため、素子は破壊されやすくなる。

この点、上記実施例に示したようにカレントリミッタリ
ングとなる第２の領域Ｉ６を形成するものである。この
場合、この領域１６は不活性領域、すなわち窒乏層が腐
任する範囲外であって、基体ＩＩと反対導電型であるこ
とが必要である。

すなわち、この第２の領域Ｉ６が存在することにより、
上記ブレイクダウン電流は樋方向に流れ難くなり、素子
の破壊制量を大幅番こ向上させることかでさる。。

ここで、第３図で示したような第２の傾城１６を形成し
たイグナイタ用ダーリントンパワートランジスタ（こお
いて、イクニツションザージを直接印訓する試験を行な
ったところ、その歩留りは９９〜１００％か良品であっ
た。これに対シテ第２の領域１６の存在しないものにお
いては、同様の試験の結果、良品率（ま４０〜７０％で
あり、はとんど領域Ｉ３の端部から領域１４を通つ゛Ｃ
チップ端部に至る表面部分に破壊が存在した。

同、この発明ζこおいては、実施例に示したものとＰ、
Ｎｕ部分を逆として構成した場合においても同様の効果
が得られるものであり、また第２の領域１６をＰ型の拡
散接合ではなく、メサ溝、あるいは酸化物分離層として
も可能である。しかし、ブレーナ型の素子製造工程を考
１嘱すると、拡散層とするのが最も前便である。

【図面の簡単な説明】

４１図は従来の半導体装置を説明する断面構成図、第２
図はこの発明の一実施例（こ係る半導体装置の１９テ而
構成図、第３図は上記牛導体装置４をターリントントラ
ンジスタに応用した例を示すもので、（Ａ）は平面の一
部を示す図、（１３）は断１１］］Ａ］”４成図、第４
図は上記ダーリントントランジスタの等価回路を示す図
である。 ＩＩ・・・半導体基体、１２・・・コレクタ拡散領域、
Ｉ３・・・ベース領域、１５・・・第１の領域（カソー
ド高ｉ＃度領域）、１６・・・第２の領域。 出願人代理人　弁理士　鈴　江　武　彦第１図 第２図

Claims (2)

【特許請求の範囲】
1. （１）　　半導体基体の主表面部に形成された素子動作
   部と、この素子動作部を取り囲むように上１批基体の主
   表面部に形成されこの基体と同一導電型の高濃度領域で
   なる第１の領域と、この第１の領１或の外側を取り囲む
   ようにして表面の影響を受けない程度の深さで形成した
   上記基体と反対導電型の第２の領域とを具備し、この第
   ２の領域は上記第１の傾城および基体り１１＾縁ＸＢか
   ら、それぞれ離間して設定されるようにしたことを特徴
   とする半導体装置。
2. （２）上記第２の′ｉホ域は拡散接合で構成するように
   した特許請求の範囲第１項記載の半導体装置。 （力　上ｉ；己亀２の領域の拡故深さは少なくとも２μ
   ｍｎ以上とした特許請求の範囲第２１目記載の半導体装
   置。