JPS59180307A - Automatic positioning method - Google Patents
Automatic positioning methodInfo
- Publication number
- JPS59180307A JPS59180307A JP58054177A JP5417783A JPS59180307A JP S59180307 A JPS59180307 A JP S59180307A JP 58054177 A JP58054177 A JP 58054177A JP 5417783 A JP5417783 A JP 5417783A JP S59180307 A JPS59180307 A JP S59180307A
- Authority
- JP
- Japan
- Prior art keywords
- aligned
- image pattern
- offset
- pattern data
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7088—Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Supply And Installment Of Electrical Components (AREA)
Abstract
Description
【発明の詳細な説明】
(イ)発明の技術分野
本発明は自動位:yシ合わせ方法に係り、特に被位置合
わせ物と位置合わせ物とを、位置合わせのため、移動さ
せることなしに、上記両者の画像パターンデータの取得
、その処理に独得の技法を取り入れて上記両者の位置合
わせに供する信号を発生させる自動位置合わせ方法に関
する。Detailed Description of the Invention (a) Technical Field of the Invention The present invention relates to an automatic alignment method, in particular a method for aligning an object to be aligned and an object to be aligned without moving the object for alignment. The present invention relates to an automatic positioning method that incorporates a unique technique into the acquisition and processing of image pattern data for both of the above, and generates a signal used for positioning the above.
(0)技術の背景
各種製造分野では、被位置合ね上物と位置合わせ物とを
位置合わせすることが必要になる。例えば、回路基板の
製造においては被位置合わせ物としてのプリント配線基
板の配線の指定箇所に、位11を合わせ物としての半導
体集積回路パッケージのリードを市ね合わせる作業が必
要になる。(0) Background of the Technology In various manufacturing fields, it is necessary to align an object to be aligned and an object to be aligned. For example, in the manufacture of circuit boards, it is necessary to align the leads of a semiconductor integrated circuit package, which serve as a matching material, to designated locations of wiring on a printed wiring board, which serves as a matching material.
このような場合の位置合わせ方法として、上記Iけ定箇
所及びリードを含む領域のパターンを取得して、そのパ
ターンマツチングを行なって位置合わせするという技法
もあるが、この技法にはなお祭!決せねばならない問題
があり、この問題に解決を与えるべく本出願人発明者に
よって開発された技法もあるが、この技法では移動を不
可欠の要件としており、位置合わせに時間を要する外、
照明上の制約がある等の問題を抱えている。As a positioning method in such a case, there is a technique of acquiring the pattern of the area including the above-mentioned I-position points and leads, and performing pattern matching to perform positioning, but this technique is still difficult to use. There is a problem to be solved, and there is a technique developed by the applicant's inventors to solve this problem, but this technique requires movement, requires time for alignment, and
There are problems such as lighting restrictions.
(ハ)従来技術と問題点
上述本出願人発明者による自動位置合わせ(特開昭55
−88347号公報参照)は次のようなものである。先
ず、第1図のようにセンサカメラaによりプリント基板
すの、半導体集積回路パ・ノケージのリードと半田接続
される所定の配線箇所Cから画像パターンをとり、その
2値化パターンを゛7スタ用イメージパターンとして保
持する。次に、第2図に示すように、プリント基板す上
に半導体パッケージdのリードeを位置イjけ、これら
所定の配線箇所Cとリードeを含む領域をセンサカメラ
aで撮像し、その画像パターンの2値化パターンをスキ
ャン用イメージパターンとして(呆持する。(c) Prior art and problems The above-mentioned automatic positioning by the inventor of the present applicant (Japanese Patent Laid-Open No. 55
-88347) is as follows. First, as shown in Figure 1, an image pattern is taken from a predetermined wiring location C that is soldered to the lead of a semiconductor integrated circuit board on a printed circuit board using a sensor camera a, and the binarized pattern is converted into a It is retained as an image pattern for use. Next, as shown in FIG. 2, the leads e of the semiconductor package d are positioned on the printed circuit board, the area including these predetermined wiring locations C and the leads e is imaged by the sensor camera a, and the image is captured. The binarized pattern of the pattern is used as an image pattern for scanning.
これらのパターンに対し、次のように定限される評価係
数Fを導入し、このFの値が最小になるまで、即ち、第
3図グラフのFが最小値になるまでパ・7ケージdを移
動さ一ヒ、その都度FO)算定を行なう。ここに、Fは
F= Σ(Mn−3n)
n ”1
で、mはデータ取得領域の全ピント数、hi nはマス
ク用・イメージパターンにおける第nビット目のビット
で、基板配線の存在しないことを表わすビット、Snは
スキャン用イメージパターンにおりる第nピッ)・目の
ビットで、基板配線又はパッケージリードの存在するこ
とを表わすビットである。For these patterns, we introduce an evaluation coefficient F that is limited as follows, and perform seven cages d until the value of this F becomes the minimum, that is, until F in the graph of Figure 3 reaches the minimum value. Calculation is performed each time the FO is moved. Here, F is F = Σ(Mn-3n) n ''1, m is the total number of focuses in the data acquisition area, h is the n-th bit in the mask/image pattern, and there is no board wiring. The bit Sn is the n-th bit in the scan image pattern, and is a bit that indicates the presence of board wiring or package leads.
このような処理を繰返していき、上述Fの値が最小値に
なることで、上述所定の配線箇所とす+ドとの位置合わ
せが完了したことになるというものである。When such processing is repeated and the above-mentioned value of F becomes the minimum value, the alignment between the above-mentioned predetermined wiring location and +C is completed.
このような処理であることから、機械的精度が高いこと
を要しないばかりでなく、認識論理回路の単純化、基板
の歪に起因する問題の回避、汎用性、リーFの曲りの問
題の可及的解決等を達成しうるのであるが、上述の如く
、位置合わせまでに反復した移動を不可欠とし、所要時
間が長くなるし、又反射光の利用になるという照明上の
制約がある。This type of processing not only does not require high mechanical precision, but also simplifies the recognition logic circuit, avoids problems caused by board distortion, provides versatility, and eliminates the problem of bending of the lead F. However, as mentioned above, it requires repeated movement until positioning, which increases the time required, and there are lighting restrictions such as the use of reflected light.
(2)発明の目的
本発明は上述したような従来技術の有する欠点に鑑みて
創案されたもので、その目的は位置合わせに供する信号
を得るのに被位置合わせ物及び位置合わせ物相互間の移
動を全く要せず、しかも照明の制約も緩和しろる自動位
置合わせ方法を提供することにある。(2) Purpose of the Invention The present invention was devised in view of the above-mentioned drawbacks of the prior art, and its purpose is to obtain a signal for use in positioning between the objects to be aligned and the objects to be aligned. An object of the present invention is to provide an automatic positioning method that does not require any movement and can also alleviate lighting restrictions.
(、→発明の構成
そして、この目的は被位置合わせ物及び位置合わせ物の
画像パターンデータを、これら両画像パターン間に予め
決められたオフセント量を与えるようにして取得し、そ
の両画像パターンデータから上記被位置合わせ物と上記
位置合わせ物との間の位置合わせ度を表わすパターン量
を求め、該パターン量を最小にしたオフセント量から上
記被位置合わせ物と上記位置合わせ物の位置合わセ°に
供する信号を発生させるごとによって達成される。(,→Structure of the InventionAnd, this purpose is to acquire image pattern data of an object to be aligned and an object to be aligned by giving a predetermined offset amount between these two image patterns, and obtain the image pattern data of both image patterns. A pattern amount representing the degree of alignment between the object to be aligned and the object to be aligned is calculated from the offset amount that minimizes the pattern amount. This is achieved by each time a signal is generated.
(→発明の実施例
以下、添付図面を参照しながら、本発明の実施例を説明
する。(→Embodiments of the Invention Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
第4図及び第5図は本発明の一実施例を示す。4 and 5 show an embodiment of the present invention.
第4図においζ、1は被位置合わセ物であるプリント配
線基板2のバッド3を含む領域を撮像する′r vカメ
ラで、4は位置合わせ物である部品5のリード6を含む
領域を撮像するT’Vカメラである。In FIG. 4, ζ, 1 is a rv camera that images the area including the pad 3 of the printed wiring board 2, which is the object to be aligned, and 4 is the area including the lead 6 of the component 5, which is the object to be aligned. This is a T'V camera that takes images.
リート6を含む領域は光拡散板7を介して照明具8によ
り照明されるようになっている。The region including the REIT 6 is illuminated by a lighting device 8 via a light diffusing plate 7.
これらTVカメラ1,4の出力は第5図に示すように、
夫々、対応するランダムアクセスメモリ(以下、RA
Mと略記する。)9.10−\接続され、T Vカメラ
1,4からの2値化された画像パターンデータが対応す
るRAM9.10に記(qされるようにしである。線1
1は読出し/?A、込み制御線である。The outputs of these TV cameras 1 and 4 are as shown in FIG.
Each corresponding random access memory (hereinafter referred to as RA)
It is abbreviated as M. )9.10-\The binarized image pattern data from the connected TV cameras 1 and 4 are recorded in the corresponding RAM9.10 (as indicated by q. Line 1
1 is read/? A. It is a complex control line.
RAMl0はアドレス発生器12から発生ずるアドレス
により読出され、RAM9はアドレス発生器12からの
アドレスに予め決められたオフセット量を与えて出力す
るアドレスオフセット回路13からのアドレスによって
読出されるようにしである。線14はオフセット入力線
である。The RAM 10 is read out by an address generated from the address generator 12, and the RAM 9 is read out by an address from an address offset circuit 13 which gives a predetermined offset amount to the address from the address generator 12 and outputs it. . Line 14 is an offset input line.
RAM9.10の読出し出力は評価係数論理回路15へ
接続され、回路14の出力はカウンタ16へ接続され4
.ごのカウンタ16から上記従来技術と問題点の項で説
明した評価係数Fが出力される。この出力は信号処理回
路例えばマイクロコンピュータ17へ接続されている。The readout output of RAM 9.10 is connected to the evaluation coefficient logic circuit 15, and the output of the circuit 14 is connected to the counter 16.
.. The evaluation coefficient F explained in the section of the prior art and problems is outputted from each counter 16. This output is connected to a signal processing circuit, for example, a microcomputer 17.
又、マイクロコンピュータ17には、オフセント人力線
工4が接続されている。マイクロコンピュータ]7から
の出力線18は図示しない駆動装置−\接続されてい名
。この駆動装置はプリント配線基板2又は部品5を駆動
してこれらの位置合わせを生しさせるだめの装置である
。Further, the off-cent human power lineman 4 is connected to the microcomputer 17. The output line 18 from the microcomputer 7 is connected to a drive device (not shown). This driving device is a device for driving the printed wiring board 2 or the component 5 to align them.
次に、上述構成装置の動作を説明する。Next, the operation of the above-mentioned configuration device will be explained.
TVカメラ1によりプリント配線基板2のバッド3を含
む領域が撮像され、その2硫化された生の画像パターン
データが線11」二の書込t7j伯号により沓込みモー
ドに設定されているR A M 9に書込まれる。これ
と併行して又は前後に、i” Vカメラ4により部品5
のリード6を含む領域が撮像され、その2値化された生
の画像パターンデータが線11上の書込み信号により書
込みモードに設定されCいるRAMl0に猪:込みされ
る。この・ように、RAM9.10に書込まれるデータ
は、例えば、一画面分である。The area including the pad 3 of the printed wiring board 2 is imaged by the TV camera 1, and the 2-sulfurized raw image pattern data is set to the embedding mode by the line 11''2. Written to M9. In parallel with this or before and after, the part 5 is detected by the i” V camera 4.
The area including the lead 6 is imaged, and the binarized raw image pattern data is set to the write mode by the write signal on the line 11 and written into the RAM 10. The data written to the RAM 9.10 in this way is, for example, one screen worth.
このようにして、RAM9.10から、それらの住の画
像パターンデータ間に予め決められたオフセット量を与
えるようにして、データを読出し、評価係数を得るため
の画像パターンデータを得る。In this way, data is read out from the RAM 9.10 by giving a predetermined offset amount between the image pattern data of these parts, and image pattern data for obtaining evaluation coefficients is obtained.
その際のオフセント帝は線14を経てアドレスオフセッ
ト回i/813−\与えられる。At this time, the off-center value is given via line 14 as an address offset time i/813-\.
そのデータの読出しに用いたオフセソ)fflにおける
上述64’価係数の各項1n−3nを順次に求め、その
総和1ルぢ評価係数
F= Σ (Mn 、Snン
n=1
を算出してこの出力信号をマイクロコンピュータ17へ
送り込む。Each term 1n-3n of the above-mentioned 64' valence coefficient in the off-set data used to read out the data is calculated sequentially, and the sum of the terms 1n-3n of the 64' valence coefficient Ffl used to read the data is calculated, and the summation 1ruji evaluation coefficient F= The output signal is sent to the microcomputer 17.
このような評価係数Fの算出を、オフセント人力線■4
上のオフセソ+−iを変えつつ行ない、オフセット量毎
の評価係数をマイクロコンピュータ17に入力する。Calculation of such evaluation coefficient F is performed using offcent human power line ■4
The evaluation coefficient for each offset amount is input to the microcomputer 17 while changing the above offset +-i.
これらの入力を受りたマイクロコンピュータ17は、そ
れらの値を、用いて上述第3図に示されるような評価係
数グラフを求める。そして、このグラフにおける評価係
数を最小にせしめることとなったオフセットiを用いて
、このオフセット量によって決まる駆動量をマイクロコ
ンピュータ17から線18上に送出し、図示しない駆動
装置をして基板12又は部品5を駆動して基板12のバ
ッド3と部品5のソード6との位置合わせを生ぜしめる
。Upon receiving these inputs, the microcomputer 17 uses these values to obtain an evaluation coefficient graph as shown in FIG. 3 above. Then, using the offset i that minimizes the evaluation coefficient in this graph, the microcomputer 17 sends a drive amount determined by this offset amount onto a line 18, and a drive device (not shown) is used to drive the substrate 12 or The component 5 is driven to bring about alignment between the pad 3 of the board 12 and the sword 6 of the component 5.
なお、上記実施例においては、2つのRAMを用いてい
るが、一方の画像パターンデータを”r vカメラから
の生のデータとし、他方の画像パターンデータをメモリ
から得るようにしてもよい。又、メモリを全く使用せず
、2つの’r’ vカメラのタイミングを適宜量ずらし
て上述したところと同すノを得るように構成することも
出来る。又、第6図に示すように、基板2と部品5とを
ハーフミラ−19を介して、1台のTVカメラ20でパ
ターンデータを得るように構成することも出来る。この
場合、基板2及び部品5の撮像は択一的に行なう。In the above embodiment, two RAMs are used, but the image pattern data of one may be raw data from the RV camera, and the image pattern data of the other may be obtained from the memory. It is also possible to obtain the same result as described above by not using any memory at all and by shifting the timing of the two 'r' v cameras by an appropriate amount.Also, as shown in FIG. 2 and the component 5 through a half mirror 19, the pattern data can be obtained by one TV camera 20. In this case, the imaging of the substrate 2 and the component 5 is performed alternatively.
(ト)発明の効果
以上述べたところから明らかなように、本発明によれば
、
■被位置合わせ物と位置合わせ物との間の相対的な移動
を要することなく、これら両者間の位置合わせ度を表わ
すパターン量を最小化しろるから、位置合わせに要する
時間を短縮しうる。(G) Effects of the Invention As is clear from the above description, according to the present invention, ■ positioning between the object to be aligned and the object to be aligned without requiring relative movement between the two; Since the amount of patterns representing the degree of alignment can be minimized, the time required for alignment can be shortened.
■透過光によることも出来るので、照明上の;制約も緩
和しうる等、特開昭55−88347号公報開示の発明
効果を引継ぎつつ、それ以上の効果をも有するものであ
る。(2) Since transmitted light can also be used, restrictions on illumination can be relaxed, and while inheriting the effects of the invention disclosed in JP-A-55-88347, it also has even greater effects.
第1図及び第2図は夫々、マスク用イメージパターン及
びスキャン用イメージパターンの取得を説明するための
図、第3図は評価係数グラフ、第4し1及び第5図は本
発明の一実施例を示す図、第6図は画像撮像系の変形例
を示す図である。
図中、1,4はTVカメラ、2はプリント配線基板、3
ばバンド、5ば部品、6はリード、9゜10はRAM、
1.2はアドレス発生回路、13ばアドレスオフセット
回路、15は評価係数論理回路、16はカウンタ、j7
はマイクロコンピュータである。
第1図
第2図
ψカF巨S庄1 and 2 are diagrams for explaining the acquisition of an image pattern for a mask and an image pattern for scanning, respectively; FIG. 3 is an evaluation coefficient graph; and FIGS. A diagram showing an example, FIG. 6 is a diagram showing a modification of the image capturing system. In the figure, 1 and 4 are TV cameras, 2 is a printed wiring board, and 3
ba band, 5 ba parts, 6 lead, 9゜10 RAM,
1.2 is an address generation circuit, 13 is an address offset circuit, 15 is an evaluation coefficient logic circuit, 16 is a counter, j7
is a microcomputer. Fig. 1 Fig. 2 ψ Ka F giant S
Claims (1)
データを、これら両画像パターン間に予め決められたオ
フセット量を与えるようにして取得し、その両画[1パ
ターンデークから上記被位置合わせ物と」−記位置合わ
せ物との間の位置合わせ度を表わずパターン量を求め、
該パターン量を最小にしたオフセント量から上記被位置
合わせ物と上記位置合わせ物の位置合わせに供する信号
を発生することを特徴とする自動位置合わせ方法。 (2) 上記パターン量を最小にするための評価係数
1? F−Σ(πn・5n) 1’l=。 (但し、上式において、mは所定のデータ取得領域内の
全ビット数、M nは上記被位置合わせ物の画像パター
ンデータの第n番目のビットで、上記被位置合わせ物の
存在しないことを表わすヒント、Snは上記被位置合わ
せ物及び位置合わせ物の合成画像データの第n番目のビ
ットて、」二記被位置合わせ物又は位置合わせ物の存在
することを表わすビットである。)を定養し、該評価係
数を最小にすることを特徴とする特許請求の範囲第1項
記載の自動位置合わせ方法。 (3) 上記オフセット量をメモリのアドレソシンク
で生じさせることを特徴とする特許請求の範囲第1項又
は第2項記載の自動位置合わせ方法。 (4)上記オフセット量を撮像系のタイミンクをずらし
て生じさせることを特徴とする特許請求の範囲第1頃又
は第2項記載の自動位置合わせ方法。 (5)上記オフセント量は一方の撮像系からのデータを
記憶させ、他方の撮像系からのデータを直接使用するこ
とにまり生ぜしめられることを特徴とする特許請求の範
囲第1項又は第2項記載の自動位置合わせ方法。[Claims] (11 Image pattern data of the object to be aligned and the object to be aligned are acquired by giving a predetermined offset amount between these two image patterns, Determining the pattern amount without expressing the degree of alignment between the object to be aligned and the object to be aligned,
An automatic positioning method characterized in that a signal used for positioning the object to be aligned and the object to be aligned is generated from an offset amount that minimizes the pattern amount. (2) Is the evaluation coefficient 1 to minimize the above pattern amount? F−Σ(πn·5n) 1′l=. (However, in the above formula, m is the total number of bits in the predetermined data acquisition area, M n is the nth bit of the image pattern data of the object to be aligned, and it is assumed that the object to be aligned does not exist. The hint Sn is the nth bit of the composite image data of the object to be aligned and the object to be aligned, which is a bit indicating the existence of the object to be aligned or the object to be aligned. 2. The automatic positioning method according to claim 1, wherein the evaluation coefficient is minimized. (3) The automatic positioning method according to claim 1 or 2, characterized in that the offset amount is generated by address syncing of the memory. (4) The automatic positioning method according to claim 1 or 2, characterized in that the offset amount is generated by shifting the timing of the imaging system. (5) Claim 1 or 2, characterized in that the offset amount is caused by storing data from one imaging system and directly using data from the other imaging system. Automatic alignment method described in section.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58054177A JPS59180307A (en) | 1983-03-30 | 1983-03-30 | Automatic positioning method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58054177A JPS59180307A (en) | 1983-03-30 | 1983-03-30 | Automatic positioning method |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59180307A true JPS59180307A (en) | 1984-10-13 |
Family
ID=12963258
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58054177A Pending JPS59180307A (en) | 1983-03-30 | 1983-03-30 | Automatic positioning method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59180307A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6286789A (en) * | 1985-10-11 | 1987-04-21 | 日立テクノエンジニアリング株式会社 | Automatic mounting of part for surface mount |
JPS62245906A (en) * | 1986-04-18 | 1987-10-27 | Mitsubishi Electric Corp | Recognizing device for electronic parts |
JPH01146397A (en) * | 1987-12-02 | 1989-06-08 | Matsushita Electric Ind Co Ltd | Inspection method of part with lead |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5291331A (en) * | 1976-01-26 | 1977-08-01 | Hitachi Ltd | Pattern position detector |
JPS5588347A (en) * | 1978-12-27 | 1980-07-04 | Fujitsu Ltd | Automatic aligning system |
JPS561303A (en) * | 1979-06-18 | 1981-01-09 | Nec Corp | Method and device for detecting position |
-
1983
- 1983-03-30 JP JP58054177A patent/JPS59180307A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5291331A (en) * | 1976-01-26 | 1977-08-01 | Hitachi Ltd | Pattern position detector |
JPS5588347A (en) * | 1978-12-27 | 1980-07-04 | Fujitsu Ltd | Automatic aligning system |
JPS561303A (en) * | 1979-06-18 | 1981-01-09 | Nec Corp | Method and device for detecting position |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6286789A (en) * | 1985-10-11 | 1987-04-21 | 日立テクノエンジニアリング株式会社 | Automatic mounting of part for surface mount |
JPS62245906A (en) * | 1986-04-18 | 1987-10-27 | Mitsubishi Electric Corp | Recognizing device for electronic parts |
JPH01146397A (en) * | 1987-12-02 | 1989-06-08 | Matsushita Electric Ind Co Ltd | Inspection method of part with lead |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0563829B1 (en) | Device for inspecting printed cream solder | |
US20140010438A1 (en) | Three dimensional shape measurement apparatus and method | |
US6518997B1 (en) | Grid array inspection system and method | |
JPS59180307A (en) | Automatic positioning method | |
JP4828234B2 (en) | Inspection device for inspection object | |
KR102430827B1 (en) | Die bonding apparatus and manufacturing method of semiconductor device | |
JPH05340725A (en) | Appearance inspection device | |
JPH10326348A (en) | Appearance inspection device | |
JPS62180252A (en) | Inspecting device for printed board | |
JP2720935B2 (en) | Inspection device and inspection method | |
JP6196684B2 (en) | Inspection device | |
JPH0713993B2 (en) | Surface inspection device | |
JP2511021B2 (en) | Mounted component inspection device | |
JPS63153412A (en) | Packaging component inspecting instrument | |
JP2659645B2 (en) | Lead terminal flatness measurement method | |
JPH09289605A (en) | Image pickup device | |
JP2843389B2 (en) | Bonding ball inspection device | |
JP3262030B2 (en) | Defect detection device | |
JPS6358138A (en) | Pattern inspector | |
JPH06347233A (en) | Visual inspection apparatus | |
JPS608706A (en) | Shape examining device | |
JPS63106508A (en) | Method and apparatus for inspecting mounting state | |
JPH0242343A (en) | Device for inspecting through-hole | |
JPH0567194A (en) | Optical substrate checking device | |
JPH03178144A (en) | Instpecting equipment for linear object |