JPS59178804A - Amplifier circuit - Google Patents
Amplifier circuitInfo
- Publication number
- JPS59178804A JPS59178804A JP5248583A JP5248583A JPS59178804A JP S59178804 A JPS59178804 A JP S59178804A JP 5248583 A JP5248583 A JP 5248583A JP 5248583 A JP5248583 A JP 5248583A JP S59178804 A JPS59178804 A JP S59178804A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- pnp
- npn
- diodes
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3217—Modifications of amplifiers to reduce non-linear distortion in single ended push-pull amplifiers
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は、スイッチング歪tvjf、少するkめなされ
た増幅回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an amplifier circuit in which switching distortion tvjf is reduced by k.
従来において第1図のようにNPN型トランジスタとP
NP型トランジスタとから成る一組の相補型トランジス
タを用い、B級動作ン行わせるよう(構成した増幅回路
が効率の良さから好んで使用されている。第1図におい
てQ1+Q2はは各々N P N型トランジスタおよび
f’NP型トランジスタでいわゆる相補型から成り、T
iは両トランジヌタQ1.QzK共通に接続され定入力
端子、RLは各トランジスタQ1.Q2のエミッタ電極
とアース間に共通に接続された負荷抵抗、1゛0は出力
端子、Vcc、−VE凡は電源で、各トランジスタQl
+Q2はエミツタ7オロワ動作を行うように構成され
る。Conventionally, as shown in Fig. 1, NPN type transistor and P
An amplifier circuit configured to perform class B operation using a pair of complementary transistors consisting of an NP transistor and an NP transistor is preferred due to its high efficiency. In Fig. 1, Q1 + Q2 are N P N It consists of a so-called complementary type transistor and an f'NP type transistor.
i is both transistor Q1. QzK are commonly connected constant input terminals, and RL is connected to each transistor Q1. A load resistor is commonly connected between the emitter electrode of Q2 and the ground, 1゛0 is the output terminal, Vcc, -VE is the power supply, and each transistor Ql
+Q2 is configured to perform an emitter 7-lower operation.
以上の構成において上記入力端子Ti K入力信号Vi
が加えられ定時、正の半サイクルにおいてはN P N
’型トランジヌタQ1がオンすると共にPNPQトラン
ジスタQ2はオフし、負の半サイクルにおいてはPNP
NP型トランジスタQオンすると共にNPN型トランジ
スタQ1はオフし、人力信号の正、負の半サイクルに応
じて各々NPNおよびPNP型トランジヌタQl、Q2
が交互にスイッチング動作乞行うことにより端子Toか
ら出力信号Vo f得ることができる。In the above configuration, the input terminal Ti K input signal Vi
is added, and in the positive half cycle, N P N
' type transistor Q1 turns on and PNPQ transistor Q2 turns off, and in the negative half cycle, PNPQ transistor Q2 turns on.
When the NP type transistor Q is turned on, the NPN type transistor Q1 is turned off, and the NPN and PNP type transistors Ql and Q2 are turned on, respectively, according to the positive and negative half cycles of the human input signal.
By performing switching operations alternately, an output signal Vo f can be obtained from the terminal To.
ところでこのような増幅回路は通常バイポーラトランジ
スタによって構成されることが多いが、素子特性上スイ
ッチング速度ン高めることは困難である。このため太ざ
なスイッチング速度が要求されるオーディオアンプ等に
適用した時はスイッチング歪の発生が避けられなかった
。Incidentally, such amplifier circuits are usually constructed of bipolar transistors, but it is difficult to increase the switching speed due to the characteristics of the elements. For this reason, when applied to audio amplifiers and the like that require large switching speeds, switching distortion is unavoidable.
本発明は以上の欠点乞除去するKめなされたもので、相
補型トランジスタに対し各々スイッチング速度の大なる
ダイオードを接続し、相補型トランジスタに代えてダイ
オードによってスイッチング動作を行わセるようにm成
した増幅回路ン提供′1−るCとl目的とj石ものであ
る。以下図面ン参照して本発明実施列を説明する。The present invention has been designed to eliminate the above-mentioned drawbacks, and is configured such that a diode with a high switching speed is connected to each complementary transistor, and the switching operation is performed by the diode instead of the complementary transistor. The amplification circuit provided here is for both C and L purposes. Embodiments of the present invention will be described below with reference to the drawings.
第2図は本発明実施列による増幅回路ン示す回路図で第
1図と同一部分は同一番号で示し、Dl。FIG. 2 is a circuit diagram showing an amplifier circuit according to an embodiment of the present invention, and the same parts as in FIG. 1 are designated by the same numbers, and are designated by Dl.
D2は各々NPN型トランジヌタQ1およびPNPNP
型トランジスタQエミッタ電極に刻し各々順方向に直列
に接続されたダイオードで列えはンヨットキバリアダイ
オードから成り、AI+A2は各各上記トランジスタQ
l、Q2のエミッタ電極に直列に接続きれた電流源であ
る。D2 are NPN type transistor Q1 and PNPNP, respectively.
The type transistor Q consists of a series of diodes carved in the emitter electrode and connected in series in the forward direction.
This is a current source connected in series to the emitter electrode of Q2.
以上の構成において上記入力端子1゛iに人力信号が加
えられない状態では、ダイオードDI+ D2は共に
オフしているがNPN型トランジスタQ1からは電流源
A1による電流llが流れ出し、またPNPNP型トラ
ンジスタQは電流源A2による電流12が流れ込むため
両トランジスタQ1.Q2は共にオンjる。In the above configuration, when no human input signal is applied to the input terminal 1'i, both diodes DI+D2 are off, but current ll from the current source A1 flows from the NPN transistor Q1, and the PNPNP transistor Q Because current 12 from current source A2 flows into both transistors Q1. Both Q2 are on.
次に入力端子TiK入力信号V!が加えられた場合、正
の半サイクルにおいてはダイオードDIには負荷電流■
Lが流れ、またNPN型トランジヌタQlにはiL +
Ilが流れると共にPNP型トランジヌタQ2には1
2が流れろか、ダイオ−ドD2には電流は流れない。こ
れにより端子Toからは上記ILに基いた出力信号VO
が出力される。Next, input terminal TiK input signal V! is applied, in the positive half cycle the diode DI has a load current of ■
L flows, and iL + flows into the NPN transistor Ql.
As Il flows, 1 is applied to PNP type transistor Q2.
2, no current flows through the diode D2. As a result, an output signal VO based on the above IL is output from the terminal To.
is output.
同様にして負の半サイクルにおいてはダイオードD2に
は上記ILと逆方向の負荷電流■Lが流れ、またNPN
型トランジスタQ1にはI、が流れると共にPNP型ト
ランジスタQにはIL’+I2が流れるが、ダイオード
Dlには電流は流れT(い。これにより端子1゛oから
は上記Itに基いた出力信号Voが出力される。Similarly, in the negative half cycle, the load current L in the opposite direction to the above IL flows through the diode D2, and the NPN
I flows through the type transistor Q1, and IL'+I2 flows through the PNP type transistor Q, but current flows through the diode Dl. is output.
このように入力信号Viが加えられた場合その正、負の
半サイクルに応じてダイオードl)1.D2には交互に
負荷電流I’Lw i’Lが流れろが、NPNおよび
PNP型トランジスタQl−Q2には常に電流が流れる
。In this way, when the input signal Vi is applied, the diode l)1. Although the load current I'Lw i'L alternately flows through D2, current always flows through the NPN and PNP transistors Ql-Q2.
すなわちこれにより相補型トランジスタを構成している
NPNおよびPNP型トランジスタQl +Q2はスイ
ッチング動作は行わず、代りにダイオードD1.D2が
スイッチング動作馨行うようになる。That is, as a result, the NPN and PNP type transistors Ql + Q2 forming the complementary transistors do not perform a switching operation, and instead the diodes D1 . D2 now performs a switching operation.
この場合上記ダイオードD、、D2としてスイッチング
速度の大なるンヨットキパリアダイオードあるいはPN
接合ダイオード乞用いることにより、高速なスイッチン
グ動作χ行ゎせろことができるノテスイソチング歪を減
少させることができる。In this case, the diodes D, D2 are Nyoto Cyparia diodes or PN with high switching speed.
By using a junction diode, it is possible to reduce isostatic distortion, which allows for faster switching operation.
また電流源A1.A2としては微小電流容量のもので十
分なので低消費電力で済まセることかでさ、これにより
発熱量を少なく抑えられるので信頼性の向上を計ること
かでざる。Also, current source A1. As A2, it is sufficient to use a device with a small current capacity, so it can be done with low power consumption, and by doing so, the amount of heat generated can be kept low, so reliability can be improved.
また上記電流源A1.A2の代りに、NPNおよびPN
P型トランジヌタQ1.Q2に入力信号v1が加えられ
ない時実質的にNPN型トランジスタQ1およびf’N
P型トランジスタQ2 yrオンさセるようなバイアス
源ケ設けるようにすることかでさる。飼えば各トランジ
スタQ]、Q2のベースVr:、対して前記11.I2
に相当する僅かな電流電流すためのバイアヌを加えるこ
とができる。Further, the current source A1. Instead of A2, NPN and PN
P-type transistor Q1. When no input signal v1 is applied to Q2, substantially NPN transistors Q1 and f'N
This can be achieved by providing a bias source that turns on the P-type transistor Q2yr. Each transistor Q], the base Vr of Q2:, and the above 11. I2
One can add a bias for a small current corresponding to the current.
本文中ではB動作作馨行わせる場合に列乞とって説明し
たが、無信号時にダイオードにわずかに電流を流して働
かさせるAB級動作の場合に適用しても同様な効果χ得
ることができる。In this text, we have explained the case where B operation is performed, but the same effect χ can also be obtained by applying it to AB class operation where a small amount of current is passed through the diode to make it work when there is no signal. .
以上述べて明らかなように本発明によれば、相補型トラ
ンジスタに対し各々スイッチング速度の大なるダイオー
ドを接続し、相補型トランジスタ圧伏えてダイオードに
よってスイッチング動作7行わせるように構成したもの
であるから、従来欠点ン除去することができる。As is clear from the above description, according to the present invention, a diode with a high switching speed is connected to each complementary transistor, and the complementary transistor is depressed so that the switching operation 7 is performed by the diode. , conventional drawbacks can be eliminated.
第1図および第2図は従来および本発明実施列ン示す回
路因である。
Ql、Q2・・・相1型トランジスタ、RL・・・負荷
抵抗、DI、D2・・・ダイオード、A1+A2・・・
電流源、1゛!・・・入力端子、To・・・出力端子、
IL、I’L・・・負荷電流。FIGS. 1 and 2 are circuit diagrams illustrating conventional and inventive implementations. Ql, Q2...Phase 1 type transistor, RL...Load resistance, DI, D2...Diode, A1+A2...
Current source, 1゛! ...input terminal, To...output terminal,
IL, I'L...Load current.
Claims (1)
トランジスタおよびPNP型トランジスタと、NPNお
よびPNP型トランジスタのエミッタ電極に対し各々順
方向に直列に接続され1こ第1のダイオードおよび第2
のダイオードと、第1のダイオードと第2のダイオード
間とアースとの間IC接続され1こ負荷抵抗と、NPN
およびPNP型トランジスタの各コレクタ電極間に接続
された電源と、NPNおよびPNP型トランジスタに信
号が入力されない時実質的KNPN型トランジスタrオ
ンさセるための第1のバイアス源および実質的にPNP
型トランジスタンオンさせる1こめの第2のバイアス源
とン営み、上記共通入力端子に信号が加えらtl一定時
、正負の半サイクルに応じて各々上記mlのダイオード
および第2のダイオードが交互にヌイツチング動作ン行
なうように構成し定ことを特徴とする増幅回路。 2、上記第1および第2のダイオードがショットキバリ
アダイオードから成ることを特徴とする特許請求の範囲
第1項記載の増幅回路。 3 上記第1および第2のダイオードが1’N接合ダイ
オードから成ること¥脣輩とする特許請求の範囲第1項
記載の増幅回路。[Claims] 1. An NPN transistor and a PNP transistor whose base electrodes are connected to a common input terminal, and a first transistor which is connected in series in the forward direction to the emitter electrodes of the NPN and PNP transistors, respectively. diode and second
a diode, an IC-connected load resistor between the first diode and the second diode, and the ground, and an NPN
and a power supply connected between the respective collector electrodes of the PNP type transistors, a first bias source for turning on the substantially KNPN type transistor r when no signal is input to the NPN and PNP type transistors, and a first bias source connected between the collector electrodes of the PNP type transistors;
When a signal is applied to the common input terminal and tl is constant, the ml diode and the second diode are alternately connected in accordance with the positive and negative half cycles. What is claimed is: 1. An amplifier circuit characterized in that it is configured to perform a neutralizing operation. 2. The amplifier circuit according to claim 1, wherein the first and second diodes are Schottky barrier diodes. 3. The amplifier circuit according to claim 1, wherein the first and second diodes are comprised of 1'N junction diodes.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5248583A JPS59178804A (en) | 1983-03-30 | 1983-03-30 | Amplifier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5248583A JPS59178804A (en) | 1983-03-30 | 1983-03-30 | Amplifier circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59178804A true JPS59178804A (en) | 1984-10-11 |
Family
ID=12916013
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5248583A Pending JPS59178804A (en) | 1983-03-30 | 1983-03-30 | Amplifier circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59178804A (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5441056A (en) * | 1977-09-07 | 1979-03-31 | Pioneer Electronic Corp | Pushhpull amplifier |
JPS555658B2 (en) * | 1974-06-05 | 1980-02-08 | ||
JPS55105410A (en) * | 1979-02-08 | 1980-08-13 | Masayuki Kamata | Single-ended push-pull amplifier circuit |
-
1983
- 1983-03-30 JP JP5248583A patent/JPS59178804A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS555658B2 (en) * | 1974-06-05 | 1980-02-08 | ||
JPS5441056A (en) * | 1977-09-07 | 1979-03-31 | Pioneer Electronic Corp | Pushhpull amplifier |
JPS55105410A (en) * | 1979-02-08 | 1980-08-13 | Masayuki Kamata | Single-ended push-pull amplifier circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5910154B2 (en) | rectifier circuit | |
US4047119A (en) | Transistor differential amplifier circuit | |
KR940011386B1 (en) | Push-pull amplifier | |
US4177392A (en) | Current switching networks | |
US3526786A (en) | Control apparatus | |
JPH0580162B2 (en) | ||
JPH0732329B2 (en) | Output stage of power amplifier | |
JPS59178804A (en) | Amplifier circuit | |
JPH05218799A (en) | Impedance multiplier | |
US4160944A (en) | Current amplifier capable of selectively providing current gain | |
JPS6040018Y2 (en) | power amplifier circuit | |
JPH0452654B2 (en) | ||
JP3005730B2 (en) | OR circuit | |
US4260955A (en) | Current amplifier with regenerative latch switch | |
JPS6119545Y2 (en) | ||
JPS61114609A (en) | Wide-range amplifier circuit | |
JP2956609B2 (en) | Bipolar multiplier | |
JPS5833707Y2 (en) | transistor circuit device | |
JPS6119544Y2 (en) | ||
JPS5836844B2 (en) | push-pull amplifier circuit | |
JPH02237205A (en) | Amplifier output stage circuit | |
JPS6040017Y2 (en) | power amplifier circuit | |
JPS6119541Y2 (en) | ||
JPS6119548Y2 (en) | ||
JP2759226B2 (en) | Reference voltage generation circuit |