JPS5917710A - Power amplifier - Google Patents
Power amplifierInfo
- Publication number
- JPS5917710A JPS5917710A JP12669482A JP12669482A JPS5917710A JP S5917710 A JPS5917710 A JP S5917710A JP 12669482 A JP12669482 A JP 12669482A JP 12669482 A JP12669482 A JP 12669482A JP S5917710 A JPS5917710 A JP S5917710A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- amplifier
- class
- circuit
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0216—Continuous control
- H03F1/0222—Continuous control by using a signal derived from the input signal
- H03F1/0227—Continuous control by using a signal derived from the input signal using supply converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はデジタル・オーディオに好適な高効率の電力
増幅器に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a high efficiency power amplifier suitable for digital audio.
従来から最も一般的に使用されているオーディオアンプ
は第1図に示したA級またはB級動作の8EPP増幅器
である。1は入力端子、2はドライブ回路、3aと3b
はトランジスタ、4は負荷、5aと5bは直流電源であ
る。この増幅器がA級動作となるかB級動作となるかは
バイアス回路によるトランジスタ3a、3bに流れるア
イドル電流によって決まる。A級動作は高品質であるが
効率がB級動作に比べるとかなシ悪いため、大半のアン
プはB級動作である。まだ8級アンプよp更に高効率な
アンプの方式として第2図に示した、9級アンプ(PW
Mアンプ)がある。この方式では入力信号を’PWM信
号変換部6でPWM信号に変換し、これをパワースイッ
チ7でスイッチングし、ローパスフインク8で復調し、
負荷4に供給する。パワ一段はオンオフのスイッチ動作
であるからきわめて効率が良い。第3図に8級アンプと
9級アンプの出力とコレクク損失の関係を示したが、8
級アンプの損失9に比べ9級アンプの損失10がいかに
少ないかわかる。しかるに、このD級方式は′PWM佃
号自前号自身分を多く含んでおジローパスフィルタ8で
必ずしも十分歪を除去できず、また、不完全々スイッチ
ング波形による歪が存在する等音質的にB級に比べ劣る
のと、周波数特性改善と歪低減のため数100)G(Z
でスイッチングする必要があり品質のわりにコスト高と
なり、オーディオアンプとしては採用されでいない。こ
の0級アンプの歪但、減と3級アンプの高効率化を同時
に実現するものとして従来から考えられているのが第4
図から第10図に示した方式である。The most commonly used audio amplifier in the past is the 8EPP amplifier of class A or class B operation shown in FIG. 1 is the input terminal, 2 is the drive circuit, 3a and 3b
is a transistor, 4 is a load, and 5a and 5b are DC power supplies. Whether this amplifier operates in class A or class B operation is determined by the idle current flowing through the transistors 3a and 3b caused by the bias circuit. Class A operation is of high quality, but the efficiency is much lower than that of class B operation, so most amplifiers operate in class B operation. The class 9 amplifier (PW) shown in Fig. 2 is still more efficient than the class 8 amplifier.
M amplifier). In this method, an input signal is converted into a PWM signal by a PWM signal converter 6, this is switched by a power switch 7, and demodulated by a low-pass fink 8.
Supply to load 4. Since the single power stage is an on/off switch operation, it is extremely efficient. Figure 3 shows the relationship between output and correction loss for class 8 and class 9 amplifiers.
It can be seen how the loss of 10 in a class 9 amplifier is smaller than the loss of 9 in a class 9 amplifier. However, this class D method contains a large amount of PWM Tsukugo's own signal, and the Jiro pass filter 8 cannot necessarily remove distortion sufficiently. In order to improve frequency characteristics and reduce distortion, G(Z
It is not used as an audio amplifier because it requires switching at high speeds, making it expensive despite its quality. The 4th class amplifier has traditionally been considered to be able to reduce the distortion of class 0 amplifiers and increase the efficiency of class 3 amplifiers at the same time.
This is the method shown in FIGS.
先ず、第4図においてはAC100V入力端子1181
11b 、1:り得られたACを整流ダイオード12a
、 12b112c 112dで整流しコンデンサ
13で平滑して直流電圧を得、スイッチングトランジス
タ14でスイッチングし、トランス15を介して、ダイ
オード16a。First, in Fig. 4, the AC100V input terminal 1181
11b, 1: The obtained AC is connected to the rectifier diode 12a
, 12b112c 112d rectify it and smooth it with a capacitor 13 to obtain a DC voltage, which is switched by a switching transistor 14 and then passed through a transformer 15 to a diode 16a.
16bで整流、コンデンサ17a 、 17bで平滑
するといったいわゆるスイッチング電源に相当する部分
18の出力を5EPP増幅器のトランジスタ3a、3b
のコレクタに電源′電圧として供給する。このとき、ス
イッチングトランジスタ14のスイッチング波としては
、入力信号を絶対値回路19で絶対値信号とし、適切な
直流を伺加した後片N変調部20で得た■M波に基いて
いる。このm変調部20の構成は一例としては第5図に
示した通り、三角波発生部21で得た三角波と絶対値回
路19を通った波形とを電、圧比較器22にて比較し、
この出力をもって求める2波形としている。更にこのP
wM波形でドライバー回路23を介してスイッチングト
ランジスター4を駆動する。このようにして得られたト
ランジスター3aと13bのコレクタに供給される電圧
波形は各々第6図の24aと24bであり、負荷4に印
加される電圧波形は25である。この第6図に見ら〜
套るように、トランジスタ3a13bの動作時のコレク
タ損失は、コレクターエミッタ間電圧が一定値を保って
動作するため、大幅に低減化される。The output of the section 18, which corresponds to a so-called switching power supply, is rectified by 16b and smoothed by capacitors 17a and 17b, and is connected to transistors 3a and 3b of a 5EPP amplifier.
is supplied as the power supply voltage to the collector of At this time, the switching wave of the switching transistor 14 is based on an M wave obtained by converting the input signal into an absolute value signal by an absolute value circuit 19, adding an appropriate direct current, and then obtaining an N modulation section 20. An example of the configuration of the m modulation section 20 is as shown in FIG.
Two waveforms are obtained using this output. Furthermore, this P
The switching transistor 4 is driven via the driver circuit 23 with the wM waveform. The voltage waveforms thus obtained supplied to the collectors of the transistors 3a and 13b are respectively 24a and 24b in FIG. 6, and the voltage waveform applied to the load 4 is 25. As can be seen in FIG. 6, the collector loss during operation of the transistor 3a13b is significantly reduced because the collector-emitter voltage is maintained at a constant value.
しかるに、秤N変動時とスイッチング動作と平滑回路に
より、波形24aと24bには、入力信号に比べて時間
的遅れが存在するため、特に高周波大振幅時に出力波形
25に歪を伴ってしまう。この時間遅れを改善するため
に、主信号部にアナログ遅延を挿入する試みも提案され
ているがアナログ遅延による音質劣化は大きく、アンプ
としての音質を損なってしまう。次に第7図に示した方
式も従来から渚見られている高音質と高効率を同時に実
現せんとする方式である。すなわち入力信号な■N変換
回路20にて品温変換し、いわゆる洸(アンプ26を駆
動し、その出力をフローティング電源5a1詐を介して
、従来アンプ部の終段出力トランジスタ3a、3bのコ
レクタ電圧として供給する。従ってコレクタ電圧は第8
図に示すとおり負荷4に供給される出力電圧28に完全
に追従する(27a及び27b)事が可能であり、特に
3a、3bがA級動作した場ノゆい イ ッ 7,7□
よ 、batL、 7 イ ツ ア、えヶ。However, due to the fluctuation of the balance N, the switching operation, and the smoothing circuit, there is a time delay in the waveforms 24a and 24b compared to the input signal, so that the output waveform 25 is distorted, especially at high frequency and large amplitude. In order to improve this time delay, attempts have been made to insert an analog delay into the main signal section, but the analog delay causes significant deterioration in sound quality and impairs the sound quality of the amplifier. Next, the method shown in FIG. 7 is also a method that attempts to simultaneously achieve the high sound quality and high efficiency that have been seen in the past. In other words, the input signal is temperature-converted by the N conversion circuit 20, and the so-called "Ko" (amplifier 26 is driven), and its output is passed through the floating power supply 5a1 to the collector voltage of the final stage output transistors 3a and 3b of the conventional amplifier section. Therefore, the collector voltage is
As shown in the figure, it is possible to completely follow the output voltage 28 supplied to the load 4 (27a and 27b), especially when 3a and 3b operate in class A.
Yo, batL, 7 It's a, Ega.
平滑回路による遅れが存在する。更に、第9図に示した
方式も高品質と高効率を両立させんとする従来例で、入
力信号に適切な直流を付加した後界M変調回路20にて
P%I変調し、スイッチャ14a114bにてスイッチ
ングし平滑回路30a 、 31a及び30b131b
で平滑しアンプ部終段トランジスタ3a。There is a delay due to the smoothing circuit. Furthermore, the method shown in FIG. 9 is also a conventional example that attempts to achieve both high quality and high efficiency, and the input signal is subjected to P%I modulation in the rear field M modulation circuit 20 which adds an appropriate DC current to the switcher 14a114b. Smoothing circuits 30a, 31a and 30b131b
Smoothing is performed by the final stage transistor 3a of the amplifier section.
3bにコレクタ′&L比全供給する。ここで29a 、
29bはクランパーダイオードである。第10図で
はこの方式のコレタ電圧を32a 、 32bで負荷
端電圧を33に示した。との方式においても上記2方式
と同様の点において遅れが存在し、スリューレイトの面
で十分な特性が得られない。The collector'&L ratio is fully supplied to 3b. Here 29a,
29b is a clamper diode. In FIG. 10, the collector voltage of this system is shown at 32a, 32b, and the load end voltage is shown at 33. In this method as well, there is a delay in the same respects as in the above two methods, and sufficient characteristics cannot be obtained in terms of slew rate.
本発明はこれら従来の電力増幅器の欠点を解消すべくな
されたもので、入力ソースとしてPGviデジタル信号
を用い、音質的に秀れ、かつ小型、軽量、高効率な電力
増幅器を提供することを目的とするものである。The present invention was made to eliminate these drawbacks of conventional power amplifiers, and aims to provide a compact, lightweight, and highly efficient power amplifier that uses a PGvi digital signal as an input source, has excellent sound quality, and is compact, lightweight, and highly efficient. That is.
本発明はデジタル化されたオーディオ信号を入・明信号
とし、これをデジタル遅延素子、D/A変換゛暮および
低域通過フィルターを介して第1の増幅回路に供給する
とともに、前記入力信号を足変換する変換回路および得
られたm信号によりスイッチングされる第2の増幅回路
を設け、この第2の増幅回路によシ前記第1の増幅回路
に電力を供給するようにしたものである。The present invention converts a digitized audio signal into an input signal, supplies this to a first amplifier circuit via a digital delay element, a D/A converter, and a low-pass filter, and converts the input signal into a clear signal. A conversion circuit that performs foot conversion and a second amplifier circuit that is switched by the obtained m signal are provided, and the second amplifier circuit supplies power to the first amplifier circuit.
第11図は本発明によるパワーアンプの第1の実施例で
ある。入力端子1aにはPCM化されたオーディオ信号
が入力されるこの入力信号をデジタル遅延素子34を介
してD/A変換器およびローパスフィルタ35にてアナ
ログ化し従来8級アンプ部(ドライブ回路2、トランジ
スタ3a13b、負荷4)に入力する。このデジタル遅
延素子としてはダイナミックRAM1スタテイツクRA
M、シフトレジスタζ等が適当である。一方入力信号は
品1変換部50を芥してスイッチング電源18ヘスイツ
チング信号として供給される。円変換部500回路構成
には二進ジオる。ひとつは第12図に示した通りD/A
変換器およびローパスフィルタ35aでアナログ化した
うえで第4図の例と同様に絶対値回路19で絶対値化し
烈変調回路20でPVvM化する。ここにこのD/A変
換器35aは、スイッチング電源18にて8級アンプの
電源電圧を作るための信号を得るものだから、あまり高
精度は必要とせず8〜12ビツトで十分である。一方3
5のD/A変換器は主信号部用であり入力信号と同等の
ビット数を必要とする。他のひとつは、第13図に示し
た通シ、PCM入力信号をデジタルのままで2化する方
法である。先ずPCM入力信号の符号を折り返し2進符
号に変換しかつサインビット(MSB)を一定値′1
、// 、Jたは′D“に設定することにより絶対値符
号化する。このデジタル絶対値符号化部が37である。FIG. 11 shows a first embodiment of a power amplifier according to the present invention. A PCM audio signal is input to the input terminal 1a. This input signal is converted into an analog signal by a D/A converter and a low-pass filter 35 via a digital delay element 34, and is converted into an analog signal by a conventional class 8 amplifier section (drive circuit 2, transistor 3a13b, load 4). As this digital delay element, dynamic RAM1 static RA
M, shift register ζ, etc. are suitable. On the other hand, the input signal passes through the product 1 converter 50 and is supplied to the switching power supply 18 as a switching signal. The circuit configuration of the circular conversion section 500 includes a binary geo. One is D/A as shown in Figure 12.
The signal is converted into an analog signal by a converter and a low-pass filter 35a, converted into an absolute value by an absolute value circuit 19, and converted into PVvM by a high modulation circuit 20, as in the example shown in FIG. Since the D/A converter 35a is used to obtain a signal for generating a power supply voltage for a class 8 amplifier using the switching power supply 18, high precision is not required, and 8 to 12 bits is sufficient. On the other hand 3
The D/A converter 5 is for the main signal section and requires the same number of bits as the input signal. The other method shown in FIG. 13 is to convert the PCM input signal into two while keeping it digital. First, the sign of the PCM input signal is converted into a folded binary code, and the sign bit (MSB) is set to a constant value '1.
, // , J or 'D'' to perform absolute value encoding. This digital absolute value encoding unit is 37.
次に適切な直流一定値を加算するデジタル加算部38を
経て、PS’1M変換部39にてスイッチング用■M信
号をデジタル信号から変換する。すなわち第14図に示
すごとく、シリアル/パラレル変換器40でパラレル信
号とし上位8ビット程度の信号をプログラマブルカウン
ター42a及び42bにてカウントしフリップフロップ
43によってPWM信号を形成する。40.42a、
42b43およびデジタル入力信号はすべてクロック4
1によシ制御される。ここで注意すべきは主信号部のV
A後のローパスフィルタによる位相回υを、デジタルに
よる間化の場合考慮する必要があり、第13図実施例の
ように位相等化器36を挿入するべきである。この36
は実際はデジタルフィルタが最適と思われる。ところで
以上述べた2つの回路構成はいずれも得失がある。IC
化に向いたのは第2の回路構成といえようが、カウンタ
のクロック周波数の関係から、稈N信号はPCM信号の
サンプリング周波数と同等もしくは同程度(50KE(
Z程度)となシ、よυ高周波スイッチングを行うために
は第一の回路構成がむしろ適当と思われる。なぜなら■
χ倍信号再生帯域は201G(Z迄であるから、平滑部
17a 、 17bのカットオフは20IGJ7まで保
慣されるべきてあシ、かつこの平滑部を通って得られる
波形が低リップルであるには、スイッチング周ト
服数を高くする方が有利なためである。Next, the signal passes through a digital adder 38 that adds an appropriate DC constant value, and then a PS'1M converter 39 converts the switching {M} signal from the digital signal. That is, as shown in FIG. 14, a serial/parallel converter 40 converts the signal into a parallel signal, the upper 8 bits of the signal are counted by programmable counters 42a and 42b, and a flip-flop 43 forms a PWM signal. 40.42a,
42b43 and all digital input signals clock 4
1. What should be noted here is the V of the main signal section.
It is necessary to take into consideration the phase rotation υ caused by the low-pass filter after A in the case of digital interpolation, and a phase equalizer 36 should be inserted as in the embodiment of FIG. This 36
In reality, a digital filter seems to be optimal. By the way, both of the two circuit configurations described above have advantages and disadvantages. IC
Although it can be said that the second circuit configuration is suitable for this purpose, due to the relationship of the clock frequency of the counter, the culm N signal is equal to or about the same as the sampling frequency of the PCM signal (50KE).
The first circuit configuration seems to be more appropriate for performing high-frequency switching. Because■
Since the χ signal reproduction band is 201G (up to Z), the cutoff of the smoothing sections 17a and 17b should be maintained up to 20IGJ7, and the waveform obtained through this smoothing section should have low ripple. This is because it is advantageous to increase the number of switching cycles.
1!
第15図は本発明による第2の従来例に対応した第2の
実施例である。同様にデジタル信号を入力端1aに入力
しデジタル遅延素子34を介しD/A変換器およびロー
パスフィルター35にてアナログ化しアンプ主信号部に
入力される。一方PWMアンプのFWM信号をデジタル
信号からのPWM変換部50で作る。稈■変換には前述
の実施例と同様に入力信号をD/A変換器およびローパ
スフィルター35aでアナログ信号化し冑■変調回路2
0において電圧比較器で三角波と比較することにより形
成する第1の回路構成と、デジタル位相等化器を介して
第14図の方法による第2の回路構成がある。1! FIG. 15 shows a second embodiment corresponding to the second conventional example according to the present invention. Similarly, a digital signal is input to the input terminal 1a, converted into an analog signal by the D/A converter and low-pass filter 35 via the digital delay element 34, and input to the main signal section of the amplifier. On the other hand, the FWM signal of the PWM amplifier is generated by a PWM converter 50 from a digital signal. For the culm conversion, the input signal is converted into an analog signal by the D/A converter and the low-pass filter 35a, and the culm modulation circuit 2
There is a first circuit configuration formed by comparing the voltage at 0 with a triangular wave using a voltage comparator, and a second circuit configuration formed by the method shown in FIG. 14 via a digital phase equalizer.
更に第16図は本発明の第3の実施例である。51およ
び52はP’R’M変換部であるが、その前段でそれぞ
れ一定の直流を付加する必要がある。直流を伺加するの
には、第1の実施例と同様にアナログで行うかデジタル
で行うか2つの方法がちる。その後の変調方法も同様に
アナログとデジタルの2つの方法によることができる。Furthermore, FIG. 16 shows a third embodiment of the present invention. 51 and 52 are P'R'M converters, and it is necessary to add a certain amount of direct current to each of them at the preceding stage. There are two ways to add direct current: analog or digital, as in the first embodiment. The subsequent modulation method can similarly be based on two methods: analog and digital.
以上述べた通り本発明によればデジタル入力信、1毎を
用いて少くとも20KIIz以下では音質的な劣化なし
に第1の実施例では8級アンプの高効率化第2、第3の
実施例ではA級アンプもしくは8級アンプの高効率化を
実現できる。また本発明によると、デジタル信号部分で
アンプ主信号部とスイッチング部が分離されるため、ス
イッチングノイズが主信号部に伝搬することがなくよシ
低ノイズと低歪率をも実現できる。As described above, according to the present invention, the first embodiment improves the efficiency of the class 8 amplifier without deteriorating the sound quality at least below 20 KIIz using digital input signals. This makes it possible to achieve higher efficiency in class A or class 8 amplifiers. Further, according to the present invention, since the amplifier main signal section and the switching section are separated in the digital signal section, switching noise does not propagate to the main signal section, and low noise and low distortion can also be achieved.
第1図は従来のA級またはB級電力増幅器の回路図、第
2図は従来のD@電力増幅器の構成図、第3図は従来の
B級電力増幅器とD級電力増幅器のコレクタ損失比較図
、第4図は従来の他の電力増幅器の回路図、第5図は第
4図の電力増幅器で用いるh〜M変調部の回路図、第6
図は第4図の電力増幅器の動作説明図、第7図は従来の
更に他の電力増幅器の回路図、第8図はその動作説明図
、第9図は従来のまた更に他の電力増幅器の回路図、第
10図はその動作説明図、第11図は本発明による第1
の実施例の回路図、第12図は第1の実施例におけるR
■4変換部の第1の回路例、第13図は第1の実施例に
おけるPWM変換部の第2の回路例、第14図は陶変換
部の回路例、第15図は本発明の第2の実施例の回路図
、第16図は本発明の第3の実施例の回路図である。
1a・・入力端子 2・・・ドライブ回路3a
、3b・・・トランジスタ 4・・・負荷18・・・ス
イッチング電源 34・・・デジタル遅延素子35・・
・D/A変換器およびローパスフィルタ50・・・円変
換部
代理人 弁理士 則 近 憲 佑 (ほか1名)第1図
第 2 図
第 3 図
Pψ・峰
第 4 図
第 7 図
第 8 図
第 9 図
第1I図
21再I 冒2 図 、(!θ
第14図
第15図Figure 1 is a circuit diagram of a conventional class A or class B power amplifier, Figure 2 is a configuration diagram of a conventional D@power amplifier, and Figure 3 is a comparison of collector loss between a conventional class B power amplifier and a class D power amplifier. 4 is a circuit diagram of another conventional power amplifier, FIG. 5 is a circuit diagram of an h to M modulation section used in the power amplifier of FIG. 4, and FIG.
The figures are an explanatory diagram of the operation of the power amplifier of Fig. 4, Fig. 7 is a circuit diagram of yet another conventional power amplifier, Fig. 8 is an explanatory diagram of its operation, and Fig. 9 is an illustration of the conventional or still other power amplifier. The circuit diagram, FIG. 10 is an explanatory diagram of its operation, and FIG. 11 is the first circuit diagram according to the present invention.
FIG. 12 is a circuit diagram of the embodiment of R in the first embodiment.
■4 The first circuit example of the conversion unit, Figure 13 is the second circuit example of the PWM conversion unit in the first embodiment, Figure 14 is the circuit example of the ceramic conversion unit, and Figure 15 is the circuit example of the PWM conversion unit in the first embodiment. FIG. 16 is a circuit diagram of the third embodiment of the present invention. 1a...Input terminal 2...Drive circuit 3a
, 3b...Transistor 4...Load 18...Switching power supply 34...Digital delay element 35...
・D/A converter and low-pass filter 50... Yen conversion department representative Patent attorney Kensuke Chika (and 1 other person) Fig. 1 Fig. 2 Fig. 3 Pψ/mine No. 4 Fig. 7 Fig. 8 Figure 9 Figure 1I Figure 21 Re I Figure 2 , (!θ Figure 14 Figure 15
Claims (1)
端子と、この入力端子に一端が接続されたデジタル遅延
素子と、このデジタル遅延素子の他端にD/A変換器と
低域通過フィルターを介して接続された第1の増幅回路
と、前記入力端子に接続された前記入力信号の圏変換回
路と、とのPWM変換回路によって得られたPWM信号
によQスイッチングし、前記第1の増幅回路に電力を供
給するスイッチング方式による第2の増幅回路を具備す
ることを特徴とする電力増幅器。An input terminal that receives a digitized audio signal as an input signal, a digital delay element with one end connected to this input terminal, and a D/A converter and a low-pass filter connected to the other end of the digital delay element. Q-switching is performed by the PWM signal obtained by the PWM conversion circuit of the connected first amplifier circuit and the input signal range conversion circuit connected to the input terminal, and the input signal is Q-switched to the first amplifier circuit. A power amplifier comprising a second amplifier circuit using a switching method for supplying power.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12669482A JPS5917710A (en) | 1982-07-22 | 1982-07-22 | Power amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12669482A JPS5917710A (en) | 1982-07-22 | 1982-07-22 | Power amplifier |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5917710A true JPS5917710A (en) | 1984-01-30 |
Family
ID=14941530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12669482A Pending JPS5917710A (en) | 1982-07-22 | 1982-07-22 | Power amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5917710A (en) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63113312U (en) * | 1987-01-16 | 1988-07-21 | ||
EP0279694A2 (en) * | 1987-02-20 | 1988-08-24 | Victor Company Of Japan, Limited | Audio amplifier |
JPS6477210A (en) * | 1987-09-18 | 1989-03-23 | Nec Corp | High frequency amplifier |
EP0431201A1 (en) * | 1989-06-30 | 1991-06-12 | Nippon Telegraph And Telephone Corporation | Linear transmitter |
JPH0452968U (en) * | 1990-09-12 | 1992-05-06 | ||
US5200711A (en) * | 1990-10-26 | 1993-04-06 | AB Lab. Gruppen Andersson & Bavholm | Pulse-width modulated, linear audio-power amplifier |
US5396194A (en) * | 1993-11-19 | 1995-03-07 | Carver Corporation | Audio frequency power amplifiers |
US5543753A (en) * | 1994-06-22 | 1996-08-06 | Carver Corporation | Audio frequency power amplifiers with actively damped filter |
US5606289A (en) * | 1994-06-22 | 1997-02-25 | Carver Corporation | Audio frequency power amplifiers with actively damped filter |
GB2360410A (en) * | 2000-03-18 | 2001-09-19 | Univ Bristol | An amplifier in which the input signal is delayed to allow time for the power supply to adjust to a level which minimises power loss |
US6720825B2 (en) * | 2001-06-15 | 2004-04-13 | Texas Instruments Incorporated | Method and circuit for reduction of audible turn-on and turn-off transients in switching amplifiers |
GB2451529A (en) * | 2007-08-03 | 2009-02-04 | Wolfson Microelectronics Plc | An audio amplifier with a tracking power supply and a digital signal delay equal to the power supply response time |
-
1982
- 1982-07-22 JP JP12669482A patent/JPS5917710A/en active Pending
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63113312U (en) * | 1987-01-16 | 1988-07-21 | ||
EP0279694A2 (en) * | 1987-02-20 | 1988-08-24 | Victor Company Of Japan, Limited | Audio amplifier |
US4873493A (en) * | 1987-02-20 | 1989-10-10 | Victor Company Of Japan, Ltd. | Audio amplifier |
JPS6477210A (en) * | 1987-09-18 | 1989-03-23 | Nec Corp | High frequency amplifier |
EP0431201A1 (en) * | 1989-06-30 | 1991-06-12 | Nippon Telegraph And Telephone Corporation | Linear transmitter |
JPH0452968U (en) * | 1990-09-12 | 1992-05-06 | ||
US5200711A (en) * | 1990-10-26 | 1993-04-06 | AB Lab. Gruppen Andersson & Bavholm | Pulse-width modulated, linear audio-power amplifier |
US5396194A (en) * | 1993-11-19 | 1995-03-07 | Carver Corporation | Audio frequency power amplifiers |
US5543753A (en) * | 1994-06-22 | 1996-08-06 | Carver Corporation | Audio frequency power amplifiers with actively damped filter |
US5606289A (en) * | 1994-06-22 | 1997-02-25 | Carver Corporation | Audio frequency power amplifiers with actively damped filter |
GB2360410A (en) * | 2000-03-18 | 2001-09-19 | Univ Bristol | An amplifier in which the input signal is delayed to allow time for the power supply to adjust to a level which minimises power loss |
US6720825B2 (en) * | 2001-06-15 | 2004-04-13 | Texas Instruments Incorporated | Method and circuit for reduction of audible turn-on and turn-off transients in switching amplifiers |
GB2451529A (en) * | 2007-08-03 | 2009-02-04 | Wolfson Microelectronics Plc | An audio amplifier with a tracking power supply and a digital signal delay equal to the power supply response time |
GB2451529B (en) * | 2007-08-03 | 2012-11-07 | Wolfson Microelectronics Plc | Amplifier circuit |
US8687826B2 (en) | 2007-08-03 | 2014-04-01 | Wolfson Microelectronics Plc | Amplifier circuit |
US9473098B2 (en) | 2007-08-03 | 2016-10-18 | Cirrus Logic, Inc. | Amplifier circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6594309B1 (en) | PWM power amplifier with digital input | |
JP2885660B2 (en) | Amplitude modulation circuit | |
JPS5917710A (en) | Power amplifier | |
US7656946B2 (en) | Pulse width modulation amplifier | |
JPH066229A (en) | D/a converter | |
JP2001127562A (en) | Pwm power amplifier | |
US7102431B2 (en) | Method for generating a high-power alternating voltage that follows an input data system | |
JP2653741B2 (en) | Medium wave radio broadcaster | |
JP3185963B2 (en) | Speaker drive circuit | |
JP2003249825A (en) | Class-d amplifier using delta-sigma modulation | |
WO2021152687A1 (en) | Track and hold circuit | |
JPS6051305A (en) | Power amplifier | |
JPH0379128A (en) | A/d converter | |
Saponara et al. | Oversampled and noise-shaped pulse-width modulator for high-fidelity digital audio amplifier | |
JP4066893B2 (en) | PWM class D amplifier | |
JPH0446016B2 (en) | ||
JP2568056Y2 (en) | Automatic gain control device for television signals. | |
JPH0257016A (en) | Automatic gain control circuit | |
JPH025053B2 (en) | ||
JPH01311872A (en) | Pwm signal arithmetic and logic device | |
JPS6376618A (en) | Da converter system | |
JP4095202B2 (en) | Amplitude modulation transmitter | |
JP2587849Y2 (en) | Amplitude modulation transmitter | |
JP2924418B2 (en) | D / A converter | |
JPS5887916A (en) | Digital-to-analog converter |