JPS59175720A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS59175720A
JPS59175720A JP4896183A JP4896183A JPS59175720A JP S59175720 A JPS59175720 A JP S59175720A JP 4896183 A JP4896183 A JP 4896183A JP 4896183 A JP4896183 A JP 4896183A JP S59175720 A JPS59175720 A JP S59175720A
Authority
JP
Japan
Prior art keywords
substrate
diffusion
oxide film
gas
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4896183A
Other languages
English (en)
Inventor
Hitoshi Tsubone
坪根 衡
Mamoru Shinohara
衛 篠原
Isao Honma
本間 勇夫
Hisanori Oki
沖 久典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP4896183A priority Critical patent/JPS59175720A/ja
Publication of JPS59175720A publication Critical patent/JPS59175720A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (技術分野) この発明は半導体装置の製造方法、詳しくはBCt3ガ
スソースを用いたボロン拡散方法に関するものである。
(従来技術) Betsガスソースを用いたボロン拡散の従来の方法を
第1図を用いて説明する。
第1図(a)において、1は半導体基板、2はその表面
に形成された拡散保護膜(酸化膜)であり、まず、この
拡散保護膜2に7オトリソ技術によって開口部3を形成
することによシ、拡散すべき領域の半導体基板1表面を
露出させる。
次に、高温に加熱した拡散炉の反応管中を不活性雰囲気
(一般にはN2)とし、そこに前記基板1を挿入する。
そして、基板1が充分熱されたところでBC43ガース
と02ガスを同時に反応管に流し込みという反応を起こ
させる。すると、このとき発生しだB2O3が半導体基
板1の露出表面で半導体基板1(シリコン)と反応して
第1図(b)に示すようにボロンシリケートガラス4を
形成しつつ、その下の半導体基板1の表面部にボロン拡
散が行われボロ/拡散層5が形成される。
ところが、この拡散方法において半導体基板1に常にB
2O3が早く到達するとは限らず、時にはCt2(塩素
ガス)あるいは反応管中に少量の水分が混入した場合H
C7(塩化水素ガス)−通常ガス中には必ず微量の迅や
H!oが混入している−が先に基板表面(シリコン表面
)に到達し、 4 HCII + Si −+ 5IC4+2山  ・
・・・・(2)の反応を起こし、基板表面からシリコン
がエツチング除去されることがある。これを第2図に示
す。
第2図において、6はエツチング除去された基板シリコ
ン層である。
この現象が発生すると、分離拡散においてはボロン拡散
層ができず分離ができない。また、ペース拡散において
は、均一なベース拡散層ができず、次の工程でエミッタ
となるリン拡散を行った場合、hFEのばらつきなどと
いっだ電気的特性不良につながる。
そこで、第3図に示すようにあらかじめ熱処理により半
導体基板1の露出表面に薄い酸化膜7(厚いとポロンが
拡散されない)を形成した後、BC63ガスによる拡散
を行う方法、あるいは高温反と同様に薄い酸化膜をっけ
た後にBct3ガスを送り込んでボロン拡散を行う方法
が採用されている。
すなわち、半導体基板の露出表面(シリコン表面)に薄
い酸化膜(30〜3ooA、好ましくは30〜100八
程度)があれば(2)式の反応は行らず、上述の欠点は
解決できる。
しかるに、熱酸化により薄い酸化膜を形成する方法は、
半導体基板間あるいは同一基板内において、その酸化膜
を均一に形成することが困難である。というのは、この
ように極めて薄い酸化膜は成長時間が極めて短かく、炉
への半導体基板の出し入れ、あるいはガスの流れ、温度
などによって微妙な影響を受けるからである。したがっ
て、従来の方法は、拡散層のシリコンのエツチングは防
止できるものの、酸化膜の厚さむらにょシ均一な拡散が
できないといった欠点があったー(発明の目的) この発明は上記の点に鑑みなされたもので、拡散層ノシ
リコンのエツチングを防止するこトカテき、しかも均一
な拡散が可能となる半導体装置の製造方法を提供するこ
とを目的とする。
(実施例) 以下この発明の半導体装置の↓遣方法の一実施例を第4
図を参照して説明する。
第4図(a)において、11は半導体基板(シリコン基
板)、12はその表面に形成された拡散保護1換であシ
、まず、この拡散保護1ia12にフオ) IJソ技術
によって開口部13を形成することによシ、拡散すべき
領域の半導体基板11表面を露出させる。
次に、HCl 1容、水4容の液を70℃に昇温させた
液、もしくはH!So、を110℃に昇温させた液に前
記半導体基板11を浸し、さらにそれにH2O2を50
〜100 cc注いで半導体基板11をディップさせる
。これによシ、半導体基板】1の前記露出表面には、3
0〜50A厚の酸化膜14が第4図(b)に示すように
形成される。
しかる後、高温に加熱した拡散炉の反応管を不活性ガス
(N2)で充満させ、そこに半導体基板11を挿入する
。そして、半導体基板11が充分均一に熱されたところ
でBCt3ガスと02ガスを同時に反応管に流し込むこ
とによシ、前記酸化膜14下の半導体基板11表面部に
ボロン拡散層15を第4図(c)に示すように形成する
このような一実施例では、半導体基板11の露出表面に
薄い酸化膜14を形成した状態で、BCt3ガスを用い
たボロン拡散を行っている。したがって、エツチング除
去される部分のないボロン拡散層15が得られる。
また、この一実施例では、酸化性の液による化学処理に
よシ薄い酸化膜14を形成している。この化学処理によ
る方法は、薄い酸化膜を半導体基板間あるいは同一基板
内で均一性よく形成できる。
したがって、この一実施例によれば前記拡散が均一にな
シ、均一なボロン拡散層15を得ることができる。また
、化学処理による方法は、薄い酸化膜14を廉価に得ら
れる。
なお、化学処理による方法は、酸化性の液の温度、浸漬
時間によシ酸化膜厚を調整できる。上記一実施例では酸
化膜厚を30〜50λとしたが、より薄くてもよ<、1
”O〜50Aの範囲内がこの方法に好適する厚さである
(発明の効果) 以上詳述したようにこの発明の方法においては、酸化性
の液を用いた化学処理によシ半導体基板の露出表面(拡
散表面〕に薄い酸化膜を形成するようにしたので、拡散
層のシリコンのエツチングを防止することができるとと
もに、均一な拡散がTh1J能となる。この発明の方法
は、バイポーラトランジスタの分離拡散、ペース拡散、
 MO8型トランジスタのP4−ソース・ドレイン拡散
など、すべてのピ拡散に利用することができる。
【図面の簡単な説明】
第1図はBCl3ガスンースを用いたボロン拡散の従来
の方法を示す断面図、第2図は従来の方法において基板
表面からシリコンがエツチングされた様子を示す断面図
、第3図はエツチングを防止するだめ基板の露出表面に
薄い酸化膜を形成した状態を示す断面図、第4図はこの
発明の半導体装置の製造方法の一実施例を示す断面図で
ある、11・・・半導体基板、12・・・拡散保護膜、
13・・・開口部、14・・・酸化膜、15・・・ンメ
ロン拡散層。 特許出願人  沖電気工業株式会社 第1図 第4図

Claims (1)

    【特許請求の範囲】
  1. 表面を覆う拡散保護膜に開口部を形成することによシ半
    導体基板の表面を選択的に露出させる工程と、酸化性の
    液へ前記基板をディップさせることによシ、前記基板の
    露出表面に薄い酸化膜を形成する工程と、不活性雰囲気
    中の高温反応炉へ前記基板を挿入し、次いでBCA3ガ
    スと02ガスを反応炉へ送)込むことにより、前記酸化
    膜下の基板表面部にボロン拡散層を形成する工程とを具
    備してなる半導体装置の製造方法。
JP4896183A 1983-03-25 1983-03-25 半導体装置の製造方法 Pending JPS59175720A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4896183A JPS59175720A (ja) 1983-03-25 1983-03-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4896183A JPS59175720A (ja) 1983-03-25 1983-03-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS59175720A true JPS59175720A (ja) 1984-10-04

Family

ID=12817874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4896183A Pending JPS59175720A (ja) 1983-03-25 1983-03-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS59175720A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5135112A (en) * 1974-09-20 1976-03-25 Tokico Ltd Pisutonringu no oatsusochi
JPS53120264A (en) * 1977-03-29 1978-10-20 Mitsubishi Electric Corp Manufacture of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5135112A (en) * 1974-09-20 1976-03-25 Tokico Ltd Pisutonringu no oatsusochi
JPS53120264A (en) * 1977-03-29 1978-10-20 Mitsubishi Electric Corp Manufacture of semiconductor device

Similar Documents

Publication Publication Date Title
JPS61137367A (ja) 半導体集積回路装置の製造方法
US3798081A (en) Method for diffusing as into silicon from a solid phase
JPS63166220A (ja) 半導体装置の製造方法
US3507716A (en) Method of manufacturing semiconductor device
JP2009032774A (ja) 熱処理装置、熱処理用部材、及び熱処理用部材の製造方法
JPH0324055B2 (ja)
US4802842A (en) Apparatus for manufacturing semiconductor device
JPS59175720A (ja) 半導体装置の製造方法
JPH0245326B2 (ja)
US3573115A (en) Sealed tube diffusion process
KR100205193B1 (ko) 실리콘 단결정 웨이퍼 및 그의 표면의 열산화방법
US3537889A (en) Low temperature formation of oxide layers on silicon elements of semiconductor devices
KR19990004130A (ko) 반도체장치의 실리콘 옥시나이트라이드막 형성방법
US4373975A (en) Method of diffusing an impurity
JP2005079481A (ja) 酸化膜成長装置
JPH0793278B2 (ja) 多結晶シリコン膜へのリンの拡散方法
EP0023925B1 (en) Method of producing insulating film for semiconductor surfaces and semiconductor device with such film
JPS5917529B2 (ja) 半導体装置の製造方法
JPH07130676A (ja) 半導体ウェーハのホウ素拡散方法
JP2001313265A (ja) 半導体装置の製造方法
JP2716280B2 (ja) 半導体装置の製造方法
JP3357815B2 (ja) 半導体装置の製造方法
JPH022311B2 (ja)
EP0024094B1 (en) Method of producing semiconductor devices
KR920007193B1 (ko) 반도체 소자의 어닐링 방법