JPS59172847A - Stereo demodulator - Google Patents

Stereo demodulator

Info

Publication number
JPS59172847A
JPS59172847A JP4616783A JP4616783A JPS59172847A JP S59172847 A JPS59172847 A JP S59172847A JP 4616783 A JP4616783 A JP 4616783A JP 4616783 A JP4616783 A JP 4616783A JP S59172847 A JPS59172847 A JP S59172847A
Authority
JP
Japan
Prior art keywords
current
transistor
signal
stereo
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4616783A
Other languages
Japanese (ja)
Other versions
JPS6317376B2 (en
Inventor
Junichi Hikita
純一 疋田
Giichi Shimada
義一 島田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP4616783A priority Critical patent/JPS59172847A/en
Publication of JPS59172847A publication Critical patent/JPS59172847A/en
Publication of JPS6317376B2 publication Critical patent/JPS6317376B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04HBROADCAST COMMUNICATION
    • H04H40/00Arrangements specially adapted for receiving broadcast information
    • H04H40/18Arrangements characterised by circuits or components specially adapted for receiving
    • H04H40/27Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95
    • H04H40/36Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving
    • H04H40/45Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00Demodulation of amplitude-modulated oscillations
    • H03D1/22Homodyne or synchrodyne circuits
    • H03D1/2209Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders
    • H03D1/2227Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders using switches for the decoding

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Stereo-Broadcasting Methods (AREA)

Abstract

PURPOSE:To attain the operation at a low voltage by feeding an intermittent current formed by a switching signal to a differential amplifier separating a stereo composite signal into left and right signals as a driving current. CONSTITUTION:The stereo composite signal voltage from a signal source 96 is converted into a current signal by a voltage current converting circuit 90 and controls the operating current of the differential amplifiers 2, 4 demodulating a stereo signal by current inverting circuits 98, 100, 102, 104 and 106. The amplifiers 2, 4 repeat alternately the conduction and nonconduction by a switching signal inputted to terminals 164, 166 by switching circuits 92, 94, separate the stereo composite signal into left and right stereo signals and output respectively them to output terminals 46, 52. Since the circuits 92 and 94 give the intermittent current in response to the switching signal to the amplifiers 2 and 4, the voltage loss is suppressed a low voltage drive is attained. Further, the fluctuation in the DC potential of the stereo demodulation output is prevented and the accuracy of the demodulated output is improved.

Description

【発明の詳細な説明】 この発明は、ステレオ複合信号中のパイロット信号の周
波数(19kllz)を逓倍した3 8 k Hzのス
イッチング信号を用いてステレオ複合信号から左右のス
テレオ信号を分離するステレオ復調器に関する。
Detailed Description of the Invention The present invention provides a stereo demodulator that separates left and right stereo signals from a stereo composite signal using a 38 kHz switching signal that is multiplied by the frequency (19kllz) of a pilot signal in the stereo composite signal. Regarding.

第1図は従来のステレオ復調器を示している。FIG. 1 shows a conventional stereo demodulator.

このステレオ復調器には、ステレオ複合信号中に含まれ
るパイロット信号(19kHz)を逓倍して得たスイッ
チング信号(38kHz)で交互にスイッチング動作を
する一対の差動増幅器2.4が設置されている。即ち、
第1の差動増幅器2はエミッタを共通にした一対のトラ
ンジスタ6.8で構成され、一方、第2の差動増幅器4
はエミッタを共通にしたトランジスタ10、】2から構
成されている。トランジスタ6.12のベースには駆動
回路14からスイッチング電圧が与えられ、また、トラ
ンジスタ8.10のペースにも前記駆動回路14からス
イッチング電圧が与えられるように成っている。また、
これら差動増幅器2.4にばその動作電流をステレオ複
合信号で41i11御するための     ′第3の差
動増幅器18が設置されている。この差動増幅器18は
一対のトランジスタ2o、22の工< ’7タを抵抗2
4.26を介して共通に接続し、トランジスタ20のベ
ースにはステレオ複合信号の入力端子28が形成され、
トランジスタ22のベースにはバイアス入力端子30が
形成されている。また、抵抗24.26の中点と基準電
位点(GND)との間には、各差動増幅器2.4.18
の動作電流を引くための定電流源を構成するトランジス
タ32が基準電位点側をエミ・ツタにして挿入され、こ
のトランジスタ32のベースには一定のバイアスを与え
るための入力端子34が形成されている。
This stereo demodulator is equipped with a pair of differential amplifiers 2.4 that alternately perform switching operations using switching signals (38 kHz) obtained by multiplying the pilot signal (19 kHz) included in the stereo composite signal. . That is,
The first differential amplifier 2 is composed of a pair of transistors 6.8 having a common emitter, while the second differential amplifier 4
is composed of transistors 10 and ]2 having a common emitter. A switching voltage is applied from the drive circuit 14 to the base of the transistor 6.12, and a switching voltage is also applied from the drive circuit 14 to the base of the transistor 8.10. Also,
A third differential amplifier 18 is installed in each of the differential amplifiers 2.4 to control the operating current thereof using a stereo composite signal. This differential amplifier 18 consists of a pair of transistors 2o, 22 and a resistor 2o.
4.26, an input terminal 28 for a stereo composite signal is formed at the base of the transistor 20,
A bias input terminal 30 is formed at the base of the transistor 22 . In addition, each differential amplifier 2.4.18 is connected between the midpoint of the resistor 24.26 and the reference potential point (GND).
A transistor 32 constituting a constant current source for drawing an operating current is inserted with the reference potential point side as an emitter, and an input terminal 34 for applying a constant bias is formed at the base of this transistor 32. There is.

各差動増幅器2.4の出力はトランジスタ6.10及び
トランジスタ8.12のコレクタに個別に発生し、各出
力はトランジスタ6.10のコレクタと電源端子36と
間に挿入された電流反転回路38又はトランジスタ8.
12のコレクタと電源端子36との間に挿入された電流
反転回路40を介して取出される。即ち、電流反転回路
38はトランジスタ42.44で構成され、トランジス
タ44のコレクタに出力端子46が形成されている。ま
た、電流反転回路40はトランジスタ48.50から構
成され、トランジスタ50のコレクタにば出力端子52
が形成されている。
The output of each differential amplifier 2.4 is generated individually at the collector of transistor 6.10 and transistor 8.12, and each output is generated by a current inverting circuit 38 inserted between the collector of transistor 6.10 and the power supply terminal 36. or transistor 8.
The current is taken out through a current inverting circuit 40 inserted between the collector of No. 12 and the power supply terminal 36. That is, the current inversion circuit 38 is composed of transistors 42 and 44, and an output terminal 46 is formed at the collector of the transistor 44. Further, the current inverting circuit 40 is composed of transistors 48 and 50, and the collector of the transistor 50 has an output terminal 52.
is formed.

また、トランジスタ6.10のコレクタと基準電位点と
の間には、前記トランジスタ20とベースを共通に接続
したトランジスタ54が基準電位点側をエミッタにし且
つ抵抗56を介して挿入され、また、トランジスタ8.
12のコレクタと基準電位点との間にはエミッタを基準
電位点側にし且つエミッタ側に抵抗60を介してトラン
ジスタ58が挿入されている。
Further, between the collector of the transistor 6.10 and the reference potential point, a transistor 54 whose base is commonly connected to the transistor 20 is inserted with the reference potential point side as the emitter and via a resistor 56. 8.
A transistor 58 is inserted between the collector of No. 12 and the reference potential point, with the emitter facing the reference potential point side and a resistor 60 on the emitter side.

そして、駆動回路14は、電源端子36と基準電位点と
の間に抵抗62.64を接続し、この抵抗62.64の
中点と基準電位点との間に抵抗66.68及びトランジ
スタ70を接続するとともに、抵抗72.74及びトラ
ンジスタ76を接続したものである。トランジスタ70
.76にはスイッチング信号を与える入力端子78.8
0が形成され、ステレオ複合信号のパイロット信号を逓
倍して得たスイッチング信号が与えられる。そして、抵
抗62.64の中点に発生するスイッチング電圧はトラ
ンジスタ6.12のベースに与えられ、抵抗66.68
の中点で発生ずるスイッチング電圧はl−ランジスタ8
.10のベースに与えられている。
The drive circuit 14 connects a resistor 62.64 between the power supply terminal 36 and the reference potential point, and connects a resistor 66.68 and a transistor 70 between the midpoint of this resistor 62.64 and the reference potential point. At the same time, resistors 72 and 74 and a transistor 76 are also connected. transistor 70
.. 76 is an input terminal 78.8 that provides a switching signal.
0 is formed, and a switching signal obtained by multiplying the pilot signal of the stereo composite signal is provided. The switching voltage generated at the midpoint of the resistor 62.64 is then applied to the base of the transistor 6.12, and the switching voltage generated at the midpoint of the resistor 66.68
The switching voltage generated at the midpoint of the l-transistor 8
.. Given on a base of 10.

このような構成によれば、入力端子78.80の間に3
8 k Hzのスイッチング信号が与えられるので、ト
ランジスタ70.76はスイッチング信号に応動して交
互に導通、不導通を繰返す。この結果、抵抗66.68
の中点に発生するスイ・ノチング電圧はトランジスタ8
.10に与えられ、一方、抵抗72.74の中点に発生
するスイッチング電圧はトランジスタ6.12に与えら
れ、スイッチング動作が与えられる。
According to such a configuration, 3
Since an 8 kHz switching signal is applied, transistors 70 and 76 alternately turn on and off in response to the switching signal. As a result, the resistance is 66.68
The switch notching voltage generated at the midpoint of transistor 8
.. 10, while the switching voltage generated at the midpoint of resistor 72.74 is applied to transistor 6.12 to provide switching action.

この状態において、入力端子28にステレオ複合信号が
与えられると、差動増幅器2.4のスイッチング動作が
38 k Hzに同期することから、各差動増幅器2.
4に流れる動作電流は差動増幅器18の動作に応動し、
この結果、ステレオ複合信号から左右のステレオ信号が
分離され、各出力端子46.52は左右のステレオ信号
を個別に取出すことかできる。
In this state, when a stereo composite signal is applied to the input terminal 28, the switching operation of the differential amplifiers 2.4 is synchronized to 38 kHz, so that the switching operation of each differential amplifier 2.4 is synchronized to 38 kHz.
The operating current flowing through 4 responds to the operation of the differential amplifier 18,
As a result, the left and right stereo signals are separated from the stereo composite signal, and each output terminal 46, 52 can individually take out the left and right stereo signals.

しかしながら、第1及び第2の差動増幅器2.4を駆動
するための駆動回路14が電源端子36と基準電位点と
の間に与えられる電圧Vccを分圧し、これをスイッチ
ング信号で断続するように構成しているため、電圧損失
が大きく、1.5■程度の低電圧で動作させることが不
可能であり、電池駆動のものでは電池の消耗が大となる
等の欠点がある。
However, the drive circuit 14 for driving the first and second differential amplifiers 2.4 divides the voltage Vcc applied between the power supply terminal 36 and the reference potential point, and intermittents this by the switching signal. Because of this structure, the voltage loss is large and it is impossible to operate at a low voltage of about 1.5 square meters, and battery-powered devices have drawbacks such as high battery consumption.

この発明は、例えばIV程度の低電圧での動作を可能に
したステレオ復調器の提供を目的とする。
An object of the present invention is to provide a stereo demodulator that can operate at a low voltage, for example, about IV.

この発明は、スイッチング信号に応動して断続電流を発
生するスイッチング回路と、このスイッチング回路に発
生ずる断続電流が制御入力として与えられるとともに、
ステレオ複合信号によってその動作電流が連続的に制御
される一対の差動増幅器とから構成したことを特徴とす
る。
The present invention includes a switching circuit that generates an intermittent current in response to a switching signal, and the intermittent current generated in the switching circuit is given as a control input,
It is characterized in that it is composed of a pair of differential amplifiers whose operating currents are continuously controlled by a stereo composite signal.

以下、この発明を図面に示した実施例を参照して詳細に
説明する。
Hereinafter, the present invention will be described in detail with reference to embodiments shown in the drawings.

第2図はこの発明のステレオ復調器の実施例を示し、第
1図の回路と同一部分には同一符号を付しである。図に
おいて、このステレオ復調器は第1図のステレオ復調器
の第3の差動増幅器18を電流駆動の差動増幅器として
、電圧電流変換回路90で構成するとともに、差動増幅
器2.4を駆動するための駆動回路14をスイッチング
信号に応動して断続電流を発生するスイッチング回路9
2.94で構成したものである。
FIG. 2 shows an embodiment of the stereo demodulator of the present invention, in which the same parts as in the circuit of FIG. 1 are given the same reference numerals. In the figure, this stereo demodulator is configured with a voltage-to-current conversion circuit 90 in which the third differential amplifier 18 of the stereo demodulator in FIG. a switching circuit 9 that generates an intermittent current in response to a switching signal to drive the drive circuit 14;
2.94.

電圧電流変換回路90には、信号源96から与えられる
ステレオ複合信号電圧を電流信号に変換するとともに電
流反転によって一対の差動増幅器2.4の動作を制御す
るため、電流反転回路98.100.102.104.
106が設置されている。
The voltage-current conversion circuit 90 includes current inversion circuits 98, 100, . 102.104.
106 are installed.

電流反転回路98はトランジスタ108.110で構成
され、各トランジスタ108.110のベースは共通に
接続されるとともに、トランジスタ108はベース・コ
レクタを共通にしてダイオード構成とされている。トラ
ンジスタ108はエミッタを電源ラインに接続され、そ
のコレクタと基準電位点との間には、信号源96ととも
に定電流源114が接続され、また、トランジスタ11
0のエミッタは電源ラインに接続されている。
The current inverting circuit 98 is composed of transistors 108 and 110. The bases of each transistor 108 and 110 are connected in common, and the transistor 108 has a diode configuration with a common base and collector. The emitter of the transistor 108 is connected to the power supply line, the constant current source 114 is connected between the collector and the reference potential point together with the signal source 96, and the transistor 11
The emitter of 0 is connected to the power supply line.

電流反転回路100はトランジスタ54.58.116
.118.120及び抵抗56.60.122.124
.126で構成されている。ベース・コレクタを共通に
−してダイオード構成されたトランジスタ116は、前
記トランジスタ110のコレクタと基準電位点との間に
エミッタ側に抵抗122を介して挿入されている。トラ
ンジスタ54.58.116.118.120のベース
は共通に接続され、トランジスタ118は電流反転回路
102と基準電位点との間にエミッタ側に抵抗124を
介して挿入され、また、トランジスタ120は第1の差
動増幅器2と基準電位点との間にエミッタ側に抵抗12
6を介して挿入されている。
The current inversion circuit 100 is a transistor 54.58.116
.. 118.120 and resistance 56.60.122.124
.. It consists of 126. A transistor 116 having a diode configuration with a common base and collector is inserted on the emitter side via a resistor 122 between the collector of the transistor 110 and a reference potential point. The bases of the transistors 54, 58, 116, 118, and 120 are connected in common, and the transistor 118 is inserted between the current inverting circuit 102 and the reference potential point via a resistor 124 on the emitter side. A resistor 12 is installed on the emitter side between the differential amplifier 2 of 1 and the reference potential point.
It is inserted through 6.

電流反転回路102はトランジスタ128.130で構
成され、トランジスタ128はベース・コレクタを共通
にしてダイオード構成されている。トランジスタ128
.130はベースを共通に接続されるとともに、共通に
エミッタを電源ラインに接続し、トランジスタ130の
コレクタは第2の差動増幅器4の側の電流路に接続され
ている。
The current inversion circuit 102 is composed of transistors 128 and 130, and the transistor 128 has a common base and collector and is configured as a diode. transistor 128
.. The bases of the transistors 130 are commonly connected, and the emitters of the transistors 130 are commonly connected to the power supply line, and the collectors of the transistors 130 are connected to the current path on the second differential amplifier 4 side.

電流反転回路104は前記電流反転回路98に対応して
設置され、差動増幅器4の側の基準電流を設定する。即
ち、この電流反転回路104は独自に定電流を設定する
ため、トランジスタ132.134で構成され、トラン
ジスタ132.134は共通にエミッタを電源ラインに
接続するとともに、共通にベースを接続し、トランジス
タ132はベース・コレクタを共通にしてダイオード構
成されている。トランジスタ132のベース・コレクタ
と基準電位点との間には、基準電流を設定する定電流源
136が挿入されている。
A current inversion circuit 104 is installed corresponding to the current inversion circuit 98 and sets a reference current on the differential amplifier 4 side. That is, in order to independently set a constant current, the current inverting circuit 104 is composed of transistors 132 and 134. The emitters of the transistors 132 and 134 are commonly connected to the power supply line, and the bases of the transistors 132 and 134 are commonly connected to the power supply line. are configured as diodes with a common base and collector. A constant current source 136 that sets a reference current is inserted between the base and collector of the transistor 132 and a reference potential point.

また、電流反転回路106はトランジスタ138.14
0.142及び抵抗144.146.148で構成され
ている。即ち、トランジスタ138はベース・コレクタ
を共通にしてダイオード構成され、前記トランジスタ1
34のコレクタと基準電位点との間に、エミッタ側に抵
抗144を介して挿入されている。トランジスタ138
.140、I42はベースを共通に接続し、各1−ラン
ジスタ140.14.2は第2の差動増幅器4と基準電
位点との間にエミッタ側に抵抗146.148を個別に
挿入して接続されている。
Further, the current inverting circuit 106 includes transistors 138.14
0.142 and resistor 144.146.148. That is, the transistor 138 has a common base and collector and is configured as a diode, and the transistor 138 has a common base and collector.
34 and a reference potential point via a resistor 144 on the emitter side. transistor 138
.. 140 and I42 have their bases connected in common, and each 1-transistor 140.14.2 is connected by individually inserting a resistor 146.148 on the emitter side between the second differential amplifier 4 and the reference potential point. has been done.

そして、スイッチング回路92は電源端子36と基準電
位点との間にトランジスタ150、抵抗152及びトラ
ンジスタ154を接続して構成さ  ・れ、一方のスイ
ッチング回路94は電源端子36と基準電位点との間に
トランジスタ156、抵抗158及びトランジスタ16
0を接続して構成されている。トランジスタ150.1
56のベースには共通にバイアスを与える入力端子16
2が形成され、トランジスタ154.160のベースに
はスイッチング信号を与えるための入力端子164.1
66が形成されている。
The switching circuit 92 is configured by connecting a transistor 150, a resistor 152, and a transistor 154 between the power supply terminal 36 and the reference potential point, and one switching circuit 94 is connected between the power supply terminal 36 and the reference potential point. transistor 156, resistor 158 and transistor 16
It is configured by connecting 0. Transistor 150.1
56 bases have an input terminal 16 that provides a common bias.
2 is formed, and the base of the transistor 154.160 is provided with an input terminal 164.1 for applying a switching signal.
66 is formed.

以上の構成に基づき、その動作を説明する。入力端子1
64.166にスイッチング信号が与えられると、トラ
ンジスタ154.160ばスイッチング動作をし、トラ
ンジスタ6.12のベースにはトランジスタ156のコ
レクタからスイッチングする駆動電流が与えられ、トラ
ンジスタ8.10のベースにはトランジスタ150のコ
レクタからスイッチングする駆動電流が与えられる。各
駆動電流は、l・ランジスタ154.160のスイッチ
ングが交互に行われ、その導通、不導通が選沢的に生じ
ることから、差動増幅器2.4の動作もそれに応動した
ものとなる。
The operation will be explained based on the above configuration. Input terminal 1
When a switching signal is applied to transistors 64 and 166, transistors 154 and 160 perform a switching operation, and a switching drive current is applied to the base of transistor 6.12 from the collector of transistor 156, and the base of transistor 8.10 receives a switching drive current. A switching drive current is provided from the collector of transistor 150. For each drive current, the L transistors 154 and 160 are switched alternately, and conduction and non-conduction occur selectively, so that the operation of the differential amplifier 2.4 is also responsive to this.

このようにスイッチング動作をスイッチング信号に応動
した断続電流で与えた場合、従来の電圧駆動のものに比
較し、電圧損失が(rl′I制でき、低電圧駆動が可能
になる。
In this way, when the switching operation is performed using an intermittent current in response to a switching signal, voltage loss (rl'I) can be controlled and low voltage driving becomes possible, compared to conventional voltage driving.

さらに、このようにすれば、差動増幅器2.4の入力電
圧の変動が無いため、ステレオ復調出力の直流電位のス
イッチング信号による振れを防止でき、ステレオ復調出
力の精度を向上させることができる。
Furthermore, in this way, since there is no fluctuation in the input voltage of the differential amplifier 2.4, it is possible to prevent the DC potential of the stereo demodulated output from swinging due to the switching signal, and it is possible to improve the accuracy of the stereo demodulated output.

また、この実施例では従来のステレオ復調器と異なり、
差動増幅器2.4の動作電流を電圧電流変換回路90で
ステレオ複合信号を電流に変換して行っているため、低
電圧駆動が可能に成っている。
Also, unlike conventional stereo demodulators, this embodiment
Since the operating current of the differential amplifier 2.4 is converted from a stereo composite signal into a current by the voltage/current conversion circuit 90, low voltage driving is possible.

この動作について説明すると、今、信号源96から信号
が与えられないものとし、図中A、B点の電位及び電流
をそれぞれ同値に設定する。このとき、1〜ランジスタ
108に電流■が流れると、この電流はカレントミラー
効果によってトランジスタ110にも同様の電流rが流
れ、この電流■は電流反転回路100を介してトランジ
スタ120から第1の差動増幅器2にも動作電流として
流れる。また、この電流Iはトランジスタ11Bから電
流反転回路]、 02を介してトランジスタ140.1
42に強制的に与えられる。
To explain this operation, it is assumed that no signal is applied from the signal source 96, and the potentials and currents at points A and B in the figure are set to the same value. At this time, when current ■ flows through transistors 1 to 108, a similar current r flows through transistor 110 due to the current mirror effect, and this current The operating current also flows through the dynamic amplifier 2. Further, this current I is passed from the transistor 11B to the transistor 140.1 via the current inverting circuit], 02.
Forced to be given to 42 people.

一方、B点側では、トランジスタ132に同様の電流■
が流れ、この電流はカレントミラー効果によってトラン
ジスタ138に流れ、この電流IはI−ランジスク13
8からカレントミラー効果によってトランジスタ140
.142にそれぞれ与えられる。即ち、1−ランジスタ
140.142は並列に接続されているので、電流の吸
込み能力は電流Iの2倍(2I)となり、トランジスタ
130から電流■が与えられろことから、第2の差動増
幅器4には第1の差動増幅器2と同様に電流1で動作電
流が与えられる。即ち、A点及びB点の電流及び電位が
それぞれ同じになる場合には、各差動増1陥器2.4に
与えられる動作電流は同値となそこで、信号源96から
与えられる信号によってトランジスタ108に前記型i
’i?flに対して1.51の電流が流れたものとする
と、電流反転回路98.100のカレントミラー効果に
よって第1の差動増幅器2に4;J:1.51の電流が
流れ、同様に電流反転回路102からトランジスタ14
0.142のコレクタ側に1.5Iの電流が与えられる
On the other hand, on the B point side, a similar current flows through the transistor 132.
flows through the transistor 138 due to the current mirror effect, and this current I flows through the transistor 138 due to the current mirror effect.
8 to transistor 140 by the current mirror effect.
.. 142 respectively. In other words, since the transistors 140 and 142 are connected in parallel, their current sinking ability is twice the current I (2I), and since the current ■ is applied from the transistor 130, the second differential amplifier Similarly to the first differential amplifier 2, the operating current 1 is applied to the differential amplifier 4. That is, when the current and potential at points A and B are the same, the operating currents given to each differential amplifier 2.4 have the same value, and therefore, the signal given from the signal source 96 causes the transistors to 108 with the type i
'i? Assuming that a current of 1.51 flows with respect to fl, a current of 4; J: 1.51 flows in the first differential amplifier 2 due to the current mirror effect of the current inversion circuit 98. From the inverting circuit 102 to the transistor 14
A current of 1.5I is applied to the collector side of 0.142.

一方、電流反転回路104には定電流源136によって
電流Iが設定されているので、トランジスタ138から
各トランジスタ140.142にそれぞれ電流rが与え
られることになり、そ、の合成値は2Iの電流吸込み能
力を持つこと心こなる。
On the other hand, since the current I is set in the current inversion circuit 104 by the constant current source 136, the current r is given from the transistor 138 to each transistor 140 and 142, and the combined value is the current of 2I. Having the ability to absorb is heartwarming.

しかし、トランジスタ130から前記1,5Iの電流が
与えられることから、これらの左室流分21− ] 、
51 = 0.5Iの電流が第2の差動増幅器4Gこ流
れることになり、第1及び第2の差動増幅器2.4の動
作電流は、それぞれ1.5■、0.5■となり、電流I
の差を生しる。即ち、前記のような基準値に対して信号
源96からの信号に応して各差動増幅器2.4には異な
る動作電流が与えられることから、従来の電圧動作型の
差動増幅器と等価的に電流動作型の差動増幅器を電圧電
流変換回路90で構成する。従って、差動増幅器2.4
は復調すべきステレオ複合信号で励振されることになり
、各差動増幅器2.4でステレオ複合信号から左右のス
テレオ信号を分離することができ、各出力端子46.5
2には左右のステレオ信号が個別に取出される。
However, since the current of 1.5I is applied from the transistor 130, these left ventricular flow components 21-],
A current of 51 = 0.5I will flow through the second differential amplifier 4G, and the operating currents of the first and second differential amplifiers 2.4 will be 1.5■ and 0.5■, respectively. current I
It makes a difference. That is, since different operating currents are given to each differential amplifier 2.4 according to the signal from the signal source 96 with respect to the reference value as described above, the current is equivalent to that of a conventional voltage-operated differential amplifier. Generally, a current-operated differential amplifier is configured with a voltage-current conversion circuit 90. Therefore, the differential amplifier 2.4
is excited by the stereo composite signal to be demodulated, and each differential amplifier 2.4 can separate left and right stereo signals from the stereo composite signal, and each output terminal 46.5
2, left and right stereo signals are taken out individually.

また、このようなステレオ復調器においては、電源端子
36と基準電位点との間の動作電圧は、第1図に示す従
来のステレオ復調器と異なり、トランジスタ42.48
の順方向降下電圧VF、+−ランジスタロ、8.10.
12のコレクタ・エミッタ間電圧VCEI、)ランジス
ク54.58.116.118.120.140,14
2のコレクタ・エミッタ間電圧VCE2及び抵抗56.
60.122.124.126の共通電圧隆下V11の
合成値Vc c  (=Vp→−VCEI +VCE2
 +VR)となり、最低動作電圧を低下させることがで
きる。
Further, in such a stereo demodulator, the operating voltage between the power supply terminal 36 and the reference potential point is different from the conventional stereo demodulator shown in FIG.
Forward drop voltage VF, +-rangistaro, 8.10.
12 collector-emitter voltage VCEI,) Ranjisk 54.58.116.118.120.140,14
2 collector-emitter voltage VCE2 and resistor 56.
60.122.124.126 common voltage rise V11 composite value Vc c (=Vp→-VCEI +VCE2
+VR), and the minimum operating voltage can be lowered.

る。即ち、電源端子36に与える電源電圧VCCを低く
しても良好な動作特性を得ることができ、1.5V程度
の低い電圧で動作させることができる。
Ru. That is, good operating characteristics can be obtained even if the power supply voltage VCC applied to the power supply terminal 36 is lowered, and operation can be performed at a voltage as low as about 1.5V.

また、電源端子36の印加電圧を従来回路と同値に設定
するものとすれば、グイナミソクレンジを大きくとるこ
とができ、特に、バッテリ電圧がその消耗によって低下
しても動作特性に変動が来すことがなく、安定した動作
特性が得られ、信号歪等を伴うことなく良好なステレオ
復調が可能になる。
Furthermore, if the voltage applied to the power supply terminal 36 is set to the same value as in the conventional circuit, a wide range can be achieved, and in particular, even if the battery voltage decreases due to battery consumption, the operating characteristics will not fluctuate. Stable operating characteristics can be obtained without causing any signal distortion, and good stereo demodulation is possible without signal distortion.

以上説明したようにこの発明によれば、ステレオ複合信
号から左右のステレオ信号を分離するための差動増幅器
にスイッチング信号で形成した断続電流を駆動電流とし
て与えるようにしたので、従来の電圧駆動のものに比較
し、無効電圧を減少させて電圧損失を抑制でき、最低動
作電圧を低下させることができるとともに、電池駆動の
場合、その消耗を低く抑えることができる。
As explained above, according to the present invention, an intermittent current formed by a switching signal is given as a drive current to a differential amplifier for separating left and right stereo signals from a stereo composite signal, which is different from conventional voltage drive. Compared to conventional batteries, the reactive voltage can be reduced to suppress voltage loss, the minimum operating voltage can be lowered, and in the case of battery drive, battery consumption can be kept low.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のステレオ復調器を示す回路図、第2図は
この発明のステレオ復調器の実施例を示す回路図である
。 2・・・第1の差動増幅器、4・・・第2の差動増幅器
、92.94・・・スイッチング回路。
FIG. 1 is a circuit diagram showing a conventional stereo demodulator, and FIG. 2 is a circuit diagram showing an embodiment of the stereo demodulator of the present invention. 2... First differential amplifier, 4... Second differential amplifier, 92.94... Switching circuit.

Claims (1)

【特許請求の範囲】[Claims] スイッチング信号に応動して断続電流を発生するスイッ
チング回路と、このスイッチング回路に発生する断続電
流が制御入力として与えられるとともに、ステレオ複合
信号によってその動作電流が連続的に制御される一対の
差動増幅器とから構成したことを特徴とするステレオ復
調器。
A switching circuit that generates an intermittent current in response to a switching signal, and a pair of differential amplifiers that receive the intermittent current generated in this switching circuit as a control input, and whose operating current is continuously controlled by a stereo composite signal. A stereo demodulator comprising:
JP4616783A 1983-03-19 1983-03-19 Stereo demodulator Granted JPS59172847A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4616783A JPS59172847A (en) 1983-03-19 1983-03-19 Stereo demodulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4616783A JPS59172847A (en) 1983-03-19 1983-03-19 Stereo demodulator

Publications (2)

Publication Number Publication Date
JPS59172847A true JPS59172847A (en) 1984-09-29
JPS6317376B2 JPS6317376B2 (en) 1988-04-13

Family

ID=12739454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4616783A Granted JPS59172847A (en) 1983-03-19 1983-03-19 Stereo demodulator

Country Status (1)

Country Link
JP (1) JPS59172847A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5789345A (en) * 1980-11-25 1982-06-03 Hitachi Ltd Semiconductor integrated circuit device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5789345A (en) * 1980-11-25 1982-06-03 Hitachi Ltd Semiconductor integrated circuit device

Also Published As

Publication number Publication date
JPS6317376B2 (en) 1988-04-13

Similar Documents

Publication Publication Date Title
JPS61230411A (en) Electric circuit
JPS606576B2 (en) signal conversion circuit
JPS59172847A (en) Stereo demodulator
US5155429A (en) Threshold voltage generating circuit
JPS59172846A (en) Stereo demodulator
JPH0519321B2 (en)
JP2800522B2 (en) Current switching circuit
US4596960A (en) Current mirror circuit
US5014019A (en) Amplifier circuit operable at low power source voltage
JPH0434567Y2 (en)
JPH0321082Y2 (en)
JPH0229461Y2 (en)
JPH0328581Y2 (en)
JPH07336161A (en) Differential amplifier
JPS6223164Y2 (en)
JP2530709B2 (en) Square wave triangle wave conversion circuit
JP2900688B2 (en) Limiter circuit
JPS624037B2 (en)
JPS6228884B2 (en)
JPH0522275B2 (en)
JPH0216042B2 (en)
JPS6113404B2 (en)
JPH0365697B2 (en)
JPH0410772B2 (en)
JPS6161727B2 (en)