JPS5916933B2 - 感熱記録装置 - Google Patents

Description

【発明の詳細な説明】 本発明は高速かつ安価な感熱記録装置の特に一定濃度記
録のための方式に関する。

感熱記録は、多数の発熱抵抗素子を配列したサーマルヘ
ッドを用い各素子に記録すべき図形の白、黒に対応して
通電し、発生したジュール熱をヘッドに密着させた感熱
記録紙に伝え発色させるもので、ファクシミリ受信機や
、電子計算機の出力端末装置などに用いられる。

感熱発色は原理的にその記録に比較的長い時間を要し（
１〜１０ｍｓ程度）そのため高速で記録する場合には、
多数素子（ドット）を同時に記録する多点同時記録方式
が採られる。

そのため、多数素子に流す電流を発色するための時間保
持する必要があり、フリップ、フロップ回路や、サイリ
スタ等の電流保持素子が用いられる。特に高速度で記録
するためには、同時に記録すべき素子を多くする必要が
あり、電流保持素子も多数必要とする。一例をあげれぱ
、必要な記録巾全体に一直線状に配列された発熱抵抗素
子を持つサーマルヘッドを考えると記録巾２５６ｍ？ｌ
Ｌ）記録密度８ｄｏレー通電必要時間ｌ０ｍｓとして、
一直線分の記録時間を４０ｍｓとすれば、総発熱抵抗素
子数は、８×２５６＝２０４８（ケ）であり、４０÷１
０■４（回）で一直線分の記録を行うため、１回の通電
時間では、２０４８÷４＝５１２（ケ）の素子につき記
録すべき図形に応じて電流を保持する素子が必要である
。即ち、２０４８ケの発熱抵抗素子を持つサーマルヘッ
ドを４つのブロックに分割し、５１２ケの電流保持素子
を各ブロックに順次接続し、５１２ビットの図形信号を
与えるよう記録装置を構成する。そのためには、非常に
多数の信号線の布線が必要となり実用的ではないので、
サーマルヘツドと一体に電流保持素子とそれに入力すべ
き信号をマトリツクス化して信号線の数を減じるように
したマトリツクス回路を集積した購造が考案されている
。第１図は上記のようにしたサーマルヘツドの一例の概
要を示す図であり、電流保持素子としてサイリスタを用
い、サイリスタのゲート入力回路にアンド回路を用いた
マトリツクス回路を用いたものである。

多数一直線状に配列された発熱抵抗素子１は一方の端子
は全て共通に接続され電源端子２となつている。発熱抵
抗素子１のもう一方の端子は各々サイリスタ３のアノー
ドに接続され、サイリスタ３のカソードは全て共通にア
ース端子４に接続されている。サイリスタ３のゲートは
抵抗５および２つのダイオード６，７のアノードに接続
され、抵抗５のもう一方の端子は全て共通にバイアス電
源端子８に接続されている。ダイオード７のカソードは
連続するｎ個分づつ共通にまとめられセレクタ端子９に
接続されている。またダイオード６のカソードはｎ個離
れたものが共通にまとめられドライバ端子１０に接続さ
れている。よつて発熱抵抗素子１の総数がａ個であれば
、セレクタ端子９の数量はｍ＝ａ／ｎ本であり本例ヘツ
ドの入力信号は、ＭＸｎのマトリツクス化されているこ
とになる。なお本例のサーマルヘツドは上記説明から明
らかなように発熱抵抗素子１の総数をａ個とすれば、サ
イリスタ３、抵抗５、ダイオード６、およびダイオード
７の各総数はａ個であり、入力線の数は、電源端子２、
アース端子４、バイアス電源端子８、セレクタ端子９（
ｍ本）およびドライバ端子１０（ｎ本）の全ｍ＋ｎ＋３
本である。

なお本例サーマルヘツドは、セラミツク板上に薄膜又は
厚膜で造られ、一直線状に配列された発熱抵抗素子１と
同一セラミツク板上に、サイリスタ３、抵抗５、ダイオ
ード６およびダイオード７よりなる回路の組をｎ組分１
つのシリコンチツプ上に集積したＩＣをｍ個塔載し、か
つダイオード６，７の接続処理をする立体配線部分をも
つハイブリツド形１Ｃ構成となつている。

なお上記サーマルヘツド例はあくまで一例であり種々の
構成、構造が考えられるが、ここでは詳述しない。

第２図は第１図に示すサーマルヘツドを，駆動するため
の回路の一例の概要であり、本図によりサーマルヘツド
の動作を説明する。

記録すべき画像信号１１はサーマルヘツド１２の発熱抵
抗素子１（第１図）の配列の順番に時系列で入力される
。

（サーマルヘツド１２は第１図に示したものと同様であ
る。）画像信号１１の各絵素（ドツト）に対応している
クロツク１３はシフトレジスタ１４のクロツク端子に入
力され、前記画像信号１１はシフトレジスタ１４の直列
入力端子に入力され、クロツク１３にしたがい順次たく
わえられる。シフトレジスタ１４はｎ段のものであり各
段からの出力はサーマルヘツド１２のドライバ端子１０
に対応する発熱抵抗素子１の配列にしたがい順次対応し
て接続されている。（ｎ本分）。クロツク１３はまたカ
ウンタ１５に入力され、クロツクをｎ個計数するとカウ
ンタ１５は１クロツク分のキヤリ信号１６を発生し、そ
れはカウンタ１７に入力されている。カウンタ１７の各
段の出力はデコーダ１８に接続されデコーダ１８の出力
は、サーマルヘツド１２のセレクタ端子９に発熱抵抗素
子１の配列に対応して接続される。（ｍ本分）。サーマ
ルヘツド１２の電源端子２には商用交流電源をサーマル
ヘツドに必要な電圧まで変圧するトランス１９の２次巻
線のｌ端が接続され、又同所に電源端子２の電圧が０Ｎ
しているサイリスタ３の保持電流以下になるような値と
なつていることを検出するための検出回路２０が接続さ
れその出力２１は制御回路（図示せず）に接続されてい
る。

サーマルヘツド１２のバイアス電源端子８はバイアス用
直流電源２２の正極に接続されている。サーマルヘツド
１２のアース端子４、トランス１９の２次巻線のもうｌ
端および電源２２の負極（アース）側は本図の回路のア
ース線（図中アース記号）に共通に接続されている。第
２図回路の動作は、検出回路２０が電源端子２の電圧が
サイリスタ３の保持電流以−ヒの電圧になつたことを検
出し制御回路へ知らせる。制御回路はそれにより白黒２
値に対応し、白のときは“０”レベル、黒のときは”ｌ
゛レベルの画像信号１１がクロツク１３と共に第２図回
路に出力すると、シフトレジスタ１４には画像信号１１
のｎ絵素分のデータがたくわえられる。このとき同時に
カウンタ１５が動作しているのでシフトレジスタ１４に
ちようど一ばいの絵素がたくわえられたとき、キヤリ信
号１６が発生しカウンタ１７を動作させ、さらにデコー
ダ１８の１つの出力にパルス信号が発生する。第１図の
例のサーマルヘツドに対し図中左方の発熱抵抗素子より
順次画像信号が与えられるとすれば、始めにデコーダ１
８の出力のうち、第１図左方にある発熱抵抗素子に関係
するセレクタ端子９に対応する信号線にパルス信号が発
生する。シフトレジスタ１４の出力は第１図左方にある
発熱抵抗素子に関係するドライバ端子１０が第２図シフ
トレジスタ１４の右方にあるものと対応づけ接続されて
いるので、シフトレジスタ１４に時間的により前に入力
された画像信号１１が第１図左方にある発熱抵抗素子に
対応する。セレクタ端子９にパルス信号が発生したとき
、ダイオード６，７によりアンド条件が成立したものに
対応するサイリスタ３はゲートにトリガ信号が入るので
０Ｎ状態となり、シフトレジスタ１４の内容によりアン
ド条件が成立しなかつたものは０ＦＦの状態をたもつ。
つぎにさらに画像信号１１のｎ絵素分のデータがシフト
レジスタ１４にたくわえられると、同様にしてデコーダ
１８の出力にはパルス信号が発生するが、このときには
第１図左方より２番目のグループに関するセレクタ端子
に対応する信号線にパルス信号が発生する。（カウンタ
１７の計数結果により）。よつて、このときのｎ絵素分
の画像信号は２番目のグループｎ絵素分に関するもので
そのグループに属するサイリスタ３が０Ｎ状態になつた
り、０ＦＦのままであつたりする。

以下順次そのようにサイリスタ３が各グループ毎にトリ
ガされていく。このようにして例えば５１２ケ分の画像
信号１１がサイリスタ３上に保持される。その後電源端
子２の電圧は正弦波の正の半サイクルにそつて変化した
あとＯに近づき検出回路２０から信号が制御回路に出力
２１される。このとき０Ｎしているサイリスタ３（発色
しているドツトに対応するもの）は保持電流以下となる
ので全て０ＦＦとなつて保持した画像信号は消去される
。この場合シフトレジスタ１４、カウンタ１５などの動
作は、ｌμＳ以下の時間で行えるので、上記１つのグル
ープに含まれる発熱抵抗素子１の数（前記ｎ）を３２と
すれば、１μｓ×３２＝３２μｓが１つのグループに対
して要する時間であり同時に記録すべき画像信号の数を
５１２ドツトとすれば１μｓ×５１２−５１２μｓの時
間で画像信号１１をサイリスタ３上に保持するためセツ
ト可能であり、商用電源の周波数を５０Ｈｚとすれば、
その半サイクルの時間は１０ｍｓでありサーマルヘツド
は記録に十分な時間発熱可能でしかも５１２μｓ《１０
ｍｓと考えられるので記録発色の濃度はサイリスタ３が
０Ｎする時間差に関係なく一定であるということができ
る。

第３図は、電源端子２の電圧波形イと検出回路２０の出
力２１の波形口である。

ＴＯは商用電源の１周期の時間であり、商用電源聞波数
が５０Ｈｚの場合は２０ｍｓである。Ｖ，はサイリスタ
３に保持電流を流すための電源端子２の電圧であり、よ
つてＴｖはサーマルヘツド１２の発熱時間でありｔはサ
イリスタ３に保持された画像信号を消Ｓ去する時間（５
〜１０μｓ）と休止時間である。

なおサイリスタ３へ画像信号をセツトするための時間（
上記例で５１２μｓ）はＴｖに含まれるっ第４図は電源
端子２の実効値（横軸）と感熱記録紙の発色濃度（縦軸
）との関係を示すものである。電圧Ｖａの領域では記録
紙はほとんど発色せず、電圧がＶｂの領域では電圧にほ
ぼ比例して濃度が変化し電圧Ｖ，よりも高い。の領域で
は濃度が飽和する。さらに電圧Ｖ，においては、サーマ
ルヘツドが破壊される。サーマルヘツドの破壊は、発熱
抵抗素子１およびそれと感熱記録紙との間にもうけてあ
る耐酸化耐摩耗膜の破損や、サイリスタ３等の耐電圧以
上の電圧による破損などが原因である。また、サーマル
ヘツドが破壊されないまでもその寿命は、電圧により変
化しより低い電圧の方がより寿命がながいことが測定さ
れている。よつてサーマルヘツドの電源電圧はＶｈより
あまり高くない値で使用することがのぞましい。そこで
、一般にはサーマルヘツドの電源端子２の実効電圧値を
Ｖ，になるように装置を構成する。ところが、商用電源
は種々の要因によりその電圧は変動しその変動巾は、±
１０−１５（ｆ）程度に達する。第４図に示すＬは上記
変動の最小の場合、ＶＭは最大の場合であり電源端子２
の実効電圧がＶＬからＶＭまで変化すると記録の発色濃
度は同図に示すΔＤだけ変化することになる。即ち、商
用電源電圧の変動により濃度むらが生じるという欠点が
ある。本発明は上記欠点を除去すべくなされたものであ
り、サーマルヘツドの電源端子２の電圧を検出し、その
検出値によりサーマルヘツドに発熱のために流す電流の
時間を制御するようにしたものである。

第５図はサーマルヘツド内の発熱抵抗素子１（第１図）
に流す電流の通電時間（横軸）と発色濃度縦軸の関係を
示すものである。

時間Ｔａの領域では記録紙はほとんど発色せず、時間Ｔ
ｂの領域では時間にほぼ比例して濃度が変化し時間ＴＯ
よりも長いＴ。の領域では濃度が飽和する。第４図にお
いては通電時間一定の場合であり、第５図においては電
源電圧一定の場合を示しているので、第４図において通
電時間を短かくすれば、同図のグラフの曲線は図中右方
向に移動し、すなわちＶ，，，各々共により高い電圧と
なる。また、電圧変化による濃度変化を通電時間を変化
させることにより打消することができる。第６図は、発
色濃度一定としたときの電源電圧と通電時間の関係を示
すものであり、電源電圧が高いときは通電時間を減じる
ようにすれば発色濃度一定となることがわかる。第７図
は本発明によるサーマルヘツドを，駆動するための回路
の一例の概要である。

第２図との相違は電圧検出回路２３であり、その出力２
４は図示しない制御回路に接続されている。第７図回路
の動作は、ほとんど第２図の場合と同じであるから、特
に電圧検出回路２３と出力２４および、本回路の本発明
に関する動作についてのみ詳述する。第８図は、第７図
回路の動作を説明するための波形図である。第８図イは
サーマルヘツドの電源端子２に加わつている電圧波形で
あり、周期はＴＯである。商用電源の周波数が５０Ｈｚ
の場合にまＴＯ＝２０ｍｓとなる。前記電源端子２に加
わつている電圧波形は検出回路２０と電圧検出回路２３
の両方へ入力する。検出回路２０の出力２１の波形は同
図口であり、，，ＴＶ，ｔ８等は第３図で説明したとお
りである。電圧検出回路２３はダイオード２３ａと、該
ダイオード２３ａの出力側にコンデンサ２３ｂと抵抗２
３ｃを接続し、他端を接地した購成をとり、第８図の波
形イに示す電源端子２に加わつている電圧波形の波高値
。検出する。該波高値Ｖ，は電圧検出回路２３の出力２
４として制御回路２５に入力する。前記制御回路２５は
、例えばＡ／Ｄ変換器、読出し専用メモリＲＯＭｌ及び
カウンタ等で購成する。この場合アナログ量である波高
値Ｖをデイジタル量へ変換ｐし、デイジタル量に変換し
た波高値によつて該波高値と遅れ時間Δ，の関係を記憶
する読出し専用メモリＲＯＭを１駆動し、その出力即ち
遅れ時間Δ，の値によりカウンタを用いて、電源電圧の
固期より十分短かい周期を持つクロツク等をカウントす
ることにより時間軸上を移動するパルス波形ハに変換す
る。

前記パルス波形ハの時間軸（横軸）上の位置は波形二で
示す位置から波形ホに示す位置まで変りうる。前述一連
の動作は６電圧検出回路２３で検出した電源の波高値Ｖ
を制御回路Ｐ２５で遅れ時間Δｔへ変換することである
。

具体的には波高値Ｖ，が大きいときには遅れ時間Δ，は
長く、波高値が小さいときには遅れ時間は短かい。第８
図の波形へは波形ハの時刻に画像信号１１とクロツク１
３が第７図回路に供給された場合の通電時間Ｔ，を示す
ものである。前記通電時間ｔは波形ハが出たときに始ま
り、波形イに示す電源電圧がＶ，以下となつたときに終
わる。ここで読出し専用メモリＲＯＭに書き込まれてい
る波高値と遅れ時間Δ，との関係は第６図の通電時間即
ちＴｖ−Δ，を満足させる関係となるが、Δ，〈Ｔｖ／
２のときと、Δｔ＞Ｔｖ／２のときでは第６図の関係が
変化する。これは電源の波形が商用電源波である正弦波
であることによるが、あるサーマルヘツドが与えられた
場合波高値Ｖ，と遅れ時間Δ，の関係を正確に測定する
ことは可能である。又、上記説明では電源端子２の電圧
Ｖ，を検出したが、電源端子２に流れ込む電流を検出し
ても同様である。

これは発熱抵抗素子１の抵抗値は一定であるのでそれの
発熱量（即ち、記録濃度）は電圧または電流の２乗に比
例するからである。但し電源端子２の電流は通電してい
る発熱抵抗素子１の数量（発色すべきドツト数）によつ
ても変化するのでその数量による補正が必要である。ま
た電圧と電流双方共検出し電力を算出して制御すること
も可能である。なお上記例の場合波高値Ｖｐを検出する
時刻（サイクノリの次のサイクルに記録するべきドツ卜
に対して時間Δ，の制御を行つているが商用電源の変動
はあまり速い周期では生じないのでそれで十分である。

但し、サーマルヘツド内の電流保持のための素子として
サイリスタではなく、ＧＴＯ（ゲートターンオフ）また
はフリツプフロツプのごとき電流ＯＦＦをもゲートなど
の端子により制御可能な素子であればそれらをトリガす
る時間は第８図波形口の立上り時刻に固定して電流ＯＦ
Ｆの時刻を当該サイクルの波高値などで直ちに制御する
ことが可能となる。またさらにトランス１９や商用電源
の内部インピーダンスにより電流値により電圧が変化す
る分は、あるサイクルに発色すべきドツト数により生じ
る電圧の変化分（多数のドツトが発色するときは電流が
多く、よつて電源端子２の電圧が降下する）をも前述の
Δ，の変化に加味して制御する方式も考えられる。

また商用交流電源としては第８図の片波のもののみなら
ず両波整流したものも使用できる。

以上説明したように、本発明による電源変動が濃度の変
動に影響しない構成による感熱記録方式は電源電圧また
は電流等の検出回路（第７図例では検出回路２３）とそ
の値による制御回路の時間制御部（第８図におけるΔ，
を作り出す回路（図示せず）のみで購成できるので、小
形、安価で高速な、高記録品質をもつ感熱記録装置を提
供できる。

【図面の簡単な説明】

第１図は感熱記録ヘツド部の構成を示す結線図、第２図
は従来の感熱記録装置のプロツク図、第３図は従来の電
源波形説明図、第４図は感熱紙の発色濃度一電源電圧特
性図、第５図は発色濃度一通電時間特性図、第６図は定
発色濃度の電源電圧一通電時間特性図、第７図は本発明
の一実施例を示すプロツク図、第８図は第７図における
電源波形説明図である。 １１・・・・・・画像信号、１２・・・・・・サーマル
ヘツド、１３・・・・・・クロツク、１４・・−・・・
シフトレジスタ、１５・・・・・・カウンタ、１６・・
・・・・キヤリ信号、１７・・・・・・カウンタ、１８
・・・・・・デコーダ、１９・・・・・・トランス、２
０−・・・・・保持電流の検出回路、２３・・・・・・
電源の電圧検出回路６２３ａ・・・・・・トランジスタ
、２３ｂ・・・・・・コンデンサ、２３ｃ・・・・・・
抵抗、２５・・・・・・制御回路。

Claims (1)

【特許請求の範囲】
1. １ 多数の発熱抵抗素子を配列し、各発熱抵抗素子に対
   応してその電流を保持し、かつ遮断するためのサイリス
   タの如き素子を持つサーマルヘッドにより感熱記録を行
   う記録装置において、発熱抵抗素子に流す電流の電源と
   して、片波もしくは両波整流し、かつ平滑せず同期的に
   電圧がほぼゼロとなる商用交流電源を用い、該商用交流
   電源の電圧または電流又は双方の最大波高値を検出する
   手段と、その検出値により前記商用交流電源の次の周期
   の各発熱抵抗素子に通電する時間を決定する手段と、上
   記サイリスタの如き素子の電流がゼロに近づき自動的に
   通電が停止するまでの時間と、前記発熱抵抗素子に通電
   する時間とがほぼ等しくなるよう当該周期の開始時点か
   らサイリスタの如き素子に通電を開始させる時刻を計数
   する手段を備え、各発熱抵抗素子に通電する時間を制御
   するようにしたことを特徴とする感熱記録装置。