JPS59151070A - Inspecting method of multi-layer ceramic wiring board - Google Patents

Inspecting method of multi-layer ceramic wiring board

Info

Publication number
JPS59151070A
JPS59151070A JP58025677A JP2567783A JPS59151070A JP S59151070 A JPS59151070 A JP S59151070A JP 58025677 A JP58025677 A JP 58025677A JP 2567783 A JP2567783 A JP 2567783A JP S59151070 A JPS59151070 A JP S59151070A
Authority
JP
Japan
Prior art keywords
capacitance
capacitance value
measured
layer
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58025677A
Other languages
Japanese (ja)
Inventor
Mitsuru Nitta
満 新田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP58025677A priority Critical patent/JPS59151070A/en
Publication of JPS59151070A publication Critical patent/JPS59151070A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To simplify an inspection of a board, and to raise the decision accuracy by comparing a capacitance value having a prescribed range given in advance with a measured capacitance value, and deciding whether the connection is good or not. CONSTITUTION:A board 1 has a specified lead pin 61 connected to an electric conductor of a ground layer 10, and it is fixed to a holding jig 80 having a contact 18 which contacts with the pin 61. From the side facing a surface layer 50 containing an electrode 51 to which a terminal of loaded electronic parts is connected, a probe pin 70 is made to contact with an optional electrode 51. As a result, the capacitance of an optional signal wiring 21 and 41 can be measured. Subsequently, the capacitance having a prescribed range given in advance is compared with a measured value of a signal line to be measured, and whether the connection is good or not is decided. Also, basing on a data of a normal capacitance value obtained by the decision, a capacitance value of the prescribed range is corrected, and subsequently, used for deciding the same pattern.

Description

【発明の詳細な説明】 (1)発明の属する技術分野 本発明は、多層セラミック配線基板の電気的接続の良否
を判定するための検査方法に関する。
DETAILED DESCRIPTION OF THE INVENTION (1) Technical field to which the invention pertains The present invention relates to an inspection method for determining the quality of electrical connections of a multilayer ceramic wiring board.

2)従来技術 従来この種の基板の検査にお(・ては、配線の接続端子
間にテスターやブザーのプローブを人手により接触させ
、接続を確認したり、多数のプローブピンを植え込んだ
ボードなどを用い端子間の抵抗を測定し、導油や非導通
を判定したりして(・る。
2) Prior art Conventionally, when inspecting this type of board, it was necessary to manually touch the probe of a tester or buzzer between the connection terminals of the wiring to check the connection, or to check the connection by manually touching the probe of a tester or buzzer between the connection terminals of the wiring, etc. Measure the resistance between the terminals and determine whether there is oil conduction or non-conduction.

しかし′t′、【がら、電子部品の小型化、実装の高密
度化や多機能化に伴な(・この種の基板のパターンの豊
細化および配#ii数の増大、すなわち、接続端子数の
増加や昼苦度化が割られている。このようなパターンを
人手により検量することは、非能率的であり、検査工数
的にも、また検査ミスの発生などからも、事実上不可能
となって(・る。他力、プローブビンのボードは、膨大
ブエビン数およびパターンの微細化に対応した微細化お
よび高精度化を計る必要があり、非常に高価なものと4
【る。また、端子間の抵抗を測定しで、嗜通、非導通を
判定する方法では、膨大な測定回数を必要とすると(・
う欠点がある。
However, with the miniaturization of electronic components, higher density packaging, and increased functionality (・The pattern of this type of board has become finer and the number of wires has increased, i.e., the number of connection terminals has increased. Manually checking such patterns is inefficient, and is virtually inefficient in terms of inspection man-hours and the possibility of inspection errors. However, the probe bin board needs to be miniaturized and highly accurate to accommodate the huge number of probe bins and miniaturization of patterns, making it extremely expensive and expensive.
[ru. In addition, the method of determining conduction or nonconduction by measuring the resistance between terminals requires a huge number of measurements (
There are some drawbacks.

(3)発明の目的 本発明の目的は、上述の欠点を解決し、確度を高くする
ようにし六二多層セラミック配線基板の検査方法を提伊
−することにある。
(3) Purpose of the Invention The purpose of the present invention is to solve the above-mentioned drawbacks and to propose a method for testing a 62 multilayer ceramic wiring board with high accuracy.

(4)発、明の構成 本発明の方法は、外部接続用のリードビンと、塔載され
る複数個の電子部品間を接続する多数の信号線と、グラ
ンドおよび電源層を有する多層セラミック配線基板の電
気的接続検査方法にお(・て、グランド層または電源層
の一方または、グランド層と電源層の両方を対向とし、
リードピンはコネクタ等を介しかつ信号配線の接続端子
はプローブを接触させて、前記各端子での信号配線のキ
ャパシタンスをキャパシタンスメータで測定し、任意の
1つの信号配線に着目した場合、その信号配線に接続さ
れる複数個の端子でのキャパシタンス値が同じであるか
どうかと、その信号配線のパターンの形状、対向電極と
の構成および製造バラツキや?1111定誤差などを考
度して、予め与える規定の範囲を有するキャパシタンス
値と測定されたキャパシタンス値とを比較して接続の良
否を判定することを特徴とする多層セラミック配線基板
の検査方法である。本発明の変形例は、前記、予め与え
る規定の範囲を有するキャパシタンス値を、以前(で検
査した同一パターンの多層セラミック配線基板の同一箇
所での正常なキャパシタンス値のデータを基に、それぞ
れ補正をし、規定の範囲を順次修正し、製造バラツキな
どに対して、確度の高(・判定が可能なようにしたこと
を特徴とする多層セラミック配線基板の検査方法である
(4) Structure of the Invention The method of the present invention provides a multilayer ceramic wiring board having a lead bin for external connection, a large number of signal lines connecting a plurality of electronic components mounted on the board, and a ground and power layer. In the electrical connection inspection method, either the ground layer or the power layer, or both the ground layer and the power layer are facing each other,
The capacitance of the signal wiring at each terminal is measured with a capacitance meter by connecting the lead pin through a connector or the like and touching the connection terminal of the signal wiring with a probe. Are the capacitance values of multiple connected terminals the same? What are the shape of the signal wiring pattern, the configuration with the counter electrode, and manufacturing variations? This is an inspection method for a multilayer ceramic wiring board, which is characterized in that the quality of the connection is determined by comparing a measured capacitance value with a capacitance value having a predetermined range given in advance, taking into account the 1111 constant error, etc. . In a modified example of the present invention, the capacitance value having a prescribed range given in advance is corrected based on the data of the normal capacitance value at the same location of the multilayer ceramic wiring board with the same pattern previously inspected. However, this method of testing multilayer ceramic wiring boards is characterized by sequentially modifying the specified range and making it possible to make highly accurate judgments against manufacturing variations, etc.

(5)発明の原理と作用 一般に、この種の多層セラミック配線基板は、一定幅で
長さの異なった信号配線と、基板のほぼ全面に、面また
は、格子状に形成されるグランドおよび電源層が、はぼ
一定の厚さの絶縁層で隔てられ形成されて(・る。従っ
て、グランドや電源層を対向雷1極とした配線のキャパ
シタンスは、はぼその信号配線の長さで定まるのでもし
、その信号配線に断線があれば、キャパシタンス値は、
小さくなり、ショートがあれば、キャノくシタンス値は
大きくなる。従って、良否の判定が可能となる。
(5) Principle and operation of the invention In general, this type of multilayer ceramic wiring board has signal wiring with a constant width and different lengths, and a ground and power layer formed in a planar or grid pattern over almost the entire surface of the board. are formed separated by an insulating layer of approximately constant thickness.Therefore, the capacitance of a wiring with one pole of opposing lightning on the ground or power layer is determined by the length of the signal wiring. However, if there is a break in the signal wiring, the capacitance value will be
If there is a short circuit, the capacitance value will increase. Therefore, it is possible to judge whether the product is good or bad.

しかしブエがら、製造バラツキなどによって、)くター
ン形状や膜厚などが変動したり、断線とショートとが混
在すると、誤った判定が成され、疑似的な不良が検出さ
れたり、不良が検出されなかったりしてしまう場合が考
えられる。これを無くするために、同一の信号配線に接
続される複数個の全ての端子で測定したキャパシタンス
値が同じテするかどうかの判定を加えると、もし、同一
信号配線の各端子で異なったキャパシタンス値でアレば
、断線の存在が検出可能となる。
However, if the turn shape or film thickness changes due to defects or manufacturing variations, or if wire breaks and shorts coexist, erroneous judgments may be made, resulting in the detection of false defects or failures. There may be cases where there is no such thing. In order to eliminate this problem, we add a judgment to determine whether the capacitance values measured at all multiple terminals connected to the same signal wiring are the same. If the values match, the presence of a disconnection can be detected.

他方、グランド層や電源層を対向電極としたキャパシタ
ンスの測定によって検査するので、基板の保持治具に予
め、グランドや電源の外部接続のリードピンを、コネク
タなどを介して接続するようにしておけば、プローグビ
ンは、1本で、これを順次、配線の接続端子に接触する
ことで、それぞれの端子での信号配線のキャパシタンス
測定が可能となる。
On the other hand, since the inspection is performed by measuring capacitance with the ground layer and power layer as counter electrodes, it is recommended to connect the external connection lead pins of the ground and power source to the board holding jig in advance via a connector etc. By sequentially contacting the connecting terminals of the wiring with one probe bottle, it is possible to measure the capacitance of the signal wiring at each terminal.

さらに、判定のために予め与える規定のキャパシタンス
値を、検査が完了した基板のデータを基に補正、修正し
て、次の検査に使用するようにすることにより、複雑な
パターン形状、層構成のものでも順次、確度の高(・判
定が可能となる。
Furthermore, by correcting and modifying the predetermined capacitance value given in advance for judgment based on the data of the board that has been inspected, and using it for the next inspection, it is possible to improve the accuracy of complex pattern shapes and layer configurations. Gradually, it becomes possible to make judgments with high accuracy.

(6)発明の詳細な説明 次に、本発明につ(・て、図面を参照して詳細に貌明す
る。第1図を参照すると、本発明の方法によって検査さ
れる多層セラミック配線基板1は、基板のほぼ全面を枦
′体面で形成されるグランド層]0、このグランド層]
0の上に形成された塔載される電子部品(図示せず)間
相互の接続を行うための第1の信号層線21を含む第1
の信号配線層20、この第1信号1lii″線層の士に
形成された上下導体層の接続を防害しな(・ように、穴
を明けたランド3〕を有する基板のほぼ全面を95導体
の電源層30、この電源層30の上に形成された電子部
品量相互の接続を行うための第2の信号層8♂41を含
む第2の信号層線層40、この第2の信号配線層40の
上に形成され基板の表面に塔載される電子部品の端子(
図示せず)を接続するための下極51や前記(社)子部
品を固定する座53や、グランドまたは電源を分配する
ためのバス52などを含む表面層50、外部との接続の
ためのIJ−ドピン60および以上の導体層の間には、
上下層間の接続を可能にするスルーホールな任癌の位箇
に設けかつ温体層間を電気的に絶縁する絶縁層15゜2
5 、35および45から構成されて(・る。
(6) Detailed Description of the Invention Next, the present invention will be explained in detail with reference to the drawings. is a ground layer formed on almost the entire surface of the board as a grid surface]0, this ground layer]
A first signal layer line 21 formed on a first signal layer 21 for interconnecting electronic components (not shown) mounted on the
The signal wiring layer 20 and the connection between the upper and lower conductor layers formed between the first signal 1lii'' line layer are covered with 95 conductors over almost the entire surface of the board. A power supply layer 30 formed on this power supply layer 30, a second signal layer line layer 40 including a second signal layer 8♂41 for interconnecting electronic components formed on this power supply layer 30, and this second signal wiring. Terminals of electronic components formed on the layer 40 and mounted on the surface of the substrate (
A surface layer 50 that includes a lower electrode 51 for connecting (not shown), a seat 53 for fixing the child parts, a bus 52 for distributing ground or power, and a surface layer 50 for connecting to the outside. Between the IJ-doping pin 60 and the above conductor layer,
An insulating layer 15゜2 provided at the position of the through-hole hole that enables connection between the upper and lower layers and electrically insulates the hot body layer.
It is composed of 5, 35 and 45.

まず電子部品の端子が接続される任意の電極51かも、
絶縁層のスルーホールを介して第1および第2の信号層
20および40の任意の信号線21および41を伝って
任意の他の電極51または、リードピン60に接続され
るようになって(゛る。これらの任意の回路接続は、各
層のパターン設計により成され、必要な接続板設計によ
って一義的に定められる。このため、はぼ基板全面にあ
るグランド層10や電源層30を対向電極とする各信号
配線のキャパシタンスもほぼ一義的な値となる。また同
一の信号配線に接続されている盗電、eでのキャパシタ
ンス値は同じになる。従って、もし製造上伺んらかの不
都合などで、不良箇所すなわち、接Hされるべきii、
極間が断線したり、不必要な接続のショートなどがあれ
ば、同一の信号配線に接続されて(・る各端子でキャパ
シタンスが異なったり、また、パターン設計で規定され
るキャパシタンス値と異なることになり、不良の検出が
可能となる。
First, it may be an arbitrary electrode 51 to which a terminal of an electronic component is connected.
Any signal lines 21 and 41 of the first and second signal layers 20 and 40 are connected to any other electrode 51 or lead pin 60 via a through hole in the insulating layer ( These arbitrary circuit connections are made by the pattern design of each layer and are uniquely determined by the necessary connection board design.For this reason, the ground layer 10 and power layer 30 on the entire surface of the substrate are used as counter electrodes. The capacitance of each signal wire connected to the same signal wire will also be the same. Therefore, if there is an inconvenience in manufacturing, the capacitance value will be the same. , defective location, i.e., ii to be connected,
If there is a disconnection between terminals or an unnecessary short circuit, the capacitance of each terminal connected to the same signal wiring may be different, or the capacitance value may differ from the value specified in the pattern design. This makes it possible to detect defects.

また、グランド層や電源層のパターン形状や層構成が複
雑になったり製造バラツキが大きくなるとジy定のキャ
パシタンス値の推定が難かしくなり判定の確度が恢下し
てしマウ。しかし、予め4女る耕1定のキャパシタンス
値を以前に#!有した同一パターンでのデータを基に補
正、修正して次の14」定に用(・るよう4・こするこ
とにより、1阻次確度の習(・杉・査が回前1シとIJ
る。
Furthermore, if the pattern shape or layer structure of the ground layer or power supply layer becomes complicated, or if manufacturing variations increase, it becomes difficult to estimate the constant capacitance value, and the accuracy of the determination decreases. However, in advance, the capacitance value of 4 women is 1 constant #! By correcting and modifying the data for the same pattern that was obtained, and using it for the next 14th time I.J.
Ru.

第2図を参照すると、本発明の検査方法で検査される多
層セラミック配線基板1は、グランド層1.0の導体に
接続されて(・る牡定のリードピン61を有し、このリ
ードピン61に接触するコンタクト81を有する保拮治
具80に固定されて(・る。
Referring to FIG. 2, the multilayer ceramic wiring board 1 to be inspected by the inspection method of the present invention has lead pins 61 connected to the conductor of the ground layer 1.0. It is fixed to a retaining jig 80 having contacts 81 that come in contact with each other.

塔載電子部品の端子が接続される五1様51吃・含む表
面層50に面したイロ11から、グローブピン70を任
意の’fA罹5iに接触さゼる。このようにして、プロ
ーブピン70どコンタクト8]との間のキャパシタンス
を測定すれば、グランド層10を対向電析とした、任意
の電極51に接続して(・る任意の信号配線21および
41のキャパシタンスが測定される。他の全ての電、極
に対しても、プローブピン70を移動(x−y軸および
Z軸)して、接触させキャパシタンスを測定し、また、
他のIJ−ドピン66に対しても、他のコンタクト82
を介してキャパシタンスを測定する。
From the base 11 facing the surface layer 50 containing the terminals of the electronic components mounted on the tower, the globe pin 70 is brought into contact with any of the bases 5i. In this way, if the capacitance between the probe pin 70 and the contact 8 is measured, the capacitance between the probe pin 70 and the contact 8 is measured. The capacitance of the electrode is measured.The probe pin 70 is moved (x-y axis and Z axis) to make contact with all other electrodes, and the capacitance is measured.
Also for other IJ-do pins 66, other contacts 82
Measure the capacitance through.

各電極およびリードピンで測定されたキャパシタンスは
、まず同一信号線に接続されて(・る複数端子間でのキ
ャパシタンス値が同じであるかどうかが判定される。こ
れとともに予め与えられた規定の範囲を有するキャパシ
タンスと測定しようとする信号線の測定値とを比較して
接続の良否を判定する。さらに判定によって得られた正
常プよキャパシタンス値のデータを基に、前記予め与え
られた規定のw井を有するキャパシタンス値を補正し、
次に同一パターンの判定に用(・るようにする。このよ
うにすることにより、製造バラツキによる変動や、断線
とショートが混在して(・る場合でも、確度の高い判定
が可能となる。
The capacitance measured at each electrode and lead pin is first connected to the same signal line, and it is determined whether the capacitance values are the same across multiple terminals. The capacitance of the signal line to be measured is compared with the measured value of the signal line to be measured to judge whether the connection is good or bad.Furthermore, based on the data of the normal capacitance value obtained by the judgment, the predetermined w well is determined. correct the capacitance value with
Next, it is used to judge the same pattern. By doing this, it is possible to make a highly accurate judgment even if there are variations due to manufacturing variations or a mixture of disconnections and shorts.

なお、ここでは、プローブピン70の移動方法やキャパ
シタンスの測定法や、キャバシクンス値の比較の仕方に
つ(・て具体的に述べて(・な(・が、プローブピンは
、1本で良(・ため従来公知のパルスモータやサーボモ
ータによる精密な移動か可能である。キャパシタンスの
測定は、市販のキャパシタンスメータな接続すればよく
、また、データの比較等は、マイクロコンピュータなど
により容易に可1゛トである。さらに、これらの応用に
よって容易に自動化も可能である。また、本実施例では
、プローブピンを移動したが、辿常用(・られて(・る
X−Yテーブルなどにより、基板側を移動してもよ(・
、さらに、本実施例で述べたものと異なった構造の、例
えは裏面にリードピンの取付けられたような多層セラミ
ック配線基板でもかまわプエ(・。
Here, we will specifically explain how to move the probe pin 70, how to measure capacitance, and how to compare capacitance values.・Accordingly, precise movement using conventionally known pulse motors or servo motors is possible.Measurement of capacitance can be achieved by connecting a commercially available capacitance meter, and comparison of data can be easily performed using a microcomputer, etc. In addition, automation is easily possible through these applications. Also, although the probe pins were moved in this example, the probe pins are You can move to the side (・
Furthermore, a multilayer ceramic wiring board with a structure different from that described in this embodiment, for example, with lead pins attached to the back surface, may also be used.

(7)発明の効果 本発明には、グランド層や電源層などを対向市、杼とし
て、リードピンはコネクタ等を介して、信号配線は、接
続端子にグローブを接触させてキャパシタンスを測定し
、判定する検査方法にすることにより、外部接続のリー
ドピンや多数の信号配線を有する抜性1f多層セラミッ
ク配線基板の検奔を容易にしかも、確度を高くすること
ができると(・う効果がある。
(7) Effects of the Invention In the present invention, the capacitance of the ground layer, power supply layer, etc. is used as an opposing gate, the lead pin is connected via a connector, etc., and the signal wiring is made by contacting the connection terminal with a glove, and the capacitance is determined. By using this testing method, it is possible to easily test a 1F multilayer ceramic wiring board having externally connected lead pins and a large number of signal wirings, and to improve accuracy.

【図面の簡単な説明】 第1図は、本発明で検査される多層セラミック配線基板
を示す図および第2図は、本発明の一実施例を示す斜視
図である。 第1図および第2図にお(・て、1・・・・・・多層セ
ラミック配線基板、30・・・・・・電源層、10・・
・・・・グランド層、31・・・・・・ランド、20・
・・・・・第1の信号配線層、40・・・・・・第2の
信号配線層、21・・・・・・第1の信号配線、41・
・・・・・第2の信号配線、50・・・・・・表面層、
60・・・・・・リードピン、51・・・・・・電極、
61・・・・・・特定のり−ドピン、52・・・・・・
バス、15,25゜35.45・・・・・・絶縁層、5
3・・・・・・座、70・・・・・・プローグピン、8
0・・・・・・保持治具、81・・・・・・コンタクト
。 箭 / 図
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a diagram showing a multilayer ceramic wiring board to be inspected according to the present invention, and FIG. 2 is a perspective view showing an embodiment of the present invention. In Fig. 1 and Fig. 2, 1... multilayer ceramic wiring board, 30... power supply layer, 10...
...Ground layer, 31...Land, 20.
...First signal wiring layer, 40... Second signal wiring layer, 21... First signal wiring, 41.
...Second signal wiring, 50...Surface layer,
60... Lead pin, 51... Electrode,
61... Specific glue-doping, 52...
Bus, 15,25°35.45... Insulating layer, 5
3... seat, 70... prog pin, 8
0...Holding jig, 81...Contact. Bamboo shoots / diagram

Claims (1)

【特許請求の範囲】[Claims] (1)外部接続用のリードピンと、塔載される複数個の
電子部品量接続用接続端子を有する多数の信号線と、グ
ランドおよび電源層とを有する多層セラミック配線基板
の検査方法にお(・て、前記リードピンはコネクタ等を
介しかつ、信号配線の接続端子はプローブを接触させて
、前記グランド層と前記電源層の少なくとも一方を対向
亀伊として信号配線のキャパシタンスを測定し、任意の
1つの信号配線に接続される複数僻の端子で測定したキ
ャパシタンス値が同じであるがどうか  (または、前
記信号配線の全てに接続される全ての端子で測定したキ
ャパシタンス値と予め与えられた却定の範囲を有するキ
ャパシタンス値とを比較して接続の良否を判定すること
を特徴とする多層セラミック配線基板の検査方法。 (2、特許請求の範囲第1項記載の予め与えられる規定
の範囲を有するキャパシタンス値を、以前に検査した同
一パターンの多層セラミック配線基板の同一部所での正
常なキャパシタンス値のデータを基Vζそれぞれ補正し
判定に用(・る規定の範囲を修正し、次の同一パターン
の多層セラミック配線基板の判定のために用(・るよう
にし、順次、修正して規定の範囲を与えて判定をするこ
とを特徴とする。
(1) An inspection method for a multilayer ceramic wiring board that has lead pins for external connections, a large number of signal lines with connection terminals for connecting a plurality of mounted electronic components, and ground and power layers. Then, the capacitance of the signal wiring is measured by connecting the lead pin via a connector or the like and contacting the connection terminal of the signal wiring with a probe, with at least one of the ground layer and the power layer facing each other. Whether the capacitance values measured at multiple remote terminals connected to the signal wiring are the same (or whether the capacitance values measured at all terminals connected to all of the signal wiring and the pre-specified range) A method for inspecting a multilayer ceramic wiring board, characterized in that the quality of the connection is determined by comparing the capacitance value with the capacitance value. is corrected based on the data of the normal capacitance value at the same location of the multilayer ceramic wiring board with the same pattern that was previously inspected. It is characterized in that it is used for the judgment of ceramic wiring boards, and is sequentially modified to give a prescribed range for judgment.
JP58025677A 1983-02-18 1983-02-18 Inspecting method of multi-layer ceramic wiring board Pending JPS59151070A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58025677A JPS59151070A (en) 1983-02-18 1983-02-18 Inspecting method of multi-layer ceramic wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58025677A JPS59151070A (en) 1983-02-18 1983-02-18 Inspecting method of multi-layer ceramic wiring board

Publications (1)

Publication Number Publication Date
JPS59151070A true JPS59151070A (en) 1984-08-29

Family

ID=12172415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58025677A Pending JPS59151070A (en) 1983-02-18 1983-02-18 Inspecting method of multi-layer ceramic wiring board

Country Status (1)

Country Link
JP (1) JPS59151070A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5310863A (en) * 1976-07-19 1978-01-31 Fujitsu Ltd Method of testing multilayer substrate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5310863A (en) * 1976-07-19 1978-01-31 Fujitsu Ltd Method of testing multilayer substrate

Similar Documents

Publication Publication Date Title
US7307427B2 (en) Method and apparatus for engineering a testability interposer for testing sockets and connectors on printed circuit boards
US4290015A (en) Electrical validator for a printed circuit board test fixture and a method of validation thereof
US6867597B2 (en) Method and apparatus for finding a fault in a signal path on a printed circuit board
JPS59151070A (en) Inspecting method of multi-layer ceramic wiring board
KR100295916B1 (en) Test Structure and Method for Measuring Minimum Area Design Rule
JPH07104026A (en) Soldering failure detecting method for mounting part
KR20140009027A (en) Apparatus and method for inspecting board
JPS59119276A (en) Insulation resistance measuring device
US6717423B1 (en) Substrate impedance measurement
JP2591453B2 (en) Burn-in board inspection apparatus and burn-in board inspection method
JP4292013B2 (en) Circuit board inspection equipment
JP2002299805A (en) Method of checking circuit board and mounting position
US9648727B2 (en) Fault detection optimized electronic circuit and method
JPS60111973A (en) Circuit board connection discriminating apparatus
JP6733199B2 (en) Inspection device, inspection method, and inspection program
JPS626653B2 (en)
JP4369002B2 (en) Circuit board inspection equipment
JPH0220037A (en) Inspecting method for semiconductor device
JPH03283599A (en) Inspecting method for continuity of ceramic multilayer board
JPH07287042A (en) In-circuit inspection method
JPH01199173A (en) Electrostatic capacity measuring type apparatus for inspecting board
KR20050068118A (en) Method for testing the needle of probe card
JPH02284439A (en) Semiconductor device and inspection thereof
JPH0541419A (en) Estimation method of test equipment
JPH0573181B2 (en)