JPS59148810A

JPS59148810A - 位置及び測度計測装置

Info

Publication number: JPS59148810A
Application number: JP2411383A
Authority: JP
Inventors: Kazuhiro Shiga; 志賀　和広
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1983-02-15
Filing date: 1983-02-15
Publication date: 1984-08-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明はＮＣ機器等の制御に用いられる位置及び速度計
測装置に関するものである。

従来例の構成とその問題点近年、マイクロコンピュータの産栗界への進出は目ざま
しいものがあり、］二作機械あるいは成形機等の産業機
器の多くがマイクロコンピュータを用いてＮＣ（数値制
御）化されて＄ξす、こ】１．らの機器において可動部
分の位置及び移動速度を測定する要求は多く、さまざま
な方法回路が考えられて来た。

以下、図面を参照しながら、」−述したような従来の位
置及び速度計測装置について説明を行う。

第１図は従来の位置及び速度計測装置のブロック図であ
る。第１図において、１ｄ、ｈ」動部分の位置をカウン
ト及び記憶する可逆カウンタ、２は可逆カウンタ１とマ
イクロコンピュータのパスラインとのインターフェース
を行うバスインター７エ−ス回路、３は速度言」測開始
信号により一定時間だけセンサからのクロック信号を通
過させるゲート回路、４はゲート回路３からのクロック
信号をカウントし速度開側を行う速度ｈ１測カウンタ回
路、５は速度言′１測カウンタ回路４とマイクロコンピ
ュータのパスラインとのインターフェースを行うバスイ
ンターフェース回路、ｅｋｌ：機器の制御を行うマイク
ロコンピュータのパスラインである。７は上記可動部分
の移動方向を示す極性信号ライン、８は可動部分の移動
速度に比例した周波数を持つ速度クロック信号ライン、
９ｋＩｒｉＪ逆カウンタ１のクリア信号、１０及び１４
はマイクロコンピュータのパスラインへ各カウンタから
のデータをタイミングを合わせて送り出す／こめのスト
ローブ信号、１１はゲート回路３を一定時間動作させる
だめの基準クロック、１２はゲート回路に対し速度計測
を開始させるための速度開側開始信号、１３は速度計測
カウンタのクリア信号である。

以上のように構成された回路について、以下その動作に
ついて説明する。丑ず可動部分に取付は信号ライン７よ
りの信号と、移動速度を示す速度クロック信号ライン８
よシの信号ｕ：０Ｊ逆カウンタ１に与えられ、可動部分
の移動に伴って得られる極性信号により可逆カウンタ１
のカウント方向くアップカウント又はダウンカウント）
が切換られ、速度クロック信号により可逆カウンタ１は
アップ又はダウンカウントされ、可動部分の位置を棺握
し記憶する。この可逆カウンタ１のデータを必要に応じ
てバスインターフェース回路２を通してマイクロコンピ
ュータへ取出すことにより、可動部分の位置をデータと
［７て処理てきる。

一方、可動部分の速度については−に記司逆カウンタ１
とは別に゛測定される。第１図及び第２図において寸ず
、ゲート回路３に対し速度開側開始信号１６が入力され
ると、ゲート回路３では、基準りＤツク信号１７で決定
される一定の安定なゲート時間２０の間だけ速度クロッ
ク信号１５を速度計測カウンタ回路４へ送る。速度ｎＩ
測カウンタ回路４は速度計測を行う前にクリア信号１３
でカウンタがクリアされており、ゲー）・回路３より得
られるゲート時間内の速度クロック信号１９をカウント
することにより、ゲート時間内における可動部分の移動
距禽ｆＥ　（二移動速度）が求められ、必要に応じてバ
スインターフェース回路５を通してマイクロコンピュー
タへ取出される。

しかしながら、上記のような回路では、位置言１測と速
度計測に別個にカウンタ回路及びバスインターフェース
回路を必要とし、可動部分の速度範囲が広い場合はゲー
ト時間２ｏを変える必要が生ずるが、そのためにはさら
に基準クロックの分周回路及びその選択回路が必要とな
り、多くの複雑な回路が必要とされる。

発明の目的本発明は上記欠点に鑑み、−組のカウンタ及びバスイン
ターフェース回路で、位置及び速度の両方を開側するこ
とができ、寸／Ｃゲート時間を・・−ドウエアの追加な
しに変更・選択することのできる、位置及び速度計測装
置を提供するものである。

発明の構成この目的を達するために本発明の位置及び速度計測装置
は、可逆カウンタ回路、ラッチ回路、バスインターフェ
ース回路及びトリガ制御回路から構成されている。

この構成によって可逆カウンタの値を基準クロックに基
ずく正確なタイミングでラッチ回路にラッチさせること
ができ、ある１１Ｍ′間間隔を置いてこの動作を反復し
、得られた位置データの差を求めることによりその間の
位置データの変化量つｔ、ｂ移動速度が求められる。速
度が大きく変イビする用途に対しては、マイクロコンビ
２．−夕により基準クロックをカウントし、可逆カウン
タの値をラッチさせるタイミングを変えることができる
。

実施例の説明以下本発明の一実施例について図面を参照しながら説明
する。第３図は本発明の一実施例における位置及び速度
計測回路のブロック図である。第３図において、１は可
逆カウンタ、２はバスインターフェース回路、６はパス
ライン、７は極性信号ライン、８は速度クロック信号ラ
イン、９は可逆カウンタのクリア信号ライン、１０はノ
くスインターフエースのストローブ信号ラインで、以上
は第１図の構成と同じものである。さらに、２１は可逆
カウンタの値を記憶するラッチ回路、２２はラッチ回路
２１に対し速度り１コツク、基準クロック及びトリガ制
御信号からラッチ信号２６を作成するトリガ制御回路、
２５　！ｑｌ：ラノチ動作終了をマイクロコンずユータ
３２に知らせるラッチ完了信号である。

第４図は第３図のトリガ制御回路２２の詳細ＩＥ、回路
図である。第４図において、８は速度クロック信号ライ
ン、２３は基準クロック信号ライン、２４はトリガ制御
信号ライン、２６　ａ　ｋｉラッチ完了イ言号ライン、
２６ａはランチ信号ラインで、以」二（ｄ第３図の構成
と同じものである０２７及び２８はＤタイプ・フリップ
フロップ、２９は抵抗、３０はコンデンサ、３１はＡＮ
Ｄゲートである。

以上のように構成された回路について、以下その動作に
ついて説明する。可動部分の移動方向を示す極性信号と
、移動速度を示す速度クロック信号は可逆カウンタ１に
力こられ、可動部分の移動に伴って得られる極性信号に
よって可逆カウンタ１のカウント方向（アンプ・カウン
ト又はダウン・カウント）が切換られ、速度クロック信
号により可逆カウンタ１はアップ又はダウンカウントさ
れ、可動部分の位置を把握し、記憶している。この可逆
カウンタ１は、カウンタのクリア信号により、例えば原
点信号が得られた時などにクリアできる。上記速度クロ
ック信号はさらにトリガ制御回路２２にも送られラッチ
信号２６が作られる。

この部分は第４図詳細回路図及び第６図タイミング・チ
ャートを用いて説明する。第５図タイミング・チャート
において、３３は速度クロック信号、３４はトリガ制御
信号、３５は基準りＣ１７り信号、３６け第４図におけ
るＤタイプ・フリップフロップ２８のＱ出力端子の信号
、３７はラッチ完了信号、３８はランチ信号である。

まず、ｌ・リガ制御回路２２へのトリガ制御信号３４が
Ｈレベルになると、Ｄタイプ・フリップフロップ２８は
基準クロック信号３６の立上りエツジ３９においてトリ
ガ制御信号３４を取込み、そのＱ出力３６はＨレベルと
なり、この信号はさらに、速度クロック信号３３の立−
１リエワジ４０においてＤタイプ・クリップフロップ２
７に取り込まれ、そのＱ出力信号３７はＨレベルとなり
、Ｑ出カイ言号はＬレベルとなる。゛ここで、Ｑ出力に
は抵抗２９とコンデンサ３０が接続してあり、ＡＮＤゲ
ート３１への信号が遅れるため、ＡＮＤゲート３１の出
力信号３８は第５図の」こうに、＜ルス状となる。この
ＡＮＤゲートの出カイ菖号でラッチ回路２１へ可逆カウ
ンタ１の値をラッチさせる。可逆カウンタ１の速度クロ
ックのカラン］・・エツジを、Ｄタイプ・フリップフロ
ップ２７の動作工・ノブと逆の立下りエツジとしておく
ことにより、可逆カウンタ１内の従属接続されたノリノ
ブフロップの動作が止っている時に可逆カウンタ１の値
をランチ回路２１にラッチさせることができる。またラ
ッチ信号３日は基準クロック信′号３５の立上シエッジ
に同期するだめ、正確なタイミングでランチさせること
糸できる。さらに、Ｄタイプ・フリ・ノブフロップ２７
のＱ出力信号３７ｄ、ラッチ完了信号２５として出力さ
れ、マイクロコンピュータ３２に対し、可逆カウンタ１
の値をラッチ回路２１ヘラツチし終えたことが示される
。

以上の動作により、基準クロックに同期したタイミング
で可逆カウンタ１の値がラッチ回路２１へ転送される。

さて、基準クロック信号３５はマイクロコンピュータ３
２へも送られ、マイクロコンピュータ３２は基準クロッ
ク信号３５の数を数えられ、る６そこで、基準クロック
信号３５のクロック数゛を数えつつ、上記トリガ制御信
号３８を二連発生させれば、基準クロックの立上りエツ
ジに同期し／ζタイミングにおける位置の値と、基準ク
ロック数が二組得られ、一度目のトリガ制御信号に、し
る位置の値をＰｌ、二度目をＰ２とし、一度目の基準ク
ロックの値をＴ１、二度目をＴ２とすると、’ｉ１Ｊ動
部分の速度■は次式によって求する。

２−１１Ｕなお、式（１）において、Ｃは基準クロック３３の周期
、Ｄは速度クロック一つ肖りの可動部分の移動距離であ
る。具体例を示せば、基準クロックの周期　　Ｃ＝５（ｍＳ）−速度クロック
当りの移動Ｆ（”、ｌ’ｆｌｌ　　　Ｄ　＝０　、１　
（ｍｍ）位置の値　　Ｐに１００　、　ｐ２＝１２０基
準クロツク数　Ｔ１＝５．　　Ｔ２＝７とすれば、速度
Ｖは（１）式より＝２００　［ｍｍ／Ｓ）のように求められる。

以上のように、本実施例によｉ−＋ば、基準クロック２
３のクロック数を数えつつ可逆カウンタ回路１の値を基
準クロック信号３６に同期したタイミングでラッチ回路
２１にラッチさせる動作を反復し、差を求めることによ
って、二組必要であったカウンタ商略、バスインターフ
ェース回路を、各々−組にでき、さらに速度が大きく変
化しても、基準クロックのカウント数をプログラム的に
変えるだけで、回路の追加を必要とせずに、測定するこ
とができる。

なお、本実施例では、ラッチ信号２６作成のため、第４
図において抵抗２９、コンデンサ３ｏ及びＡＮＤゲート
３１を用いたが、これは単安定マルチバイブレータある
いは、コンデンサと抵抗より成る微分回路と置きかえて
も良い。

発明の効果以上のように本発明は、可逆カウンタ回路、ラッチ回路
、トリガ制御回路、バスインターフェース回路及びマイ
クロコンピュータによシ、従来は二組必要であったカウ
ンタ回路及びバスインターフェース回路を一組にでき、
また、測定時間を変化させる必要のある、広い速度範囲
の速度の計測においテモ、マイクロコンピュータのプロ
グラムで対応させることにより、回路の追加あるいは変
更を必要とせずに切換ることかでき、その実用的効果は
大なるものがある。

【図面の簡単な説明】

第１図は従来の位置及び速度計測装置のブロック回路図
、第２図は従来の速度開側のタイミング図、第３図は本
発明の一実施例における位置及び速度計測装置のブロッ
ク回路図、第４図は本発明の一実施例におけるトリガ制
御回路の詳細回路図、第６図は上記トリガ制御回路の動
作タイミング図である。１・・・・・可逆カウンタ回路、２・・・・・・ノ（ス
インターフエース回路、６・・・・・・パスライン、７
・・・・・・移動極性（方向）信号ライン、８・・・・
・・速度クロック信号ライン、２１・・・・・・ラッチ
回路、２２・・・・・叫・リガ制御回路、２３・・・・
・基準クロックイ１１リライン、２４・・・・・トリガ
制御信号ライン、３２・・・・・マイクロコンピュータ
。代理人の氏名　弁理士　中　尾　敏　男　ほか１名Ｍｌ
　　図第２図第３図第５図

Claims

【特許請求の範囲】

機器に数句けられたセンサからの移動極性及び速度クロ
ックの２つを入力信号とし、この２信号により位置をカ
ウント及び記憶する可逆カウンタと、この可逆カウンタ
の値を記憶するランチ回路と、速度測定の時間の基準と
なる基準クロック信号と、上記センサからのクロック信
号と、ゲート制御信号とから上記ラッチ回路に対しトリ
ガ信号を作成するトリガ制御回路と、ト記ラッチ回路と
マイクロコンピュータのパスラインとを接続スるバスイ
ンターフェース回路と、マイクロコンピュータとから成
９、前記マイクロコンピュータはトリガ制御信号を出す
ことにより、可逆カウンタの値を基準クロックに基ずく
正確なタイミングでランチ回路に記憶し、これを複数回
繰り返すことにより、ある時簡間隔におけるｎｌ逆カウ
ンタのカウント値の変化量を測定し、これを演算処理す
るステップを備えた位置及び速度計測装置縁。