JPS5914773B2 - ブランチパス通過回数計算装置 - Google Patents

Description

【発明の詳細な説明】 本発明はプログラムおよびプログラム用テストプログラ
ムを評価する装置に関する。

特に本発明では、ブランチバス通過回数を計算すること
を対象とした装置である。

なお、本明細書で言及する、ブランチバス通過回数とは
、プログラムのＦＲＯＭ−ＴＯの通過回数のことで、よ
り具体的に述べると、あるプログラムステップＡは実行
後プログラムステップＢ、ＣＤ、Ｅの４通りにブランチ
する可能性がある場合、プログラムステップＡからＢに
ブランチされた回数、プログラムステップＡからＣにブ
ランチされた回数、プログラムステップＡからＤにブラ
ンチされた回数、プログラムステップＡからＥにブラン
チされた回数の各々の回数をいう。

電子計算機等の情報処理装置に用いられるプログラムの
デバッグ手段としては、一般にソフトウェアで検出でき
る機能をテストする機能試験プログラムが用いられる。

従つてプログラムの品質は、機能試験プログラムのテス
ト性能に大きく左右される。しかし、実際には、全ての
機能（プログラム側から見れば全ての可能なプログラム
のバス）についてテストすることは、莫大なテストデー
タとプログラム量を必要とするので不可能である。

従つて、テストプログラムのテスト性能を評価し、不十
分ならば効率的にテスト性能を向上させることが重量で
ある。しかし、従来これらのテスト性能を効率的に評価
するツールはなかつた。本発明の目的は、プログラムの
ブランチバス通過回数を効率的に計算できるようにした
装置を提供することにある。

本発明は、被測定装置から現在実行された命令アドレス
情報に対応した一群の計数値のなかで、前記命令アドレ
ス情報を、次のアドレス情報を含めた命令飛び先指定情
報で特定することにより指定できる複数の記憶位置に計
数値を記憶する記憶部と、前記被測定装置から現在実行
された命令アドレス情報と前記命令飛び先指定情報とを
入力し、前記命令アドレス情報の少なくとも一部を第１
アドレス部とし、前記命令アドレス情報を前記マイクロ
命令飛び先指定情報で指定された特定のビツトパターン
に変換した第２のアドレス部として前記記憶部のアドレ
ス情報とするアドレス発生部と、このアドレス発生部か
ら得られた情報により指定された前記記憶位置から読み
出された計数値を更新する演算部（後述の実施例では加
算部）とを含み、１ステツプを実行する毎に前記指定さ
れた計数値を更新することを特徴とする飛び先回数計算
装置により構成される。

本装置はステツプ信号で被測定装置のプログラムを１ス
テツプずつ動作させながら被測定装置からのプログラム
・アドレス情報とプログラム情報、及びステツプ信号に
よる１ステツプ実行後のプログラム・アドレス情報（ブ
ランチ先アドレス）を元にアドレス変換回路と加算回路
を使用することによりプログラムのブランチパス通過回
数の計算を行なおうとするものである。

次に本発明の一実施例について図面を参照して説明する
。

第１図及び第２図は本実施例を示したプロツク図で、各
種の信号を発生させる為の信号発生部とブランチパス通
過回数を記憶する為の記憶部と記憶回路内のカウンタの
アドレスに変換する為のアドレス変換部と、カウンタの
値を＋１する為の＋１加算部と、ブランチパス通過回数
計算結果を出力する為の出力部に分けられる。

信号発生部は各種の信号を発生する信号発生回路８と計
算の開始・終了を指示するスタートボタン１８とストツ
プボタン１９及びそれを押すことにより発生するスター
ト信号３２とストツプ信号３３と、被測定装置のマイク
ロプログラムとマイクロプログラムアドレスの読み出し
を被測定装置に指示するマイクロプログラム読出信号３
とマイクロプログラムアドレス読出信号２と、マイクロ
プログラムの一ステツプ毎の動作を制御するステツプ信
号４と１マイクロプログラム実行後フリーズ（クロツク
が停止している状態。

以下フリーズと称す）したことを知らせるフリーズ信号
５とゲート回路２０〜２７を開ける為のゲート信号４５
〜５２とを含む。（ゲート信号４５はブランチレジスタ
１６をりセツトするりセツト信号３４をゲート信号４９
は記憶回路９にカウンタの読み出しを指示するリード信
号３９を、ゲート信号５０は＋１加算回路１０に加算を
指示する加算指令信号５４を、ゲート信号５１は加算後
のカウンタの書き込みを指示するライト信号４０を、ゲ
ート信号５２は計算結果の出力を出力回路１１に指示す
る出力指令信号４２を兼ねる。）次に記憶部はブランチ
パス通過回数を記憶回路９と、アドレス変換部によつて
得られたアドレス情報３８と、書き込みの終了を知らせ
る書込終了信号４１とを含む。

第３にアドレス変換部は第２図に示すようにマイクロプ
ログラムのアドレス情報であるマイクロプログラムアド
レス情報６と、それを格納する為の第１のアドレスレジ
スタ１３と第２のアドレスレジスタ１４と、そのゲート
回路２０，２１と、マイクロプログラムのコード情報で
あるマイクロプログラム情報７と、それを格納する為の
インストラクシヨンレジスタ１５と、ブランチの解析を
行なうブランチデコーダ１２と、そのゲート回路２２と
、ＢＲＭ（マルチブランチ）回路２８とＢＳＧ（２方向
ブランチ）ゲート回路２９とＢＣＤ（２方向ブランチ）
一致回路３０とオア回路３１と、ブランチデータを格納
するブランチレジスタ１６と、第１のアドレスレジスタ
１３とブランチレジスタ１６とのゲート回路２３とを含
む。

第４に＋１加算部は加算を行なう＋１加算回路１０と、
カウンタのデータを入れるカウンタバツフア１７とゲー
ト回路２４，２５，２６とを含む。第５の出力部は計算
結果を出力する出力回路１１と、ゲート回路２７とを含
む。次に本装置の動作を具体的に説明する。被測定装置
ＣＰＵｌは初期設定が終了し、性能評価又はテースト品
質評価に使用するソフトウエアはラン状態被測定装置Ｃ
ＰＵｌはフリーズ状態であり、又記憶回路９内のカウン
タは全てＯにクリアされていることが本装置の条件であ
る。まず本装置のスタートボタン１８が押されるとスタ
ート信号３２が発生し、信号発生回路８はこれを受け取
ると被測定装置ＣＰＵｌへマイクロプログラム読出信号
３とマイクロプログラムアドレス読出信号２とを送り、
ゲート信号４５によりゲート回路２０を開けてマイクロ
プログラムのアドレスをアドレスレジスタ１１３に、マ
イクロプログラムをインストラクシヨンレジスタ１５に
格納する。

又、りセツト信号３４によりブランチレジスタ１６をり
セツトする。次に信号発生回路８は被測定装置ＣＰＵｌ
にステツプ信号を送り、被測定装置ＣＰＵｌはこれを受
け取るとマイクロプログラムの１ステツプ実行後再びフ
リーズし、フリーズ信号を本装置に送つてくる。

信号発生回路８はフリーズ信号５を受け取るとマイクロ
プログラムアドレス読出信号２を被測定装置ＣＰＵｌに
送り、ゲート信号４６によりゲート回路２１を開けてブ
ランチした所のマイクロプログラムアドレスをアドレス
レジスタ２１４に格納する。／つまりアドレスレジスタ
１１３には″ＦＲＯＭ８が、アドレスレジスタ２１４に
は″ＴＯ″のアドレスが格納されたことになる。続いて
ゲート信号４７によりゲート回路２２を開けてインスト
ラクシヨンレジスタ１５のブランチ指定部をブランチデ
コーダ１２に通してブランチの種類を解析する。なお、
ブランチの種類としては、本実施例では以下例示する各
種の命令を想定している。

マイクロプログラムのアドレスデータ部と指定されたレ
ジスタの値とをマスク情報によりマスクしたアドレスに
ブランチする命＋（以下マルチブランチＢＲＭと称す）
、指定された制御信号をテストし、その結果によりマイ
クロプログラムのアドレスデータ部のある１ビツトを１
又は０にしたアドレスにブランチする命＋（以下制御信
号による２方向ブランチＢＳＧと称す）、指定されたイ
ンデイケータをテストし、１であればマイクロプログラ
ムのアドレスデータ部のアドレスにブランチし、０であ
れば自分のアドレスに＋１したアドレスに進む命令（以
下インデイケータによる２方向でラッチＢＣＤと称す。
）、マイクロプログラムのアドレスデータ部のアドレス
に無条件にブランチする命令（以下無条件ブランチＢＵ
Ｎと称す。）、自分のアドレスに＋１したアドレスに進
む命令（以下１ＮＣと称す）等である。インストラクシ
ヨンレジスタ１５には、３２ビツトのマイクロプログラ
ム情報が格納されている。

このうち２０ビ゛ントから２４ビ゛ント目の５ビ゛ント
がブランチ指定コードとなる。このブランチ指定コード
において、マルチブランチＢＲＭは″１××ＸＸ８で表
わされ、そのうち１××××１はマスク情報である。

次に゛く方向ブランチＢＳＧは″０１１１１″、２方向
ヲランチＢＣＤは６′０１１１０８、無条件ブランチＢ
ＵＮは″００００１′″ＩＮＣは″０００００″で各々
表わされる。その他の命令ぱ“０１１０１〜０００１０
′″で表わされるが本実施例では、発明の本質と関係な
いため省略する。

第３図のブランチデコーダ１２は、ブランチの種類によ
りマルチブランチＢＲＭ信号３５、制御信号による２方
向ブランＢＳＧ信号３６、インデイケータによる２方向
ブランチＢＣＤ信号３７を発生する。

ここで、このブランチ指定コードの態様により次の処理
をするために飛ぶ飛び先番地に関し、第１表と第２図の
構成とを用いて説明する。

マルチブランチＢＲＭであればＢＲＭ信号３５によりＢ
ＲＭゲート２８を開けてマスクビツトパターンをブラン
チレジスタ１６に格納する。

本実施例ではビツトパターン“１０１１１が０１００′
″である。したがつてブランチレジスタ１６のビツト数
は、マスク情報のビツト数と同数でなければならない。

．例えばマスク情報のビツト数がムビツトとすればブラ
ンチレジスタ１６も４ビツトレジスタとなり最多マルチ
ブランチ数は１６となる。第１表の（１）ＢＲＭ命令で
は各々８ビツトパターンに展開され、マルチブランチ数
が８の場合を例示する。この例示から理解されるように
ＮＥＸＴアドレスデータ（インストラクシヨンレジスタ
２５ビツト目〜３１ビツト目に格納される内容）の下位
３ビツトは変化せず、上位４ビツトが変化してアドレス
が決定される。

４この表かられかる
ように、マルチブランチの飛び先は、８番地ずつの間隔
を置いて飛ぶことになる。制御信号による２方向ブラン
チＢＳＧであれば第３図で示すＢＳＧ信号によりＢＳＧ
ゲート回路２９を開け、０Ｒ回路３１を通つてブランチ
レジスタの最下位ビツトを変更する。

本例では、ブランチレジスタが４ビツトであるため１×
××１″又は１×××０”のどちらか一方となる。第１
表の（２）ＢＳＧ命令では、後述する本実施例において
ＮＥＸＴアドレスデータを１０番地とする。

この命令は、３ビツト目を″Ｏ”又は“１”に変更して
飛び先番地を決定する。この結果、ＮＥＸＴアドレスデ
ータで指定された番地より４番地大きい番地か、小さい
番地に飛び先可能番地の一方が決定され、他方の番地は
ＮＥＸＴアドレスデータで指定された番地となる。イン
デイケータによる２方向ブランチＢＣＤであれば第３図
に示すＢＣＤ信号３７とＢＣＤ一致回路３０により第２
のアドレスレジスタ１４とインストラクシヨンレジスタ
１５のアドレスデータ部とを比較し一致したならば０Ｒ
回路３１を通つてブランチレジスタ１６を１××Ｘ１″
に不一致ならば１×××０“にセツトする。

このＢＣＤ命令において、飛び先可能番地は、ＮＥＸＴ
アドレスデータで示された番地か、自分の番地すなわち
、今、実行しているＢＣＤ命令を格納した番地に＋１し
た番地のどちらかになる。

その他ＢＵＮ命令、ＩＮＣ命令等ではブランチレジスタ
１６は″００００′″のままにして置く。また飛び先番
地としては、ＢＵＮ命令であればＮＥＸＴアドレスデー
タで示された番地が、又ＩＮＣ命令であれば、実行され
ているＩＮＣ命令の格納された番地に＋１した番地がそ
れぞれ該当する。このように対応するカウンタのアドレ
スに変換後、信号発生回路８はゲート信号４８によりゲ
ート回路２３を開けてアドレス情報３８を記憶回路９に
送る。このアドレス情報３８とはブランチレジスタ１６
の内容を下位とし、第１のアドレスレジスタ１３の内容
を上位としたアドレスのことである。

続いてゲート信号４９によりゲート回路２４を開いてリ
ード信号３９により記憶回路９内の対応するカウンタの
内容をカウンタバツフア１７に読み出す。次にゲート信
号５０によりゲート回路２５が開かれ加算指令信号５４
により＋１されてカウンタバツフア１７に格納される。

次にゲート信号５１によりゲート回路２６が開かれカウ
ンタバツフア１７の内容をライト信号４０によつて記憶
回路９の元の場所に書き込む。記憶回路９は書き込み後
、書込終了信号４１を信号発生回路８に送る。これで１
ステツプの処理が終了する。信号発生回路８はそれを受
け取るとマイクロプログラム読出信号３、マイクロプロ
グラムアドレス読出信号２、ゲート信号４５の上述した
状態にもどり、再びこの状態からつぎのマイクロプログ
ラムステツプの処理を行う。この繰り返しにより、ステ
ツプ信号４を被測定装置ＣＰＵｌへ送る毎に被測定装置
ＣＰＵｌでマイクロプログラム１ステツプを実行し、そ
の後被測定装置ＣＰＵｌ内のクロツクを停止させ、凍結
状態を示すフリーズ信号５を被測定装置ＣＰＵｌから受
け取り、本装置が上述の処理をした後、ステツプ信号４
を送るまで被測定装置ＣＰＵｌは凍結状態を維持する。

言い換れば被測定装置が稼動している時本装置は稼動せ
ず、被測定装置が１マイクロプログラム実行後、凍結状
態において本装・置は稼動することとなる。処理終了後
又は処理中にストツプボタン１９を押せばストツプ信号
３３が発生し信号発生回路８はこれを受け取るともし処
理中であれば処理を中止し、ゲート信号５２によりゲー
ト回路２７を開けて出力指令信号４２により出力回路１
１は記憶回路９に出力コントロール情報４３を送つて出
力制御しながら出力端子５３を通して出力情報４４を出
力用装置に送る。

出力用装置にラインプリンタを使用すればその場でマイ
クロプログラムのブランチパス通過回数結果を印字する
ことができる。なお、記憶回路は本実施例では装置内に
回路を設けたが、ＣＰＵの主記憶装置の空エリアを利用
してもよい。第３図は各種制御信号とゲート信号との関
係を示すタイムチヤートである。

第４図は、記憶回路９内のメモリマツプで、カウンタの
マトリツクスとなつている。

縦軸は第１のアドレスレジスタ１３の内容を２×（×＝
ブランチレジスタ１６のビツト数）倍した値となる。つ
まり×−４とすれば、第１のアドレスレジスタ１３の内
容は、００００である。横軸はブランチレジスタ１６の
内容でマイクロプログラムのブランチＦＲＯＭを示して
いる。この数はマイクロプログラムの最多マルチブラン
チ数と同数である（２×個となる；×＝ブランチレジス
タ１６のビツト数）。（したがつて（第１のアドレスレ
ジスタ１３Ｘ２×）＋（ブランチレジスタ１６）＝アド
レス情報３８の値により記憶回路９内の対応するカウン
タをアクセスする。第５図では縦軸と横軸の交差点が対
応するカウ １ンタである。

次にブランチバス通過回数の計算過程を表にして表わす
。

まず、第２表には、一連のマイクロプログラムの一例の
うち本実施例に関連する部分が表わされ １ている。

第３表は、この命令群が実行される順序で順に上から下
へ第１のアドレスレジスタ１３と第２のアドレスレジス
タ１４との関係を示している。

この表から第１のアドレスレジスタ１３の内容と第２の
アドレスレジスタ１４の内容とがＦＲＯＭ−ＴＯの関係
になつていることが理解される。第４表は、第２図で示
されたアドレス変換部内の主要信号を示した表である。
この表は、第２のアドレスレジスタの内容とインストラ
クシヨンレジスタの２０−２４ｂｉｔ目の内容とを組み
合わせることにより、アドレス情報のπ位ビツト群であ
るブランチレジスタの内容を作成する表である。第５表
は、この第１のアドレスレジスタ１３とブランチレジス
タ１４との各々の内容が記憶回路９のアドレス情報とな
ることを示した表である。この第５表の状態を、第４図
に示したメモリマツプに通用した図が第５Ａ，Ｂ，Ｃ図
である。この図に示されたブランチパス通過回数はマイ
クロプログラムの性能評価／性能改善のデータとなる。
又マイクロプログラム用テストプログラムの品質改善等
のデータにも成り得る。具体的に述べればユーザプログ
ラムを流してブランチパス通過回数を計算すればその結
果よりマイクロプログラムのブランチパスの通過頻度が
評価でき、使用頻度の高いルーチンのマイクロプログラ
ムのステツプ数を減す等により性能改善に役立てること
ができる。更にマイクロプログラム用テストプログラム
を使用すればブランチパス通過回数のバランスによりテ
ストプログラムのテスト品質が評価でき、又ブランチパ
ス通過回数のバランス改善等によりテスト品質の改善に
も役立たせることができる。なお、本実施例では、マイ
クロプログラムを例示して説明したが、プログラムであ
ればよくマイクロプログラムには限定されない。

本装置の特徴であるステツプ信号により被測定装置のマ
イクロプログラムを１ステツプ毎に動作させながら計算
することにより、連想記憶や高速カウンタを必要とせず
普通の回路で構成されたアドレス変換回路と記憶回路と
を使用してダイナミツクにマイクロプログラムのブラン
チパス通過回数を容易な操作で、時間的にも効率的に計
算できる。

【図面の簡単な説明】

第１図は、本発明の一実施例の概要を示したプロツク図
、第２図は、第１図のアドレス変換部を示したプロツク
図、第３図は、第１図の信号発生回路から発生される信
号の時間的関係を示したタイムチヤート。 第４図は第１図の記憶回路の内部を示したメモリーマツ
プ。第５Ａ，Ｂ，Ｃ図は、本実施例で実施されたマイク
ロプログラムの一例に従つてカウンタ更新される状態を
示した図である。以下図面に用いられた符号について説
明する。 １は被測定装置ＣＰＵｌ２はマイクロプログラムアドレ
ス読出信号、３はマイクロプログラム読出信号、４はス
テツプ信号、５はフリーズ信号、６はマイクロプログラ
ムアドレス情報、７はマイクロプログラム情報、８は信
号発生回路、９は記憶回路、１０は＋１加算回路、１１
は出力回路、１２はブランチデコーダ、１３は第１のア
ドレスレジスタ、１４は第２のアドレスレジスタ、１５
！はインストラクシヨンレジスタ、１６はブランチレジ
スタ、１７はカウンタバツフア、１８はスタートボタン
、１９はストツプボタン、２０，２１，２２，２３，２
４，２５，２６，２７はゲート回路、２８はＢＲＭゲー
ト回路、２９はＢＳＧゲート回路、３０はＢＣＤ一致回
路、３１はオア回路、３２はスタート信号、３３はスト
ツプ信号、３４はりセツト信号、３５はＢＲＭ信号、３
６はＢＳＧ信号、３７はＢＣＤ信号、３８はアドレス情
報信号、３９はリード信号、４０はライト信号、４１は
書込終了信号、４２は出力指令信号、４３は出力コント
ロール情報、４４は出力情報、４５，４６，４７，４８
，４９，５０，５１，５２はゲート回路、５３は出力端
子、５４は加算指令信号である。

Claims (1)

【特許請求の範囲】
1. １ 被測定装置からの現在実行された命令アドレス情報
   に対応した一群の計数値を記憶する記憶位置のなかで、
   前記命令アドレス情報を次のアドレス情報を含めた命令
   飛び先指定情報で特定することにより指定できる複数の
   記憶位置に計数値を記憶する記憶部と、前記被測定装置
   から現在実行された命令アドレス情報と前記命令飛び先
   指定情報とを入力し、前記命令アドレス情報の少なくと
   も一部を第１アドレス部とし、前記命令アドレス情報を
   前記命令飛び先指定情報で指示された特定のピットパタ
   ーンに変換した第２のアドレス部として前記記憶部のア
   ドレス情報とするアドレス発生部と、このアドレス発生
   部から得られたアドレス情報により指定された前記記憶
   位置から読み出された計数値を更新する演算部とを含み
   、１ステップを実行する毎に前記指定された計数値を更
   新することを特徴とする飛び先回数計算装置。