JPS59143414A - 可変抵抗減衰器 - Google Patents
可変抵抗減衰器Info
- Publication number
- JPS59143414A JPS59143414A JP1726383A JP1726383A JPS59143414A JP S59143414 A JPS59143414 A JP S59143414A JP 1726383 A JP1726383 A JP 1726383A JP 1726383 A JP1726383 A JP 1726383A JP S59143414 A JPS59143414 A JP S59143414A
- Authority
- JP
- Japan
- Prior art keywords
- variable resistor
- pin diode
- transistor
- variable
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/24—Frequency-independent attenuators
Landscapes
- Attenuators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は通信装着に使用する橋絡Ｔ形町変抵抗減衰器に
関する。
関する。
一般に、可変抵抗減衰器は回路オたは線路に挿入され、
その回路の入出力において不整合を生じることなく電圧
、電流、電力を所定の量だけ減衰させるために使用され
る。
その回路の入出力において不整合を生じることなく電圧
、電流、電力を所定の量だけ減衰させるために使用され
る。
従来、可変抵抗減衰器の糧類としては不平衡π脇、Ｔ形
、橋絡Ｔ形などがよく知られているが、これら減衰器に
おいてその可変機部を実現するためにはその回路のある
部分を機械的に可変する方法と能動素子を用いて電子的
に可変する方法とがある。前者はマイクロ波等の高周波
回路に利用中る場合、その物理的構造による浮遊容量や
共振などに妨害され、周波数特性の良好なものは実現し
難ｂ０また、後者は入出力回路の不整合を生ずることな
くその減衰量を変えるには能動素子を制御する回路が複
雑・高価になる欠点があった。
、橋絡Ｔ形などがよく知られているが、これら減衰器に
おいてその可変機部を実現するためにはその回路のある
部分を機械的に可変する方法と能動素子を用いて電子的
に可変する方法とがある。前者はマイクロ波等の高周波
回路に利用中る場合、その物理的構造による浮遊容量や
共振などに妨害され、周波数特性の良好なものは実現し
難ｂ０また、後者は入出力回路の不整合を生ずることな
くその減衰量を変えるには能動素子を制御する回路が複
雑・高価になる欠点があった。
本発明の目的は能動素子を用いる方法において、入出力
の不整合性を一定の範囲内に抑えた状態で減衰量を変え
ることのできる簡易な構成の橋絡Ｔ形可変抵抗減衰器を
提供することにある。
の不整合性を一定の範囲内に抑えた状態で減衰量を変え
ることのできる簡易な構成の橋絡Ｔ形可変抵抗減衰器を
提供することにある。
前記目的を達成するために本発明による可変抵抗減衰器
は直列可変抵抗に第１０ＰＩＮダイオードを、並列可変
抵抗に第２０ＰＩＮダイオードを用いた橋絡Ｔ形可変減
衰器と、各トランジスタの出力が前記各ＰＩＮダイオー
ドに接続され、各トランジスタに流す電流の和が常に一
定になるよう調整された差動増幅回路とからなり、前記
差動増幅回路の一方のトランジスタのバイアス電圧を制
御し、前記各ＰＩＮダイオードに流れるバイアス電流を
変えることによシ、減衰量を変えるように構成しである
。
は直列可変抵抗に第１０ＰＩＮダイオードを、並列可変
抵抗に第２０ＰＩＮダイオードを用いた橋絡Ｔ形可変減
衰器と、各トランジスタの出力が前記各ＰＩＮダイオー
ドに接続され、各トランジスタに流す電流の和が常に一
定になるよう調整された差動増幅回路とからなり、前記
差動増幅回路の一方のトランジスタのバイアス電圧を制
御し、前記各ＰＩＮダイオードに流れるバイアス電流を
変えることによシ、減衰量を変えるように構成しである
。
以下、図面を参照して本発明をさらに詳しく説明する。
第１図は不平衡形橋格Ｔ形可変抵抗減衰器の原理を示す
図である。直列可変抵抗４、並列可変抵抗５をそれぞれ
抵抗値ＲＯとし、抵抗３．６をそれぞれ抵抗値Ｒ，ｔ
、 Ｂｚとおく。端子１−１′から見たインピーダンス
阻ｎは下式％式％ ここで整合するための条件としては を満たすことが必要で、ｎ−１のときが完全な整合とな
る。
図である。直列可変抵抗４、並列可変抵抗５をそれぞれ
抵抗値ＲＯとし、抵抗３．６をそれぞれ抵抗値Ｒ，ｔ
、 Ｂｚとおく。端子１−１′から見たインピーダンス
阻ｎは下式％式％ ここで整合するための条件としては を満たすことが必要で、ｎ−１のときが完全な整合とな
る。
電圧定在波比Ｓ＝Ｂ・ｉｎ／ＲｏとするとＲｉｎ）Ｒ９
Ｏのときは（１）（２１式よりＲ＝ｎ（Ｒｏのときは同
じく がそれぞれ得られる。
Ｏのときは（１）（２１式よりＲ＝ｎ（Ｒｏのときは同
じく がそれぞれ得られる。
第４図は（２）式の（”／］（１）と（’／′Ｂ、２）
の関係を示す図で■、■、■の曲線はある電圧定在波比
Ｓ＝ａ、ｂ、Ｃをそれぞれパラメータとしたものである
。
の関係を示す図で■、■、■の曲線はある電圧定在波比
Ｓ＝ａ、ｂ、Ｃをそれぞれパラメータとしたものである
。
第３図は本発明による可変抵抗減衰器の実施例を示す回
路図である。差動増幅回路２７のトランジスタ２４ 、
２５は抵抗１０．１１および１４ 、１５によってバイ
アスされ、これら抵抗１０．１１．１４゜１５の値と共
通エミッタ抵抗１３の値はトランジスタ２４．２５を流
れる電流ＩｌとＩ２の和が一定になるように選択されて
いる゛。トランジスタ２５にバイアス電圧を与える抵抗
１４．１５の一端２６は開放になってかり、外部より電
圧を印加することにより１１＋ｌ２＝一定の関係を保っ
た状態で、Ｉ！、 Ｉ２の電流を変えることができる。
路図である。差動増幅回路２７のトランジスタ２４ 、
２５は抵抗１０．１１および１４ 、１５によってバイ
アスされ、これら抵抗１０．１１．１４゜１５の値と共
通エミッタ抵抗１３の値はトランジスタ２４．２５を流
れる電流ＩｌとＩ２の和が一定になるように選択されて
いる゛。トランジスタ２５にバイアス電圧を与える抵抗
１４．１５の一端２６は開放になってかり、外部より電
圧を印加することにより１１＋ｌ２＝一定の関係を保っ
た状態で、Ｉ！、 Ｉ２の電流を変えることができる。
トランジスタ２４のコレクタは抵抗１６を介して直列可
変抵抗としてのＰＩＮダイオード６のアノードに、トラ
ンジスタ２５のコレクタは抵抗１７ヲ介して並列可変抵
抗としてのＰＩＮダイオード９のアノードにそれぞれ接
続されている。抵抗２９と端子１の間およびＰＩＮダイ
オード９と端子１′の間にそれぞれ挿入されているコン
デンサ１９．２０は直流阻止用である。寸たＰＩＮダイ
オード９０カソードと端子１′の間および端子２と２′
の間に挿入されているコイル２１ 、２２は直流を流中
ためのものである。橋絡Ｔ形可変減衰器２８の基本構成
要素は上記ＰＩＮダイオード８，９および抵抗２９ 、
３０である。トランジスタ２４からの電流工１は抵抗１
６、ＰＩＮダイオード８、コイル２２の経路で流れる。
変抵抗としてのＰＩＮダイオード６のアノードに、トラ
ンジスタ２５のコレクタは抵抗１７ヲ介して並列可変抵
抗としてのＰＩＮダイオード９のアノードにそれぞれ接
続されている。抵抗２９と端子１の間およびＰＩＮダイ
オード９と端子１′の間にそれぞれ挿入されているコン
デンサ１９．２０は直流阻止用である。寸たＰＩＮダイ
オード９０カソードと端子１′の間および端子２と２′
の間に挿入されているコイル２１ 、２２は直流を流中
ためのものである。橋絡Ｔ形可変減衰器２８の基本構成
要素は上記ＰＩＮダイオード８，９および抵抗２９ 、
３０である。トランジスタ２４からの電流工１は抵抗１
６、ＰＩＮダイオード８、コイル２２の経路で流れる。
一方、トランジスタ２５からの電流工２は抵抗１７．Ｐ
ＩＮダイオード９、コイル２１の経路で流れる。
ＩＮダイオード９、コイル２１の経路で流れる。
ＰＩＮダイオード８．９の順方向抵抗はそれぞれ電流１
１．Ｉ２の大きさによって決定される。
１．Ｉ２の大きさによって決定される。
本回路において、ＰＩＮダイオード８．９に流れる逆方
向飽和電流を１０ とおき、各ダイオードに印加される
電圧をそれぞれＶｌ、Ｖ２と干ると、 １１＝ Ｉｏ （６”” −１）−−−（５１１２＝
ｉｏ （ｅａｖ２−１）・・−・−・・（６）が成り
立つ。上記（５１、（６）式をそれぞれ微分する各ＰＩ
Ｎダイオード８，９の抵抗の値Ｒ１，Ｒ２・・・・・・
・・・（９）となる。
向飽和電流を１０ とおき、各ダイオードに印加される
電圧をそれぞれＶｌ、Ｖ２と干ると、 １１＝ Ｉｏ （６”” −１）−−−（５１１２＝
ｉｏ （ｅａｖ２−１）・・−・−・・（６）が成り
立つ。上記（５１、（６）式をそれぞれ微分する各ＰＩ
Ｎダイオード８，９の抵抗の値Ｒ１，Ｒ２・・・・・・
・・・（９）となる。
ここで、（９）式を検討干るに第４図にプロット干れば
■に示＋直線となる。これは本回路が電圧定在波比■〜
■の範囲内で可変できることを示している。ナなわち、
入出力の不整合を一定の範囲内で抑えた状態で可変減衰
動作を実現できることを示している。
■に示＋直線となる。これは本回路が電圧定在波比■〜
■の範囲内で可変できることを示している。ナなわち、
入出力の不整合を一定の範囲内で抑えた状態で可変減衰
動作を実現できることを示している。
第２図は不発明による減衰器の各Ｐ■Ｎダイオードの接
続方向を示す図である。（ａ） 、 （ｂｌ 、 （ｃ
） 。
続方向を示す図である。（ａ） 、 （ｂｌ 、 （ｃ
） 。
（ｄｉにそれぞれ示すような接続が可能である。
以上、詳しく説明したように本発明によね、ば可変減衰
を制御する回路として差動増幅回路を用いているので、
減衰器全体の侵成が従来回路より簡易になるとともに一
定の範囲の整合性を保った可変減衰特性を有する橋絡Ｔ
形可変抵抗減衰器を提供できる。
を制御する回路として差動増幅回路を用いているので、
減衰器全体の侵成が従来回路より簡易になるとともに一
定の範囲の整合性を保った可変減衰特性を有する橋絡Ｔ
形可変抵抗減衰器を提供できる。
第１図は不平衡形橋格Ｔ形可変減衰器の原理を示す図、
第２図は本発明による減衰器のＰＩＮダイオードの接続
例を示す図、第３図は本発明による減衰器の実施例を示
十回路図、第４図は１／Ｒ，□と１４２の関係を示すグ
ラフである。 １．１’、２．２’・・・接続端 ３．６・・・可変抵抗 ４，５．７・・・終端抵抗８
．９・・・ＰＩＮダイオード １０ 、１１，１２，１３，１４，１５，１６．１７・
・・抵抗１９．２０−・・コンデンサ ２１．２２・・
・コイル２４ 、２５・・・差動増幅回路用トランジス
タ２６・・・端子 特許出願人 日本電気株式会社 代理人 弁理士 井 ） ロ 壽 ２・１図 オ・２図 （ａ） （１））（Ｃ）
（ｄ） 第３図
第２図は本発明による減衰器のＰＩＮダイオードの接続
例を示す図、第３図は本発明による減衰器の実施例を示
十回路図、第４図は１／Ｒ，□と１４２の関係を示すグ
ラフである。 １．１’、２．２’・・・接続端 ３．６・・・可変抵抗 ４，５．７・・・終端抵抗８
．９・・・ＰＩＮダイオード １０ 、１１，１２，１３，１４，１５，１６．１７・
・・抵抗１９．２０−・・コンデンサ ２１．２２・・
・コイル２４ 、２５・・・差動増幅回路用トランジス
タ２６・・・端子 特許出願人 日本電気株式会社 代理人 弁理士 井 ） ロ 壽 ２・１図 オ・２図 （ａ） （１））（Ｃ）
（ｄ） 第３図
Claims (1)
- 直列可変抵抗に第１０ＰＩＮダイオードを、並列可変抵
抗に第２０ＰＩＮダイオードを用いた構格Ｔ形可変減衰
器と、各トランジスタの出力が前記各ＰＩＮダイオード
に接続され、各トランジスタに流す甫２流の和が常に一
定になるよう調整された差動増幅回路とからなり、前記
差動増福回路の一方のトランジスタのバイアス電圧を制
御し、前記各ＰＩＮダイオードに流れるバイアス電流を
変えることにより、減衰量を変えるように構成した可変
抵抗減衰器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1726383A JPS59143414A (ja) | 1983-02-04 | 1983-02-04 | 可変抵抗減衰器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1726383A JPS59143414A (ja) | 1983-02-04 | 1983-02-04 | 可変抵抗減衰器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59143414A true JPS59143414A (ja) | 1984-08-17 |
Family
ID=11939077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1726383A Pending JPS59143414A (ja) | 1983-02-04 | 1983-02-04 | 可変抵抗減衰器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59143414A (ja) |
-
1983
- 1983-02-04 JP JP1726383A patent/JPS59143414A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4590417A (en) | Voltage controlled diode attenuator | |
| US7009446B2 (en) | Active filter circuit with reduced noise | |
| Orchard et al. | Sensitivity formulas for terminated lossless two-ports | |
| JPS62278813A (ja) | 移相器 | |
| JPS59143414A (ja) | 可変抵抗減衰器 | |
| US4403196A (en) | Pulse width modulated power amplifier with differential connecting line voltage drop comparators | |
| JPH0241934Y2 (ja) | ||
| US20130021097A1 (en) | Inductive-Element Feedback-Loop Compensator | |
| US4074215A (en) | Stable gyrator network for simularity inductance | |
| JPH0520926B2 (ja) | ||
| JPH06152301A (ja) | アッテネータ | |
| DE4306512A1 (de) | Filterschaltung mit einem in Serienresonanz betriebenen Resonator | |
| JP2666860B2 (ja) | 負性インピーダンス回路 | |
| US3452304A (en) | Nonreciprocal wave translating device | |
| US7005950B2 (en) | Negative impedance converter | |
| JPS6218089B2 (ja) | ||
| JPH11122077A (ja) | ２端子対回路 | |
| JPS60136404A (ja) | 増幅回路 | |
| JP2989863B2 (ja) | 高周波増幅器の可変チルト回路 | |
| US4101851A (en) | Variable equalizer | |
| JPH0218592Y2 (ja) | ||
| JPH03204213A (ja) | π型減衰回路 | |
| SU1104653A1 (ru) | Устройство регулировани уровн сигнала | |
| JPS61208909A (ja) | 可変振幅等化器 | |
| JPS581852B2 (ja) | デンアツセイギヨガタカヘンテイコウゲンスイキ |