JPS59143192A - Scrol controller - Google Patents

Scrol controller

Info

Publication number
JPS59143192A
JPS59143192A JP58018331A JP1833183A JPS59143192A JP S59143192 A JPS59143192 A JP S59143192A JP 58018331 A JP58018331 A JP 58018331A JP 1833183 A JP1833183 A JP 1833183A JP S59143192 A JPS59143192 A JP S59143192A
Authority
JP
Japan
Prior art keywords
memory
scroll control
screen
dots
character
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58018331A
Other languages
Japanese (ja)
Inventor
武田 公咲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP58018331A priority Critical patent/JPS59143192A/en
Publication of JPS59143192A publication Critical patent/JPS59143192A/en
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、文字や図形等の表示装置に使用されるスクロ
ール制御装置に関するものである。更に詳しくは、本発
明は、文字あるいは図形をドツトパターンで表示メモリ
に格納するピットリフレッシュ方式のCRT表示装置に
おいて、分割した画面に独立してスクロール機能が実現
できるようにしたスクロール制御装置に関するものであ
る。
DETAILED DESCRIPTION OF THE INVENTION [Technical field to which the invention pertains] The present invention relates to a scroll control device used in a display device for characters, graphics, etc. More specifically, the present invention relates to a scroll control device that enables scrolling functions to be realized independently on divided screens in a pit refresh type CRT display device that stores characters or figures in a display memory in a dot pattern. be.

〔従来技術の説明〕[Description of prior art]

従来、CRT表示装置におけるスクロール機能は、全ビ
ット表示メモリを書き換えるが、画面リフレッシュの開
始アドレスを変更することによって実現していた。前者
の手法は、全ビット表示メモリの内容を希望する変位ま
で幾度も書き換えなければならず、大巾にCPU時間を
専有してしまうという欠点があった。また、後者の手法
は、全画面を対象とするスクロール(ri比較的容易に
行なえるが、分割画面独立の全方向スクロールは、極め
てハードウェアが複雑になる等の欠点があった。
Conventionally, the scrolling function in a CRT display device rewrites all bits of the display memory, which has been achieved by changing the screen refresh start address. The former method has the drawback that the contents of the all-bit display memory must be rewritten many times until the desired displacement is reached, and a large amount of CPU time is occupied. Furthermore, although the latter method can perform scrolling (ri) relatively easily over the entire screen, scrolling in all directions independently of the split screen has drawbacks such as extremely complicated hardware.

〔本発明の目的〕[Object of the present invention]

本発明は、従来技術におけるこれらの欠点を解決するた
めになされたもので、簡単な構成で、任意にかつ容易に
分割画面独立にスクロールの行なえる装置を実現しよう
とするものである。
The present invention has been made to solve these drawbacks in the prior art, and aims to realize a device that has a simple configuration and can arbitrarily and easily scroll split screens independently.

本発明に係る装置においては、文字単位のアドレスから
、ピント単位の表示メモリアドレスを算出する過程に、
分割画面単位にラスタ数を管理する水平スクロール制御
メモリと、分割両面順にドントPを管理する垂直スクロ
ール制御メモリとを設け、これらの制御メモリの内容を
書き換えることにより、分割画面単位に、水平方向及び
垂直方向のスクロールを行なえるようにしたものである
In the device according to the present invention, in the process of calculating the display memory address in focus units from the address in character units,
A horizontal scroll control memory that manages the number of rasters for each split screen and a vertical scroll control memory that manages the don't P in the order of split and both sides are provided, and by rewriting the contents of these control memories, the horizontal and This allows vertical scrolling.

〔実施例の説明〕 第1図は本発明に係る装置の一例を示す構成ブロック図
であるっこの図において、キャラクタアドレスラインナ
ンバー生成回路1は、キャラクタクロックを入力し、ラ
インレジスタ2を介(7てラスクナンバーを生成すると
ともに、キャラクタナンバーレジスタ6を介してキャラ
クタアドレスを生成する。これらはピット表示メモリ 
(図示せず)をアクセスするための基準となるもので、
曾うク・タアドレスは、水平スクロール制御メモリ5に
送られ、また、ラスクナンバーは加算器61に送られる
。水平スクロール制御メモリ5は、表示開始点から、キ
ャラクタアドレスが示している文字フレームの先頭ラス
ク位置までの変位を表わすキャラクタ先頭ラスタアドレ
スYと、分割画面左端からのドツト変位Xとを出方する
。加算器61は、ラインレジスタ2からの表示行におけ
る実表示ラインを示すラスターナンバーと、キャラクタ
先頭ラスタアドレスYとを加算し、実ラスタアドレスを
生成し、これを垂直スクロール制御メモリ7に送る。
[Description of Embodiments] FIG. 1 is a block diagram showing an example of a device according to the present invention. In this figure, a character address line number generation circuit 1 inputs a character clock and inputs ( 7 to generate a rask number, and also generate a character address via the character number register 6. These are stored in the pit display memory.
(not shown).
The current rask address is sent to the horizontal scroll control memory 5, and the rask number is sent to the adder 61. The horizontal scroll control memory 5 outputs a character start raster address Y representing the displacement from the display start point to the start rask position of the character frame indicated by the character address, and a dot displacement X from the left end of the split screen. The adder 61 adds the raster number indicating the actual display line in the display line from the line register 2 and the character start raster address Y to generate an actual raster address and sends this to the vertical scroll control memory 7.

この垂直スクロール制御メモリ7は、分割画面を順番に
並べた場合の、表示開始点から、実ラスタアドレスが示
しでいる位置丑での累積ドツト数Zを生成し、これを加
錯:器62に出力する。この累積ドツト数Z(Ii、実
ラスタアドレスが示す位置ヲ含む分割画面の左端のドツ
トアドレスに相当し、加算器62は、2に、水平スクロ
ール制御メモリ5からの出力である分割画面左端からの
変位ドツト数Xを加算し、表示メモリの実ドツトアト1
/スを生成する。ここで、水平スクロール制御メモリ5
及び睡直スクロール制御メモリ7ば、それぞれロードレ
ジスタ41.42を介してバスに接続されてお9、任意
に、かつ独立に書き換えができる例えばランダム′アク
セスメモリが使用されるO このように構成した装置の動作を、以下第2図〜第7図
を参照しながら説明する。以下の説明では、文字フレー
ムが10X10ドツl−、画面サイズが80トツド×4
0ラスタ、5分割画向で、分割画面6の先頭キャラクタ
位置に文字′λ″″の先頭ラインを表示する場合を想定
する。すなわち、第2図は、この場合の物理画面とキャ
ラクタアドレスの対応図の一例であり、第6図は物理画
面と分割画面のの対応図の一例である。また、第4図は
文字フレームの構成図である。キャラクタアドレスライ
ンナンバー生成回路1は、文字11A I+の表示位置
に対し、各レジスタ2,3を介して、第2図よりキャラ
クタアドレス16.ラインナンバ(ラスターナンバ)0
をそれぞれ生成する。
This vertical scroll control memory 7 generates the cumulative number Z of dots at the position indicated by the actual raster address from the display start point when the split screens are arranged in order, and sends this to the adder/multiplier 62. Output. This cumulative number of dots Z(Ii, corresponds to the dot address at the left end of the split screen including the position indicated by the real raster address, and the adder 62 adds to 2 the number of dots from the left end of the split screen which is the output from the horizontal scroll control memory 5. Add the number of displaced dots
/ generates a file. Here, horizontal scroll control memory 5
and the sleep scroll control memory 7 are connected to the bus via load registers 41 and 42, respectively, and can be arbitrarily and independently rewritten, for example, a random access memory is used. The operation of the apparatus will be explained below with reference to FIGS. 2 to 7. In the following explanation, the character frame is 10 x 10 dots and the screen size is 80 dots x 4.
Assume that the first line of the character ``λ'''' is displayed at the first character position of the divided screen 6 in 0 raster and 5 divided screen directions. That is, FIG. 2 is an example of a correspondence diagram between the physical screen and character addresses in this case, and FIG. 6 is an example of a correspondence diagram between the physical screen and the divided screen. FIG. 4 is a diagram showing the structure of a character frame. The character address line number generation circuit 1 generates the character address 16. from FIG. 2 via each register 2, 3 for the display position of the character 11A I+. Line number (raster number) 0
are generated respectively.

第5図は、嬉2図〜第4図の画面構成に対応した水平ス
クロール制御メモリ5の内容である。この水平スクロー
ル制御メモリ5は、キャラクタアト゛レス16により・
ζ水平変位ドツト数X=O,キャラクタ先頭ラスタアド
レスY−40をそれぞれ出力する。
FIG. 5 shows the contents of the horizontal scroll control memory 5 corresponding to the screen configurations shown in FIGS. 2 to 4. This horizontal scroll control memory 5 is
The number of ζ horizontal displacement dots X=O and the character start raster address Y-40 are output, respectively.

第6図は水平スクロール制御メモリ6の出力に関する簡
易モデル(意味)を示したもので、各出力X及びYは、
分割画面を再配置した場合のX軸及びY軸方向の値を表
わしており、Yは、分割画面の巾(X方向の長さ)には
無関係である。出力Yは、加算器61において、レジス
タ2から出力されているラインナンバOと加算され、実
ラスタアドレスどして垂直スクロール制御メモリ7に送
られる。
FIG. 6 shows a simple model (meaning) regarding the output of the horizontal scroll control memory 6, and each output X and Y is
It represents the values in the X-axis and Y-axis directions when the split screen is rearranged, and Y is unrelated to the width (length in the X direction) of the split screen. The output Y is added to the line number O output from the register 2 in an adder 61, and sent to the vertical scroll control memory 7 as a real raster address.

第7図は、この垂直スクロール制御メモリ7の内容を示
す。垂直スクロール制御メモリ7は、実うスクアドレス
40が指定され、第7図より表示開始からの累積ドツト
数Z=1600を出力する。この出力Zは、加算器62
において、水平スクロール制御メモリ5の出力X(−〇
)と加算され、ビット表示メモリの実ドツトアドレスが
生成される。同様にして、全キャラクタアドレス及びラ
インナンバから一画面分のビット表示メモリの実ドツト
アドレスが生成されてゆく。分割画面6のキャラクタア
ドレスに対応する水平スクロール制御メモリ5の内容を
サイクリックに変化させることにより、表示画面も分割
画面3の表示領域だけが、文字単位でサイクリックに変
位する。同様に、分割画面3の実うスクアドレスに対応
する垂直スクロール制御メモリ7の内容をサイクリック
に変化させることに−より、表示画面も分割画面6の表
示領域だけがラスク単位でサイクリックに変位する。
FIG. 7 shows the contents of this vertical scroll control memory 7. The vertical scroll control memory 7 is designated with the actual square address 40, and outputs the cumulative number of dots Z=1600 from the start of display as shown in FIG. This output Z is sent to the adder 62
At , it is added to the output X(-0) of the horizontal scroll control memory 5 to generate a real dot address of the bit display memory. Similarly, real dot addresses of the bit display memory for one screen are generated from all character addresses and line numbers. By cyclically changing the content of the horizontal scroll control memory 5 corresponding to the character address of the split screen 6, only the display area of the split screen 3 on the display screen is cyclically displaced character by character. Similarly, by cyclically changing the contents of the vertical scroll control memory 7 corresponding to the actual square address of the split screen 3, only the display area of the split screen 6 is cyclically displaced in units of squares. do.

〔本発明の効果〕[Effects of the present invention]

以上説明したように、本発明は、キャラクタアドレスを
表示メモリの実ドツトアドレスに変換する過程に、ラス
タ数を管理する水平スクロール制御メモリと、累積ドツ
ト数を管理する垂直スクロール制御メモリを設け、これ
らの制御メモリを書き換えることによってスクロール機
能を実現したもので、簡単な構成で、任意にかつ容易に
分割画面独立にスクロールを行なうことができる。
As explained above, the present invention provides a horizontal scroll control memory for managing the number of rasters and a vertical scroll control memory for managing the cumulative number of dots in the process of converting a character address into an actual dot address in the display memory. The scrolling function is realized by rewriting the control memory of the screen, and with a simple configuration, it is possible to arbitrarily and easily scroll the divided screens independently.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係る装置の一例を示す構成ブロック図
、第2図は物理画面とキャラクタアドレスの対応図、第
5図は物理画面と分割画面の対応図、第4図は文字フレ
ームの構成図、第5図は第2図〜第4′図の画面構成に
対応した水平スクロール制御メモリの内容を示す図、第
6図は水平スクロール制御メモリの出力に関する簡易モ
デル図、第7図は垂直スクロール制御メモリの内容を示
す図である。 1・・・キャラクタアドレスラインナンバ生成回路2・
・パラインナンバレジスタ、3・・・キャラクタナンバ
レジスタ、41.42・・・ロードレジスタ、5・・・
水平スクロール制御メモリ、61,62・・・加算器、
7・・・垂直スクロール制御メモリ、 代理人 葛 野 信 − 第 2 図 第 3 図 窪4 図 第 、f 図
Fig. 1 is a configuration block diagram showing an example of a device according to the present invention, Fig. 2 is a correspondence diagram between a physical screen and character addresses, Fig. 5 is a correspondence diagram between a physical screen and a split screen, and Fig. 4 is a correspondence diagram of character frames. 5 is a diagram showing the contents of the horizontal scroll control memory corresponding to the screen configurations shown in FIGS. 2 to 4', FIG. 6 is a simplified model diagram regarding the output of the horizontal scroll control memory, and FIG. FIG. 3 is a diagram showing the contents of a vertical scroll control memory. 1...Character address line number generation circuit 2.
- Paraline number register, 3...Character number register, 41.42...Load register, 5...
Horizontal scroll control memory, 61, 62...adder,
7...Vertical scroll control memory, agent Shin Kuzuno - Figure 2, Figure 3, Figure 4, Figure f.

Claims (1)

【特許請求の範囲】[Claims] (1)文字あるいは図形をドツトパターンでビット表示
メモリに格納するビットリフレッシュ方式のCRT表示
装置において、 キャラクタアドレスから前記ビット表示メモリ上のビッ
ト単位のアドレスへ変換する手段を、書き換え可納なメ
モリによる分割画面単位にラスタ数を管理し前記キャラ
クタアドレスを表示開始点からの累積ラスタ数及び分割
画面左端からの水平変位ドツト数に変換する機能を有す
る水平スクロール制御メモリと、書き換え可能なメモリ
による分割画面順にドツト数を管理し該分割画面ラスタ
数及び前記水平変位ドツト数を表示画面始点からの累積
ドツト数に変換する機能を有した垂直スクロール制御メ
モリとを含んで構成し、 前記各制御メモリヲ書き換え
ることによって水平方向及び又は垂直方向のスクロール
を行なうようにしたことを特徴とするスクロール制御装
置。
(1) In a bit refresh type CRT display device that stores characters or figures in a bit display memory in a dot pattern, the means for converting a character address into a bit unit address on the bit display memory is a rewritable memory. A horizontal scroll control memory that has the function of managing the number of rasters in units of split screens and converting the character address into the cumulative number of rasters from the display start point and the number of horizontal displacement dots from the left edge of the split screen, and a split screen with rewritable memory. and a vertical scroll control memory having a function of sequentially managing the number of dots and converting the number of divided screen rasters and the number of horizontally displaced dots into the cumulative number of dots from the starting point of the display screen, and rewriting each of the control memories. 1. A scroll control device characterized in that scrolling is performed in a horizontal direction and/or a vertical direction.
JP58018331A 1983-02-07 1983-02-07 Scrol controller Pending JPS59143192A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58018331A JPS59143192A (en) 1983-02-07 1983-02-07 Scrol controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58018331A JPS59143192A (en) 1983-02-07 1983-02-07 Scrol controller

Publications (1)

Publication Number Publication Date
JPS59143192A true JPS59143192A (en) 1984-08-16

Family

ID=11968648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58018331A Pending JPS59143192A (en) 1983-02-07 1983-02-07 Scrol controller

Country Status (1)

Country Link
JP (1) JPS59143192A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61241790A (en) * 1985-04-19 1986-10-28 日本電気株式会社 Display unit
US4935730A (en) * 1984-10-16 1990-06-19 Sanyo Electric Co., Ltd. Display apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4935730A (en) * 1984-10-16 1990-06-19 Sanyo Electric Co., Ltd. Display apparatus
JPS61241790A (en) * 1985-04-19 1986-10-28 日本電気株式会社 Display unit

Similar Documents

Publication Publication Date Title
JPS59143192A (en) Scrol controller
JPH08220510A (en) Display controller
JPS6323188A (en) Character display unit
JP3324580B2 (en) Image processing device
JPS59188761A (en) Write system of picture memory
JP3007396B2 (en) Character processing device and character processing method
JPS59119389A (en) Graphic display
JPS6095490A (en) Drawing pattern filling circuit
JPS6242189A (en) Pattern writing apparatus
JPH01217493A (en) Display device
JPH0112309Y2 (en)
JPH08115072A (en) Dot display device
JPS59152487A (en) Display unit
JPS58107589A (en) Screen clearing system for display unit
JPH03296097A (en) Graphic display device
JPS6156392A (en) Image memory writing/reading controller
JPS63131181A (en) Character display device
JPS6114688A (en) Image display system
JPS58203489A (en) Display unit
JPH05173754A (en) Graphic display device
JPS592074A (en) System of writing character into image memory
JPS61213884A (en) Graphic character generator
JPS61182089A (en) Method and apparatus for processing character
JPS62293288A (en) Character pattern transfer system
JPS60129786A (en) Image memory