JPS59141219A - 薄膜の作製方法 - Google Patents
薄膜の作製方法Info
- Publication number
- JPS59141219A JPS59141219A JP58015829A JP1582983A JPS59141219A JP S59141219 A JPS59141219 A JP S59141219A JP 58015829 A JP58015829 A JP 58015829A JP 1582983 A JP1582983 A JP 1582983A JP S59141219 A JPS59141219 A JP S59141219A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- mask
- thin film
- amorphous silicon
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Photovoltaic Devices (AREA)
- Light Receiving Elements (AREA)
- Physical Vapour Deposition (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、薄膜の作製方法に関する。
一般に、密着型イメージセンサあるいは太陽電池等の光
電材料にはアモルファスシリコンが盛んに用いられてい
る。
電材料にはアモルファスシリコンが盛んに用いられてい
る。
第１図はアモルファスシリコンを用いテ作製したイメー
ジセンサの断面図を示す。これは、基板ｌの表面にアモ
ルファスシリコン膜２が形成されて、上部電極３および
下部電極４を設置した構造となっている。この種のアモ
ルファスシリコンの着膜の方法としＣＯＶＤ （化学反
応を伴う気相成長）法による膜形成に放電を加味したい
わゆるプラズマＯＶＤ法あるいはスパッタリング法など
がある。これらの方法で、基板の所望の部分にのみアモ
ルファスシリコンを着膜すせるには、フォトリソグラフ
ィとエツチングを用いる方法、あるいはマスクを用いる
方法等がある。このフォトリソグラフィとエツチングを
用いる方法は、前記プラズマＣＩＶＤ法あるいはスパッ
タリング法などによって、一度は基板の全面にわたって
アモルファスシリコンを着膜すせた後、該アモルファス
シリコン膜の不要部分をフォトリソグラフィとエツチン
グによって取り除くものである。また、マスクを用いる
方法は、基板にマスクを装着して、はじめから該基板の
所望の部分のみにアモルファスシリコンヲ着膜させるも
のである。
ジセンサの断面図を示す。これは、基板ｌの表面にアモ
ルファスシリコン膜２が形成されて、上部電極３および
下部電極４を設置した構造となっている。この種のアモ
ルファスシリコンの着膜の方法としＣＯＶＤ （化学反
応を伴う気相成長）法による膜形成に放電を加味したい
わゆるプラズマＯＶＤ法あるいはスパッタリング法など
がある。これらの方法で、基板の所望の部分にのみアモ
ルファスシリコンを着膜すせるには、フォトリソグラフ
ィとエツチングを用いる方法、あるいはマスクを用いる
方法等がある。このフォトリソグラフィとエツチングを
用いる方法は、前記プラズマＣＩＶＤ法あるいはスパッ
タリング法などによって、一度は基板の全面にわたって
アモルファスシリコンを着膜すせた後、該アモルファス
シリコン膜の不要部分をフォトリソグラフィとエツチン
グによって取り除くものである。また、マスクを用いる
方法は、基板にマスクを装着して、はじめから該基板の
所望の部分のみにアモルファスシリコンヲ着膜させるも
のである。
第２図はマスクを用いてスパッタリング法によりアモル
ファスシリコン膜を作製する装置の主要部分を示した断
面図である。同図において、アルゴンで満たされた真空
室５内にアモルファスシリコンを着膜させる基板６に対
峙して、シリコン原子を放出するターゲット７が置かれ
ている。また、第３図に示すように基板６にはマスク８
が装着されている。このマスク８は基板６に作製すべき
アモルファスシリコン膜の形状に対応した開口部８ａを
有する。さらに基板６の側は液体ヘリウムあるいは液体
窒素で冷却されている。このような状態で、基板６の側
とターゲット７の側に適宜の電圧を加えると、イオン化
Ｌ ｆ、−アルゴン粒子がターゲット７に衝突し、その
衝撃でシリコン原子Ａが放出され、マスク８および基板
６上にアモルファスシリコンが着膜する。さらに、マス
ク８を除去することによって基板６に所望形状のアモル
ファスシリコン膜が形成される。
ファスシリコン膜を作製する装置の主要部分を示した断
面図である。同図において、アルゴンで満たされた真空
室５内にアモルファスシリコンを着膜させる基板６に対
峙して、シリコン原子を放出するターゲット７が置かれ
ている。また、第３図に示すように基板６にはマスク８
が装着されている。このマスク８は基板６に作製すべき
アモルファスシリコン膜の形状に対応した開口部８ａを
有する。さらに基板６の側は液体ヘリウムあるいは液体
窒素で冷却されている。このような状態で、基板６の側
とターゲット７の側に適宜の電圧を加えると、イオン化
Ｌ ｆ、−アルゴン粒子がターゲット７に衝突し、その
衝撃でシリコン原子Ａが放出され、マスク８および基板
６上にアモルファスシリコンが着膜する。さらに、マス
ク８を除去することによって基板６に所望形状のアモル
ファスシリコン膜が形成される。
ところで、マスク８の材料としては、従来ステンレスが
多く用いられていたが、当然のことながらターゲット７
から放出されたシリコン原子Ａはマスク８にも衝突し、
該マスク８から原子Ｂが放出される。このマスク８から
放出された原子Ｂは基板６に形成されつつあるアモルフ
ァスシリコン膜中に不純物として取り込まれる。
多く用いられていたが、当然のことながらターゲット７
から放出されたシリコン原子Ａはマスク８にも衝突し、
該マスク８から原子Ｂが放出される。このマスク８から
放出された原子Ｂは基板６に形成されつつあるアモルフ
ァスシリコン膜中に不純物として取り込まれる。
このため、上述した装置によって前記第１図に示したよ
うなイメージセンサを作製すると、前記アモルファスシ
リコン膜中に取り込まれた不純物が原因となって、該イ
メージセンサの緒特性の劣化、さらに欠陥を生じるとい
う問題があった。
うなイメージセンサを作製すると、前記アモルファスシ
リコン膜中に取り込まれた不純物が原因となって、該イ
メージセンサの緒特性の劣化、さらに欠陥を生じるとい
う問題があった。
本発明は、上記実情に鑑みてなされたもので、形成され
る薄膜中に不純物が取り込まれることを極力抑えるよう
な薄膜の作製方法を提供することを目的とする。
る薄膜中に不純物が取り込まれることを極力抑えるよう
な薄膜の作製方法を提供することを目的とする。
ところで、固体から催子の放出は、基本的（３）
にはスパッタリング法にあってはスパッタイオンが、あ
るいはプラズマＯＶＤ法にあってはプラズマ物質中のイ
オンまたはラジカル（遊離基）が固体に衝突し、その衝
撃によって該固体の表面の原子をたたき出すことによっ
て行なわれる。
るいはプラズマＯＶＤ法にあってはプラズマ物質中のイ
オンまたはラジカル（遊離基）が固体に衝突し、その衝
撃によって該固体の表面の原子をたたき出すことによっ
て行なわれる。
この場合、イオンによる固体原子のスパッタレート（固
体への入射イオン１個当″たりによって放出される原子
の数）は、イオンの種類、イオンの持つ運動エネルギー
、イオンの入射角、および固体の原子間の結合エネルギ
ーに依存するものである。
体への入射イオン１個当″たりによって放出される原子
の数）は、イオンの種類、イオンの持つ運動エネルギー
、イオンの入射角、および固体の原子間の結合エネルギ
ーに依存するものである。
したがって、スパッタレートの小さい物質を材料とした
マスクを用いることによって不純物を含まない薄膜を作
製することができる。そこで本発明では、ステンレスよ
りもスパッタレートの小さい材料をマスクの材料として
使用し、薄膜中への不純物の混入を防ぐようＫする。
マスクを用いることによって不純物を含まない薄膜を作
製することができる。そこで本発明では、ステンレスよ
りもスパッタレートの小さい材料をマスクの材料として
使用し、薄膜中への不純物の混入を防ぐようＫする。
以下、本発明の一実施例を添付図面を参照して詳細に説
明する。
明する。
第４図は本発明に係る薄膜の作製方法を適用（４）
してアモルファスシリコン膜を作製した一実施例を示す
。なお、第４図において第２図と同様の機能を果たす部
分については同一の符号を用いている。
。なお、第４図において第２図と同様の機能を果たす部
分については同一の符号を用いている。
アルゴンガスで満たされた真空室５内にはアモルファス
シリコンを着膜させる基板６と該基板６に対峙してスパ
ッタイオンを放出するターゲット７が配設されている。
シリコンを着膜させる基板６と該基板６に対峙してスパ
ッタイオンを放出するターゲット７が配設されている。
また、基板６には、′ 適宜形状の開
口部９ａを有するマスク９が装着されている。このマス
ク９はアルゴンガス雰囲気中において、スパッタレート
が小さく、かつ比較的安価に入手可能なものとして、タ
ングステン（Ｗ）、タンタル（′ｒａ）、モリブデン（
ＭＯ）、およびガラス等があるが、本実施例ではタング
ステンを用いている。
口部９ａを有するマスク９が装着されている。このマス
ク９はアルゴンガス雰囲気中において、スパッタレート
が小さく、かつ比較的安価に入手可能なものとして、タ
ングステン（Ｗ）、タンタル（′ｒａ）、モリブデン（
ＭＯ）、およびガラス等があるが、本実施例ではタング
ステンを用いている。
なお、基板６の側□は液体ヘリウムあるいは液体窒素な
どによって冷却されている１以上のような状態で基板６
の側とターゲット７の側に適宜の電圧を加えると、ター
ゲット７からシリコン原子ムが放出され、マスク９およ
び基板６上にアモルファスシリコンが着膜する。さらに
、マスク９を除去することによって基板６に所望形状の
アモルファスシリコン膜が形成される。
どによって冷却されている１以上のような状態で基板６
の側とターゲット７の側に適宜の電圧を加えると、ター
ゲット７からシリコン原子ムが放出され、マスク９およ
び基板６上にアモルファスシリコンが着膜する。さらに
、マスク９を除去することによって基板６に所望形状の
アモルファスシリコン膜が形成される。
次に、従来のステンレスおよび本発明によるタングステ
ンなマスクの材料としてそれぞれ用いアモルファスシリ
コン膜を形成し、適宜の方法によって電極を配設してイ
メージセンサｖ作製し、該作製したイメージセンサにつ
いて欠陥の発生数を求めた結果について説明する。作製
したイメージセンサは前記第１図に示したザンドウイツ
チ構造のイメージセンサで、これを基板上に多数（１０
５６）個配股したものを各々３サンプルずつ作製し、該
サンプルについて一つ一つ欠陥の発生有無をチェックし
、欠陥の発生個数を調べた。その結果を第１表に示す。
ンなマスクの材料としてそれぞれ用いアモルファスシリ
コン膜を形成し、適宜の方法によって電極を配設してイ
メージセンサｖ作製し、該作製したイメージセンサにつ
いて欠陥の発生数を求めた結果について説明する。作製
したイメージセンサは前記第１図に示したザンドウイツ
チ構造のイメージセンサで、これを基板上に多数（１０
５６）個配股したものを各々３サンプルずつ作製し、該
サンプルについて一つ一つ欠陥の発生有無をチェックし
、欠陥の発生個数を調べた。その結果を第１表に示す。
第 １ 表
マスクとして用いた場合はイメージセンサの欠陥の発生
は全くみられない。
は全くみられない。
また、マスク材料としてタンタルを用いた他の実施例に
ついて説明する。これは、前述した実施例と同様に、従
来のステンレスおよび本発明によるメンタルをマスク材
料としてイメージセンサを作製しく第１図参照）、それ
ぞれのイメージセンサについて欠陥の発生数を求めたも
ので、前記第１図に示したイメージセンサをステンレス
およびタンタルをマスクとして用いて、基板上に多数（
１０５６）個配設したものを各々３サンプルずつ作製し
、該サンプルについて一つ一つ欠陥の発生有無をチェッ
クし、欠陥の発生個数を調べた。その結果を第２表に示
す。
ついて説明する。これは、前述した実施例と同様に、従
来のステンレスおよび本発明によるメンタルをマスク材
料としてイメージセンサを作製しく第１図参照）、それ
ぞれのイメージセンサについて欠陥の発生数を求めたも
ので、前記第１図に示したイメージセンサをステンレス
およびタンタルをマスクとして用いて、基板上に多数（
１０５６）個配設したものを各々３サンプルずつ作製し
、該サンプルについて一つ一つ欠陥の発生有無をチェッ
クし、欠陥の発生個数を調べた。その結果を第２表に示
す。
第 ２ 表
（７）
第２表から明らかなように、タンタルをマスク材料とし
てイメージセンサを作製した場合は該イメージセンサの
欠陥発生数はステンレスをマスク材料とした場合に比べ
て、非常に少ないことがわかる。
てイメージセンサを作製した場合は該イメージセンサの
欠陥発生数はステンレスをマスク材料とした場合に比べ
て、非常に少ないことがわかる。
なお、本実施例では、スパッタリング法による薄膜の作
製方法について説明したが、これに限らず他の方法、例
えばプラズマＯＶＤ法によっても本実施例と同様の効果
がある。
製方法について説明したが、これに限らず他の方法、例
えばプラズマＯＶＤ法によっても本実施例と同様の効果
がある。
また、作製する薄膜はアモルファスシリコンに限らず他
の薄膜を作製してもよい。
の薄膜を作製してもよい。
以上説明したように本発明によれば、スパッタリング法
あるいはプラズマＯＶＤ法等圧よって所望形状の薄膜な
作製する場合、スパッタレートの小さい材料をマスク材
料として使用するので、不純物の混入の少ない薄膜を作
製することができる。
あるいはプラズマＯＶＤ法等圧よって所望形状の薄膜な
作製する場合、スパッタレートの小さい材料をマスク材
料として使用するので、不純物の混入の少ない薄膜を作
製することができる。
第１図はイメージセンサの断面図、第２図はステンレス
をマスクとして用いたアモルファス（８） シリコン膜の作製装置、第３図は第２図の基板６にマス
ク８を装着した状態を示す平面図、第４図は本発明に係
る薄膜の作製方法を適用した薄膜の作製装置を示す。 １．６・・・基板、２・・・アモルファスシリコン膜、
３．４・・・電極、５・・・真空室、７・・・ターゲッ
ト、８゜９・・・マスク。 第１図 第２図 第３図 第４図
をマスクとして用いたアモルファス（８） シリコン膜の作製装置、第３図は第２図の基板６にマス
ク８を装着した状態を示す平面図、第４図は本発明に係
る薄膜の作製方法を適用した薄膜の作製装置を示す。 １．６・・・基板、２・・・アモルファスシリコン膜、
３．４・・・電極、５・・・真空室、７・・・ターゲッ
ト、８゜９・・・マスク。 第１図 第２図 第３図 第４図
Claims (1)
- 【特許請求の範囲】 （１３基板上にマスクを装着し、スパッタ原子を前記基
板上に付着させた後、前記マスク材を除去し、前記基板
上に所望形状の薄膜を形成する薄膜の作製方法において
、前記マスクの材料としてステンレスよりもスパッタレ
ートの小さい材料を使用し、薄膜中への不純物の混入を
防止するようにしたことを特徴とする薄膜の作製方法。 （２）前記マスクの材料は、タングステンである％杵請
求の範囲第（１）項記載の薄膜の作製方法。 （３）前記マスクの材料は、タンクルである特許請求の
範囲第（１）項記載の薄膜の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58015829A JPS59141219A (ja) | 1983-02-02 | 1983-02-02 | 薄膜の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58015829A JPS59141219A (ja) | 1983-02-02 | 1983-02-02 | 薄膜の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59141219A true JPS59141219A (ja) | 1984-08-13 |
| JPH0151050B2 JPH0151050B2 (ja) | 1989-11-01 |
Family
ID=11899734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58015829A Granted JPS59141219A (ja) | 1983-02-02 | 1983-02-02 | 薄膜の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59141219A (ja) |
-
1983
- 1983-02-02 JP JP58015829A patent/JPS59141219A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0151050B2 (ja) | 1989-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Maissel et al. | Thin films deposited by bias sputtering | |
| EP0595624B1 (en) | Film forming apparatus for filling fine pores of a substrate | |
| US3945902A (en) | Metallized device and method of fabrication | |
| US3617463A (en) | Apparatus and method for sputter etching | |
| JPS59141219A (ja) | 薄膜の作製方法 | |
| JPS6238818B2 (ja) | ||
| JP2011256457A (ja) | スパッタリング方法、スパッタターゲット、スパッタリング装置およびターゲット作製方法 | |
| KR101293129B1 (ko) | 스퍼터링장치 | |
| CN106252076B (zh) | 高端微型薄膜电容器及制备方法 | |
| JP3366391B2 (ja) | スパッタ装置及びスパッタ成膜方法 | |
| JPS60228675A (ja) | タングステンのデポジシヨン方法 | |
| JPS59141218A (ja) | 薄膜の作製方法 | |
| JPS6277477A (ja) | 薄膜形成装置 | |
| JP4474015B2 (ja) | 絶縁物作製用スパッタリング装置 | |
| JP3131252B2 (ja) | 真空装置 | |
| JPS63203760A (ja) | ガラス基板面への無機質膜の形成方法及びその装置 | |
| JP2000297360A (ja) | 成膜装置 | |
| JPS60190560A (ja) | モリブデンのデポジシヨン方法 | |
| JPS61220415A (ja) | 薄膜製造方法 | |
| JPS61253363A (ja) | 薄膜の形成方法 | |
| JPS6177329A (ja) | 薄膜形成装置 | |
| JPH05295522A (ja) | 薄膜形成方法 | |
| JPS6050927A (ja) | 薄膜形成方法 | |
| JPH0247848B2 (ja) | ||
| JPH0660390B2 (ja) | プレーナマグネトロン方式の微小孔を有する成膜対象基板への成膜方法およびその装置 |