JPS5914059A - Method for informing fault - Google Patents
Method for informing faultInfo
- Publication number
- JPS5914059A JPS5914059A JP57121163A JP12116382A JPS5914059A JP S5914059 A JPS5914059 A JP S5914059A JP 57121163 A JP57121163 A JP 57121163A JP 12116382 A JP12116382 A JP 12116382A JP S5914059 A JPS5914059 A JP S5914059A
- Authority
- JP
- Japan
- Prior art keywords
- information
- control device
- answer
- fault
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は、プログラマブル入出力Ｃｌ０）命令によ・っ
て制御される装置からの障害情報の通知方法・に関する
ものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for reporting failure information from a device controlled by a programmable input/output C10) instruction.
従来、プログラマブル入出力令によって制御さ・れる装
置からの障害がある場合の障害情報の通２０知方法は、
簡単なものでは、命令実行の良否な。Conventionally, methods for notifying fault information when there is a fault from a device controlled by programmable input/output commands are as follows:
A simple matter is the quality of command execution.
示す信号だけで障害の有無を通知するものがら；複雑な
ものでは、状態情報を数ビット有し、こ゛れを返送デー
タあるいは一般に制御装置が有す。Some systems notify the presence or absence of a fault with just a signal; some more complex systems contain several bits of status information, which is sent back data or is generally held by a control device.
るコンディジ冒ンコードとして制御装置に通知５する方
法がある。There is a method of notifying the control device as a violation code.
一方、近年の周辺装置の高知能化によシプロ・グラムＩ
Ｏ命令によって制御される装置の命令実・行状態の多様
化、さらにはシステムの信頼度向・上要求の高まシから
、インタフェース上の障害１０情報を詳細に通知し、早
急に障害部分の区分け・を行いシステムの正常性を保つ
必要があシ、プ・ログラマブル１０命令によって制御さ
れる装置か・らの障害情報の状態数は増加する傾向にあ
る。、しかるに制御装置においては、他の命令に対１う
スルコンディジ四ンコードの増加はなく前記要。On the other hand, due to the high intelligence of peripheral devices in recent years, Cipro Program I
Due to the diversification of command execution and execution states of devices controlled by O commands, and the increasing demand for improved system reliability, we provide detailed notification of 10 failures on the interface and promptly correct the failure part. It is necessary to maintain the normality of the system by performing classification, and the number of states of fault information from devices controlled by programmable 10 instructions tends to increase. However, in the control device, there is no increase in the number of consecutive digital codes for other commands.
求によシ、ソフトウェアインタフェースを変更。As requested, the software interface has been changed.
することは、既存ソフトウェアの継承に問題を。This causes problems with inheritance of existing software.
起こし、また返送データ内に状態情報を含める。and include status information in the returned data.
ことは通常処理におけるプログラムステップの２゜増加
となり、正常時の処理能力低下をもたらす。This results in a 2° increase in program steps in normal processing, resulting in a reduction in processing performance during normal processing.
という問題があった。There was a problem.
本発明の目的は、上記従来技術の問題を解決゛し、詳細
な障害情報を制御装置に通知する方法。The object of the present invention is to solve the problems of the prior art described above and provide a method for notifying a control device of detailed failure information.
を提供することにある。 ５本発明
では、ソフトウェアインタフェースと。Our goal is to provide the following. 5 In the present invention, a software interface.
しては比較的柔軟性のある割込情報を用い、複。It uses relatively flexible interrupt information.
数の障害情報をいくつかの割込原因に分類し制。Classifies and systemizes a large number of failure information into several interrupt causes.
御装置に通知するとともに、障害の詳細情報は・レジス
タに蓄積し、障害処理プログラムによＪ） ＩＱ必要に
応じて読出せる方法とした。 ・以下、図面を
用いて本発明による具体的実施・例を詳細に説明する。In addition to notifying the control device, detailed information on the failure is stored in a register and can be read out as needed by the failure handling program. - Hereinafter, specific implementations and examples according to the present invention will be explained in detail using the drawings.
図は本発明の一実施例を示すブロック図であ・る。図に
おいて、ノωＰはインタフェースアダプ１５りを示し、
制御装置Ｃ＃７′および制御装＠ＣＮＴに。The figure is a block diagram showing one embodiment of the present invention. In the figure, ωP indicates an interface adapter 15,
To control device C#7' and control device @CNT.
より制御される処理装置ＰＲＣについては公知で。Processing devices PRC that are controlled by the PRC are known in the art.
あシ図を省略しである。The foot diagram is omitted.
本実施例では、プログラマブルＩＯ命令のアン。In this embodiment, a programmable IO instruction is used.
す情報（図のＤＡＴ ）に付随する状態情報（図の、。Status information (DAT in the figure) that accompanies the information (DAT in the figure).
ＡＣＯＤ ）は３ビツトで８状態ある。状態情報ＡＣＯ
Ｄ ’は以下の分類によシ割込信号ＩＳＡ 、 ＩＳＢ
、 ＩＳＣに変。ACOD) has 3 bits and 8 states. Status information ACO
D' is classified into the following interrupt signals ISA, ISB
, changed to ISC.
換され、また処理装置ｐＲＣの無応答もＩＳＣに分゛類
するものとする。The non-response of the processing device pRC is also classified as ISC.
Ｃ０Ｄ
０００・・・ＩＳＣ通知
ｏｏ＋・・・正常
１１１・・・ＩＳＣ通知
図は制御装置ＣＮＴの外部に処理装置ＰＲＣとの・イン
タフェース用に設けたインタフェースアダ１）ブタＡＤ
ｐを中心に示しておシ、本発明と関係の。C0D 000...ISC notification oo+...Normal 111...ISC notification diagram shows the interface adapter 1) Pig AD provided outside the control device CNT for the interface with the processing device PRC.
p is mainly shown, and is related to the present invention.
ない部分、例えば制御情報の送出等については。Regarding parts that are not available, such as sending control information, etc.
省略している。以下図に示す回路の動作を説明。It is omitted. The operation of the circuit shown in the figure is explained below.
する。do.
ＡＤｐ内において、１はアンサデータレジスタ誓・ ３
・
２はアンサコードレジスタで６ビツト構成であ。In ADp, 1 is the answer data register and 3
- 2 is the answer code register, which consists of 6 bits.
シ、処理装置ｐＲＣからのアンサ同期信号（ＡＳＹＮ）
゛によシ、それぞれアンサ情報ＤＡＴ、状態情報ＡＣ
ＯＤ’をラッチする。６はデコーダで、アンサコード。Answer synchronization signal (ASYN) from processing unit pRC
Answer information DAT, status information AC
Latch OD'. 6 is a decoder and is an answer code.
レジスタ２の出力信号をデコードする。４けタイミング
回路、５はバッファゲート、６，７．８は。Decode the output signal of register 2. 4 digit timing circuit, 5 is buffer gate, 6, 7.8.
オアゲートで出力がそれぞれ制御装置ＣＭの割。At the OR gate, the output is the same as that of the control device CM.
込信号となっている。It is a traffic signal.
さて、（１）制御装置ＣＮＴよシ送出された制御情。Now, (1) control information sent from the control device CNT.
報に対し処理装置ＰＲＣからデータとＡＣＯＤ−００１
がＩＱ返送された場合、アンサデータは一時アンサデ゛
−タレジスタ１に蓄えられ、ついでアンサコードレジス
タ２に’ ００１’がラッチされ、デコーダ。In response to the information, data and ACOD-001 are sent from the processing device PRC.
When the IQ is returned, the answer data is temporarily stored in the answer data register 1, and then '001' is latched in the answer code register 2, and then sent to the decoder.
３によシバラフアゲート５がイネーブルされる。3 enables the Shibara gate 5.
ため制御装置ＣＲＴに送られる。この情報のラッ）５チ
タイミングは、タイミング回路４によシ作成・されるＡ
ＳＹＮ によ多制御装置ｔＸに与えられる。Therefore, it is sent to the control device CRT. The latch timing of this information is created and generated by the timing circuit 4.
SYN is applied to the controller tX.
（正常時）
（２） ＡＣＯＤ−０１０、０１１のとき、７Ｊｔ度は
バッファゲート５はイネーブルされず々・−ａゝ
・ ４ ・
オアゲート６を通じ割込信号ＩＳＡが制御装置ＣＮＴに
通知される。(Normal) (2) When ACOD-010, 011, the buffer gate 5 is not enabled for 7Jt degrees.
（３１ＡＣＯＤ−１００〜１１０のときバッファゲート
５はイネーブルされず、オアゲート７のみに信号が入力
し、ＩＳＢ信号が制御装置ＣＮＴに通知される。(When ACOD-31 is 100 to 110, the buffer gate 5 is not enabled, a signal is input only to the OR gate 7, and the ISB signal is notified to the control device CNT.
（４） ＡＣＯＤ−０００、１＋ １１のとき（２）
、 （５）と同様オアゲート８のみに信号が入力。(4) When ACOD-000, 1+11 (2)
, Similar to (5), the signal is input only to OR gate 8.
し、ＩＳＣ信号が制御装置ａ■１に通知される。。Then, the ISC signal is notified to the control device a1. .
（５）処理装置無応答 １０
タイばング回路４は制御情報送出時にＥＮＮ入力釦よシ
イネーブルされ、 ＡＳＹＮ信号の到達を監。(5) Processing device no response 10
The tying circuit 4 is enabled by the ENN input button when control information is sent, and monitors the arrival of the ASYN signal.
視している。監視時間がオーバフローすると。I'm watching. When the monitoring time overflows.
オアゲート８を通じＩＳＣ信号を出力する。 。The ISC signal is output through the OR gate 8. .
障害詳細情報はアンサコードレジスタ２に蓄１５積され
ておシ、これを読取る回路の実現方法に゛ついては、通
常のレジスタ読取ｐでよく、説明。Detailed failure information is stored in the answer code register 2, and the method for implementing a circuit to read it will be explained by ordinary register reading.
は省略する。is omitted.
以上説明したように、本発明によれば、本来゛新規とな
る障害処理プログ２ムを除き、大部分２０の既存ソフト
ウェアが継承できるだけでなく、゛正常時のダイナミッ
クステップを増加させるこ゛となく、割込機能を用い障
害発生時のＩＪ ）ライ゛。As explained above, according to the present invention, not only can most of the 20 existing software be inherited, except for the fault handling program that is essentially new, but it can also be done without increasing the number of dynamic steps during normal operation. IJ) when a failure occurs using the embedding function.
装置切替を行なうことができる。Device switching can be performed.
さらに、割込情報とソフトウェア上の対処方５法を統一
的に設定することによシ、障害情報の。In addition, by uniformly setting interrupt information and five software-based countermeasures, fault information can be improved.
分析機能をハード化することが可能となシ、ソ。It is possible to harden the analysis function.
フトウエア構成の簡明さに貢献することができ゛る。This can contribute to the simplicity of the software configuration.
図は本発明の１実施例を示すブロック図でお・る。
ＡＤｐ ：インタフェースアダプタ、
ＣＲＴ ：制御装置、 ＰＲＣ：処理装置、 ・１
：アンサデータレジスタ、 １５２：アン
サコードレジスタ、
３：デコーダ、 ４：タイミング回路、。
５：バッファブート、６〜８ニオアゲート。 。
・ ７ ・
第１頁の続き
号
■出 願 人 日本電気株式会社
東京都港区芝五丁目３３番１号
０出 願 人 富士通株式会社
川崎市中原区上小田中１０１５番地The figure is a block diagram showing one embodiment of the present invention. ADp: Interface adapter, CRT: Control device, PRC: Processing device, ・1
: Answer data register, 152: Answer code register, 3: Decoder, 4: Timing circuit. 5: Buffer boot, 6-8 Nior gate. .・ 7 ・ Continuing from page 1 ■ Applicant NEC Corporation 5-33-1 Shiba, Minato-ku, Tokyo Applicant Fujitsu Ltd. 1015 Kamiodanaka, Nakahara-ku, Kawasaki City
Claims (1)
る１または複数の被制御装置を有し、５前記被制御装置
から前記命令に対する応答情報。 の一部に前記被制御装置に共通に定義された状。 態情報を有するシステムにおいて、該状態情報。 に含まれる障害情報を識別し、障害が識別され゛た場合
は前記制御装置に対し、識別された障害１０情報に対応
する割込信号に変換し通知するとと゛もに、該状態情報
の詳細情報を一時蓄積し、前。 記制御装置よ如読取シ可能にしたことを特徴と。 する障害通知方式。Claims: The control device has one or more controlled devices that are controlled by programmable input/output instructions of a control device, and 5. Response information from the controlled devices to the instructions. A state that is commonly defined for the controlled device as a part of the controllable device. In a system having status information, the status information. If a fault is identified, it converts it into an interrupt signal corresponding to the identified fault 10 information and notifies the control device, and also sends detailed information of the status information. Temporarily accumulated and before. It is characterized by being able to be read by the control device. failure notification method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57121163A JPS5914059A (en) | 1982-07-14 | 1982-07-14 | Method for informing fault |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57121163A JPS5914059A (en) | 1982-07-14 | 1982-07-14 | Method for informing fault |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5914059A true JPS5914059A (en) | 1984-01-24 |
| JPH0313613B2 JPH0313613B2 (en) | 1991-02-22 |
Family
ID=14804396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57121163A Granted JPS5914059A (en) | 1982-07-14 | 1982-07-14 | Method for informing fault |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5914059A (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53142143A (en) * | 1977-05-18 | 1978-12-11 | Hitachi Ltd | Fault notifying system for input/output device |
| JPS5542445A (en) * | 1978-09-22 | 1980-03-25 | Hitachi Ltd | Fault process system |
-
1982
- 1982-07-14 JP JP57121163A patent/JPS5914059A/en active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53142143A (en) * | 1977-05-18 | 1978-12-11 | Hitachi Ltd | Fault notifying system for input/output device |
| JPS5542445A (en) * | 1978-09-22 | 1980-03-25 | Hitachi Ltd | Fault process system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0313613B2 (en) | 1991-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04649A (en) | Fault information transfer system for remote channel device | |
| JPH0816891B2 (en) | Channel system | |
| JPS5914059A (en) | Method for informing fault | |
| US6092143A (en) | Mechanism for synchronizing service of interrupts by a plurality of data processors | |
| US5584028A (en) | Method and device for processing multiple, asynchronous interrupt signals | |
| US7006586B2 (en) | Cyclic buffer for infrared | |
| US6795879B2 (en) | Apparatus and method for wait state analysis in a digital signal processing system | |
| JPS6095665A (en) | Data storage processing device | |
| JPH09167117A (en) | Microcomputer and real time system using the microcomputer | |
| JPS599927B2 (en) | Data transfer control method | |
| JPH0713883A (en) | Bus adapter device | |
| JPS5862900A (en) | Processing system for single bit error of memory | |
| SU993237A1 (en) | Device for interfacing on-line memory with peripheral devices | |
| JPS5832422B2 (en) | Micro Shindan Houshiki | |
| JPH02297235A (en) | Memory data protecting circuit | |
| JPS6152752A (en) | Fault display circuit | |
| CN117692273A (en) | CAN frame sending method, device and system | |
| JPH0589022A (en) | Information processor | |
| JPH05250300A (en) | Information processor | |
| JPS59221723A (en) | Reporting system of completion of initialization for input and output controller | |
| JPS63188237A (en) | Interruption report system | |
| JPH04340631A (en) | Distributed processing system | |
| JPS59132054A (en) | Reporting system of contents of trouble | |
| JPS6045866A (en) | Interruption control system | |
| JPH0553935A (en) | Information processor |