JPS59135972A - Automatic background control circuit - Google Patents

Automatic background control circuit

Info

Publication number
JPS59135972A
JPS59135972A JP1092883A JP1092883A JPS59135972A JP S59135972 A JPS59135972 A JP S59135972A JP 1092883 A JP1092883 A JP 1092883A JP 1092883 A JP1092883 A JP 1092883A JP S59135972 A JPS59135972 A JP S59135972A
Authority
JP
Japan
Prior art keywords
scanning speed
output
differential amplifier
capacitors
changes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1092883A
Other languages
Japanese (ja)
Inventor
Yasushi Hozumi
穂積 安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic System Solutions Japan Co Ltd
Original Assignee
Matsushita Graphic Communication Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Graphic Communication Systems Inc filed Critical Matsushita Graphic Communication Systems Inc
Priority to JP1092883A priority Critical patent/JPS59135972A/en
Publication of JPS59135972A publication Critical patent/JPS59135972A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/40Picture signal circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Image Input (AREA)
  • Facsimile Image Signal Circuits (AREA)

Abstract

PURPOSE:To obtain a received picture with fidelity to an original by switching a time constant in response to the scanning speed in a facsimile device. CONSTITUTION:When the scanning speed is low, switches 18, 27 are switched to capacitors 14, 23 for low scanning speed having large capacitance so as to increase the time constant of a peak hold circuit. On the other hand, when the scanning speed is high, the switches 18, 27 are switched to capacitors 15, 24 for high scanning speed with small capacitance so as to decrease the time constant of the peak hold circuit. Thus, the facsimile is operated suitably at all times and a signal with fidelity to the original is obtained.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ファクシミリ装置等において照明光源の光量
の変化や、原稿の地の濃度の変化による影響を除去する
自動背景制御回路に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to an automatic background control circuit for eliminating the effects of changes in the amount of light from an illumination light source or changes in the density of the background of a document in a facsimile machine or the like.

従来例の構成とその問題点 一般に、ファクシミリ装置においては、原稿を照明する
螢光灯等の照明光源の、立ち上がり特性や経年変化に基
づく光量の変化および原稿の地の濃度の変化等による影
響を除去するため、原稿を読み取って得た画信号のレベ
ルを、自動背景制御回路により、IJ’J記光量の変化
および原稿の地の濃度の変化に応じて補正している。
Conventional configurations and their problems In general, facsimile machines are sensitive to the effects of changes in the amount of light due to the rise characteristics and aging of an illumination light source such as a fluorescent lamp that illuminates the document, and changes in the density of the background of the document. In order to eliminate this, the level of the image signal obtained by reading the original is corrected by an automatic background control circuit according to the change in the amount of IJ'J light recording and the change in the density of the background of the original.

しかし、従来のこの種の自動背景制御回路では、前記画
信号のレベル変動に対する同回路の応答時間を規定する
時定数回路の時定数が1種類に固定されていたので、走
査速度が切り替わったときに、全ての走査速度に適切に
対応することができなかった。
However, in conventional automatic background control circuits of this type, the time constant of the time constant circuit that defines the response time of the circuit to the level fluctuation of the image signal is fixed to one type, so when the scanning speed is switched However, it was not possible to adequately accommodate all scanning speeds.

すなわち、速い走査速度に前記時定数を適合させると、
遅い走査速度に切り替わったときに、非常に短い走査区
間の間に出力レベルか大きく変動してしまい、受信画に
濃度むらを生じさせる一方、遅い走査速度の方に前記時
定数を適合させると、早い走査速度に切り替わったとき
に、原稿の地の法度の急激な変化等に追従できないとい
う欠点があった。
That is, by adapting the time constant to a fast scanning speed,
When switching to a slow scanning speed, the output level fluctuates greatly during a very short scanning period, causing density unevenness in the received image. On the other hand, if the time constant is adapted to the slow scanning speed, There is a drawback that when switching to a high scanning speed, it is not possible to follow sudden changes in the roughness of the document surface.

発明の目的 本発明は、前記従来の欠点を解消するべくなされたもの
で、走査速度が切り替わっても、常に適正に動作させる
ことができる自動背景制御回路を提供することを目的と
する。
OBJECTS OF THE INVENTION The present invention was made in order to eliminate the above-mentioned drawbacks of the conventional art, and it is an object of the present invention to provide an automatic background control circuit that can always operate properly even when the scanning speed is changed.

発明の構成 本発明による自動背景制御回路は、前記時定数を走査速
度に応じて複数種類の値に切り替え可能としたものであ
る。
Structure of the Invention The automatic background control circuit according to the present invention is capable of switching the time constant to a plurality of values depending on the scanning speed.

実施例の説明 以下、本発明を図面に示す実施例に基づいてさらに詳廁
に説明する。
DESCRIPTION OF EMBODIMENTS The present invention will be explained in more detail below based on embodiments shown in the drawings.

第1図は本実力■例による自動背景制御回路を示す、j
lはイメージセンサ等の読み取り素子に原稿を読み厳ら
せることによって得られたアナログ画信号S1を入力す
る入力端子、2は入力端子1からアナログ画信号S1を
入力する画信号増幅器、3.4.5は差動増幅器である
Figure 1 shows an automatic background control circuit according to this example.
1 is an input terminal for inputting an analog image signal S1 obtained by forcing a reading element such as an image sensor to read a document; 2 is an image signal amplifier for inputting the analog image signal S1 from the input terminal 1; 3.4 .5 is a differential amplifier.

前記画信号増幅器2の出力端子は、直列に接続した抵抗
器6.7を介して差動増幅器3の反転入力端子に接続さ
れている。また、この差動増幅器3の反転入力端子と出
力端子との間には抵抗器8が挿入されている。さらに、
同差動増幅器3の出力端子は、出力端子9.差動増幅器
4の反転入力端子および差動増幅器5の非反転入力端子
に接続されている。
The output terminal of the picture signal amplifier 2 is connected to the inverting input terminal of the differential amplifier 3 via a resistor 6.7 connected in series. Further, a resistor 8 is inserted between the inverting input terminal and the output terminal of the differential amplifier 3. moreover,
The output terminal of the differential amplifier 3 is the output terminal 9. It is connected to an inverting input terminal of differential amplifier 4 and a non-inverting input terminal of differential amplifier 5.

前記差動増幅器4の非反転入力端子は、プラス電源と接
地ラインとの間に挿入された抵抗器10゜11の接続点
に接続されている。そして、この差 −動増幅器4の出
力端子は、抵抗器12およびダイオード13を介して、
低走査速度用コンデンサ14、このコンデンサ14より
小容量の高走査速度用コンデンサ15および底抗16の
一端、並びにPチャンネル′電界効果トランジスタ等の
制御素子17の゛制@1屯極に接続されている。
The non-inverting input terminal of the differential amplifier 4 is connected to a connection point between resistors 10 and 11 inserted between the positive power supply and the ground line. The output terminal of this differential amplifier 4 is connected via a resistor 12 and a diode 13 to
It is connected to a low scanning speed capacitor 14, a high scanning speed capacitor 15 having a smaller capacity than this capacitor 14, one end of the bottom resistor 16, and a control terminal of a control element 17 such as a P-channel field effect transistor. There is.

前記コンデンサ14.15の他端は、スイッチ18によ
り、選択的に接地されるようになっている。丑だ、前記
抵抗器16の他端は、制御素子17の一方の主電極とと
もに、プラス電源に接続されている。ここにおいて、前
記抵抗器12,16、ダイオード13、およびコンデン
サ14.15のうちのスイッチ18に選択されたものは
、ピークホールド回路を構成する。
The other ends of the capacitors 14 and 15 are selectively grounded by a switch 18. The other end of the resistor 16, together with one main electrode of the control element 17, is connected to a positive power source. Here, the resistors 12, 16, the diode 13, and the capacitor 14, 15 selected by the switch 18 constitute a peak hold circuit.

前記制御素子17の他方の主電極は、−抵抗器19を介
して差動増幅器3の非反転入力端子に接続されており、
さらに同端子は抵抗器20を介して接地されている。
The other main electrode of the control element 17 is connected to the non-inverting input terminal of the differential amplifier 3 via a -resistor 19,
Furthermore, this terminal is grounded via a resistor 20.

前記差動増幅器5は、その反転入力端子を接地されると
ともに1その出力端子を抵抗器21およびダイオード2
2を介して、低走査速度用コンデンサ23、このコンデ
ンサ23より小容量の高走頁速度用コンデンサ24およ
び抵抗器25の一端、並びにPチャンネル電界効果トラ
ンジスタ等の制御素子26の制御電極に接続されている
。゛前記コンデンサ23.24の他端は、スイッチ18
に連動するスイッチ27により、選択的に接地されるよ
うになっている。また、前記抵抗器25の他端は、マイ
ナス電源に接続されている。ここにおいて、前記抵抗器
21,25、ダイオード22、およびコンデンサ23.
24のうちのスイッチ27に選択されたものは、ピーク
ホールド回路を構成する。
The differential amplifier 5 has its inverting input terminal grounded, and its output terminal connected to a resistor 21 and a diode 2.
2 to a low scanning speed capacitor 23, a high scanning speed capacitor 24 having a smaller capacity than this capacitor 23, one end of a resistor 25, and a control electrode of a control element 26 such as a P-channel field effect transistor. ing.゛The other end of the capacitor 23, 24 is connected to the switch 18.
The grounding is selectively performed by a switch 27 interlocked with the grounding. Further, the other end of the resistor 25 is connected to a negative power source. Here, the resistors 21, 25, the diode 22, and the capacitor 23.
The one selected as the switch 27 among the 24 constitutes a peak hold circuit.

前記制御素子26の制御電極は抵抗器28を介して接地
されており、また同素子26の一方の主電極は直接接地
されており、さらに同素子26の他方の主電極は前記抵
抗器6と7との接続点に接続されている。
The control electrode of the control element 26 is grounded via a resistor 28, one main electrode of the element 26 is directly grounded, and the other main electrode of the element 26 is connected to the resistor 6. It is connected to the connection point with 7.

次に、本実施例の動作を説明する。Next, the operation of this embodiment will be explained.

この自動背景tljlJ御回路では、画信号増幅器2の
出力S2の白レベルが第2図(a)のような基準レベル
にあるときには、差動増幅器3の出力S3のピーク値(
白レベル)も第3図(a)のような基準レベルとなるよ
うに設定されている。
In this automatic background tljlJ control circuit, when the white level of the output S2 of the image signal amplifier 2 is at the reference level as shown in FIG. 2(a), the peak value of the output S3 of the differential amplifier 3 (
The white level) is also set to the reference level as shown in FIG. 3(a).

また、いまスイッチ18 、27が低走査速度用コンデ
ンサ14.23側に切り替えられているとすると、これ
らのコンデンサ14 、23をその構成要素とする前記
ピークホールド回路の働きにより、同コンデンサ14.
23には、差動増幅器3の出力S3のピーク値に対応す
るレベルの電圧が保持される。
Furthermore, if the switches 18 and 27 are now switched to the low scanning speed capacitors 14 and 23, the peak hold circuit whose components include these capacitors 14 and 23 causes the capacitors 14 and 27 to be switched to the low scanning speed capacitors 14 and 23, respectively.
23 holds a voltage at a level corresponding to the peak value of the output S3 of the differential amplifier 3.

そして、照明光源の光量の上昇や、原稿の地の濃度の低
下により、差動増幅器3の出力S20白レベルが第2図
(b)のように前記第2図(a)の基準レベルよりマイ
ナス側になったとすると、差動増幅器3の出力S3のピ
ーク値は第3図(b、)のように基準レベルよりもプラ
ス側に変化しようとするので、差動増幅器4の反転入力
端子の入力が抵抗10.11により定められた同増幅器
4の非反転入力端子の基準電圧よりもプラス側へ変化す
る。
Then, due to an increase in the light intensity of the illumination light source and a decrease in the density of the background of the original, the output S20 white level of the differential amplifier 3 becomes negative from the reference level in FIG. 2(a) as shown in FIG. 2(b). If the peak value of the output S3 of the differential amplifier 3 is on the positive side than the reference level as shown in FIG. 3(b), the input of the inverting input terminal of the differential amplifier 4 changes to the positive side with respect to the reference voltage of the non-inverting input terminal of the amplifier 4 determined by the resistor 10.11.

すると、差動増幅器4の出力はマイナス側へ変化し、抵
抗器12を通してダイオード13を導通させ、コンデン
サ14に蓄えられている電荷を放電させ、制御素子17
の制御電極の電圧を低下させ、同制御素子14のインピ
ーダンスを増大させる。これにより、差動増幅器3の非
反転入力端子の電圧は低下し、前記のように一旦プラス
側へ変化した同差動増幅器3の出力S3のピーク値が、
マイナス側へ変化し、前記第3図(a)の基6gレベル
へ引き戻される。
Then, the output of the differential amplifier 4 changes to the negative side, making the diode 13 conductive through the resistor 12, discharging the charge stored in the capacitor 14, and causing the control element 17 to become conductive.
The voltage of the control electrode 14 is lowered, and the impedance of the control element 14 is increased. As a result, the voltage at the non-inverting input terminal of the differential amplifier 3 decreases, and the peak value of the output S3 of the differential amplifier 3, which once changed to the positive side as described above, becomes
It changes to the negative side and is pulled back to the base 6g level shown in FIG. 3(a).

また、上述の如く、第3図(b)のように差動よりもプ
ラス側へ変化すると、差動増幅器5の出力もプラス側へ
変化し、抵抗21を通してダイオード22を導通させ、
コンデンサ23に蓄えられている電荷を放電させる。し
たがって、制御素子26の開側l電極の電圧が低下し、
制御素子26のインピーダンスが大きくなり、差動増幅
器3の非反転入力端子の入力がマイナス側へ変化するた
め、これによっても、前記のように一旦プラス側へ変化
した同差動増幅器3の出力S3のピーク値か、マイナス
側へ変化し、前記第3図(a)の基準レベルに引き戻さ
れ、安定状態となる。
Further, as described above, when the differential changes to the positive side as shown in FIG. 3(b), the output of the differential amplifier 5 also changes to the positive side, causing the diode 22 to conduct through the resistor 21,
The electric charge stored in the capacitor 23 is discharged. Therefore, the voltage at the open side l electrode of the control element 26 decreases,
Since the impedance of the control element 26 increases and the input of the non-inverting input terminal of the differential amplifier 3 changes to the negative side, this also causes the output S3 of the differential amplifier 3 to change to the positive side as described above. The peak value changes to the negative side, and is returned to the reference level shown in FIG. 3(a), resulting in a stable state.

一方、光源の光計の低下や、原稿の地の濃度の上昇によ
り、画信号増幅器2の信号S2の白レベルが第2図(C
)のようにプラス側へ変化した場合には、差動増幅器3
の出力S3のピーク値は第3図(C)のように前記第3
図(a)の基準レベルよりもマイナス側へ変化する。
On the other hand, due to a decrease in the light meter of the light source and an increase in the density of the background of the original, the white level of the signal S2 of the image signal amplifier 2 is lowered as shown in Fig. 2 (C
), if it changes to the positive side, the differential amplifier 3
The peak value of the output S3 is as shown in FIG. 3(C).
It changes to the negative side from the reference level shown in Figure (a).

すると、差動増幅器4の反転入力端子の入力がマイナス
側へ変化するので、同差動増幅器4の出力はプラス側へ
変化し、ダイオード13はカットオフとなり、コンデン
サ14は抵抗16を介してプラス電源から充電される。
Then, the input of the inverting input terminal of the differential amplifier 4 changes to the negative side, so the output of the differential amplifier 4 changes to the positive side, the diode 13 becomes cut-off, and the capacitor 14 changes to the positive side through the resistor 16. Charged from the power source.

これにより、制呻索子17の’tMU御電極の電圧がプ
ラス側へ変化し、同制御素子17のインピーダンスが低
下するので、差動増幅器3の非反転入力端子の電圧がグ
ラス側へ変化する。これにより、前記のように一旦マイ
ナス側へ変化した同差動増幅器3の出力S3のピーク値
がプラス側へ変化し、前記第3図(、)の基準レベルへ
引き戻される。
As a result, the voltage at the 'tMU control electrode of the control cable 17 changes to the positive side, and the impedance of the control element 17 decreases, so the voltage at the non-inverting input terminal of the differential amplifier 3 changes to the glass side. . As a result, the peak value of the output S3 of the differential amplifier 3, which once changed to the negative side as described above, changes to the positive side and is pulled back to the reference level shown in FIG. 3(,).

1だ、上述の如く、第3図(C)のように差動増幅器3
の出力S3のピーク値が前記第3図(a)の基準レベル
よりマイナス側へ変化すると、差動増幅器5の出力もマ
イナス側へ変化するので、ダイオード22はカットオフ
となり、コンデンサ23は抵抗25を介してマイナス電
源からマイナスに充電される。
1, as mentioned above, the differential amplifier 3 as shown in Figure 3(C)
When the peak value of the output S3 changes to the negative side from the reference level shown in FIG. It is charged to negative from the negative power supply via.

このため、制御素子26の制御電極の電圧がマイナス側
へ変化し、同制御素子26のインピーダンスが低下する
ので、前記画信号増幅器2の出力S2の白レベルのプラ
スath−の変化により−Hプラス側へ変化した差動増
幅器3の反転入力端子の電圧が、IJff記第2図(a
)の基準レベルに引き戻されるため、これによっても、
同差動増幅器3の出力S3のピーク値がプラス側へ変化
し、前記第3図(a)の基準レベルに引き戻され、安定
状態となる。
For this reason, the voltage of the control electrode of the control element 26 changes to the negative side, and the impedance of the control element 26 decreases, so that -H plus The voltage at the inverting input terminal of the differential amplifier 3 that has changed to the side is shown in Figure 2 (a) of IJff.
), this also causes
The peak value of the output S3 of the differential amplifier 3 changes to the positive side and is pulled back to the reference level shown in FIG. 3(a), resulting in a stable state.

また、スイッチ1.8.27が高走差速度用コンデンサ
15 、24i141へそれぞれ切り替えられている際
(C11肪記のよう【差動y曽1順器3の出力S3のピ
ーク値が変動した場合には、低走査速度用コンデンサ1
4.23の必わりに高走査速度用コンデンサ15.24
か充放電することにより、前記同様の動作が行われる。
In addition, when the switches 1, 8, and 27 are switched to the high running differential speed capacitors 15 and 24i141, respectively (as shown in C11 [when the peak value of the output S3 of the differential y-so-1 converter 3 fluctuates) For low scanning speed capacitor 1
4.23 necessarily high scanning speed capacitor 15.24
The same operation as described above is performed by charging and discharging the battery.

ここ(Cおいて、画信号S1の白レベルの変動に対する
この自動背景側脚回路の応答時間は、スイッチ18,2
了が低走査速度コンデンサ14.231111へ切り替
えられているときは、これらのコンデンサ14.23を
その構成要素とする前記ピークホールド回路の時定数、
ひいてはこれらのコンデンサ14.23の容量に依存す
る。
Here (in C), the response time of this automatic background side leg circuit to the fluctuation of the white level of the image signal S1 is as follows:
the time constant of said peak hold circuit of which these capacitors 14.23 are components, when the output is switched to the low scanning speed capacitors 14.231111;
This in turn depends on the capacitance of these capacitors 14, 23.

また、スイッチ18,27か高走査速度用コンデンサ1
5,24ijlllへ切り替えられているときは、。
Also, switch 18, 27 or high scanning speed capacitor 1
When it is switched to 5,24ijllll.

前記応答時間は、これらのコンデンサ15 、24をそ
の構成要素とする前記ピークホールド回路の時定数、ひ
いてはこれらのコンデンサ15.24の容量に依存する
The response time depends on the time constant of the peak hold circuit of which these capacitors 15 and 24 are components, and thus on the capacitance of these capacitors 15 and 24.

しかるに、従来は、本装置における2組のコンデンf1
4と23 、15と24の替わりに、1組のコンデンサ
のみが設けられていた。したがって、これらのコンデン
サの容量、ひいてはこれらのコンデンサによって構成さ
れるピークホールド回路の時定数が定食速度に比して小
さ過ぎる場合に(d1前述のように、非常に短い走査区
間の間に差動増幅器3の出力S3のピーク値が変動して
しまい、同出力S3に基づいて得られる受信画に濃度む
らを生じるという欠点があった。
However, conventionally, two sets of condensers f1 in this device
Instead of 4 and 23 and 15 and 24, only one set of capacitors was provided. Therefore, if the capacitance of these capacitors and the time constant of the peak hold circuit constituted by these capacitors are too small compared to the fixed feeding speed (d1, as mentioned above, the differential There is a drawback that the peak value of the output S3 of the amplifier 3 fluctuates, resulting in density unevenness in the received image obtained based on the output S3.

また、前記1組のコンデンサの容量、ひいてはこれらの
コンデンサによって構成されるピークホールド回路の時
定数が走査速度に比し大き孝ぎる場合には、例えば、第
4図(−)のように、最初は全幅に渡る淡い色の地の部
分29上に文字または図形3oが存在し、次に全幅に渡
る白地31上に淡い色の文字または図形32が存在する
原稿を、矢印Pの方向に主走督すると、差動増幅器3の
出力S3か第4図(b)のようになってしまい、本来は
第4図(C)のAのように現われるべき白地31上の文
字または図形32に対応する部分が現れなくなってしま
っていた。すなわち、前述のように、原稿の地の濃度の
急激な変化等に追従できないという欠点があった。
In addition, if the capacitance of the capacitors in the set of capacitors and the time constant of the peak hold circuit constituted by these capacitors are too large compared to the scanning speed, for example, as shown in Fig. 4 (-), the initial Mainly scans a document in which characters or figures 3o are present on a light-colored background part 29 spanning the entire width, and then light-colored characters or figures 32 are present on a white background 31 spanning the entire width in the direction of arrow P. When this happens, the output S3 of the differential amplifier 3 becomes as shown in Fig. 4(b), which corresponds to the character or figure 32 on the white background 31 that should originally appear as A in Fig. 4(C). Parts were no longer visible. That is, as mentioned above, there is a drawback that it is not possible to follow sudden changes in the density of the background of a document.

しかし、この自動背景制御回路では、走査速度がdい場
合には、スイッチ18 、27を容量の大きい低走食速
反用コンデンサ14 、23側へ切り替えてピークホー
ルド回路の時定数を大きくする一方、走査速度が早い場
合には、スイッチ18゜27を容量の小さい高走食速度
用コンデンサ15゜24側へ切り替えてピークホールド
回路の時定数を小さくすることにより、走査速度が遅い
場合にも、早い場合にも、常に適正に動作させ、前記第
4図(C)のような原稿に忠実な信号、ひいては原稿に
忠実な受信画を得ることかできる。
However, in this automatic background control circuit, when the scanning speed is low, the switches 18 and 27 are switched to the large capacitance low scanning speed reaction capacitors 14 and 23 to increase the time constant of the peak hold circuit. When the scanning speed is fast, by switching the switch 18° 27 to the small capacitance capacitor 15° 24 for high scanning speed and reducing the time constant of the peak hold circuit, even when the scanning speed is slow, Even if it is early, it is possible to always operate properly and obtain a signal faithful to the original as shown in FIG. 4(C), and a received image faithful to the original.

発明の効果    ゛ 以上のように本発明による自動背景制御回路は、走査速
度が切り替わっても、常に適正に動作させることかでき
るという優れた効果を得られるものである。
Effects of the Invention As described above, the automatic background control circuit according to the present invention has an excellent effect in that it can always operate properly even when the scanning speed is changed.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の〜実施例による自動背景制御回路の回
路構成図、第2図および第3図は同回路における信号波
形図、第4図(a)ttri原稿の一例、第4図(b)
は前記第4図(−)の原稿が読み取られた場合の従来の
自動背景制御回路の出力の一列を示す信号波形図、第4
図(c)はi’ji記原稿が読み取られた場合の望まし
い自動背景制御回路の出力を示す信号波形図である。 1・・・・・・入力端子、3,4,5・・−・・差動増
幅器、9・−・・・・出力端子、12・・・−・・抵抗
器、13・・・・・・ダイオ−)”、14・・−・・低
走査速度用コンデンサ、15・・・・・高走査速度用コ
ンデンサ、18・・・・・・スイッチ、21・・・・・
抵抗器、22・・川・ダイオード、23・・・・・低走
査速度用コンデンサ、24・・・・・・高走査速度用コ
ンデンサ、25・・・・・・抵抗器、27・・・・・・
スイッチ。
FIG. 1 is a circuit configuration diagram of an automatic background control circuit according to an embodiment of the present invention, FIGS. 2 and 3 are signal waveform diagrams in the same circuit, FIG. 4(a) is an example of a ttri manuscript, and FIG. b)
4 is a signal waveform diagram showing a line of outputs of the conventional automatic background control circuit when the original shown in FIG. 4 (-) is read;
Figure (c) is a signal waveform diagram showing a desirable output of the automatic background control circuit when the i'ji manuscript is read. 1...Input terminal, 3,4,5...Differential amplifier, 9...Output terminal, 12...Resistor, 13...・Diode)", 14... Capacitor for low scanning speed, 15... Capacitor for high scanning speed, 18... Switch, 21...
Resistor, 22... diode, 23... capacitor for low scanning speed, 24... capacitor for high scanning speed, 25... resistor, 27...・・・
switch.

Claims (1)

【特許請求の範囲】 原稿を走査して得られた画信号を増幅する増幅器と、こ
の増幅器の出力を入力とするピークホールド回路とを有
し、前記ピークホールド回路の出力に基づいて前記増幅
器の出力レベルを制御する八 自動背景制御回路において、走査速度に応じて前記ピー
クホールド回路の時定数を複数種類の値に切り替え可能
とした自動背景制御回路。
[Scope of Claims] It has an amplifier that amplifies an image signal obtained by scanning a document, and a peak hold circuit that receives the output of this amplifier as an input, and controls the output of the amplifier based on the output of the peak hold circuit. 8. An automatic background control circuit for controlling an output level, wherein the time constant of the peak hold circuit can be switched to a plurality of values according to a scanning speed.
JP1092883A 1983-01-25 1983-01-25 Automatic background control circuit Pending JPS59135972A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1092883A JPS59135972A (en) 1983-01-25 1983-01-25 Automatic background control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1092883A JPS59135972A (en) 1983-01-25 1983-01-25 Automatic background control circuit

Publications (1)

Publication Number Publication Date
JPS59135972A true JPS59135972A (en) 1984-08-04

Family

ID=11763893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1092883A Pending JPS59135972A (en) 1983-01-25 1983-01-25 Automatic background control circuit

Country Status (1)

Country Link
JP (1) JPS59135972A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61102871A (en) * 1984-10-25 1986-05-21 Sony Corp Image a/d conversion circuit
JPS63266967A (en) * 1987-04-23 1988-11-04 Sumitomo Electric Ind Ltd Picture signal amplifying circuit for optical picture input device
JPH03295362A (en) * 1990-04-12 1991-12-26 Mitsubishi Electric Corp Picture reader

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61102871A (en) * 1984-10-25 1986-05-21 Sony Corp Image a/d conversion circuit
JPS63266967A (en) * 1987-04-23 1988-11-04 Sumitomo Electric Ind Ltd Picture signal amplifying circuit for optical picture input device
JPH0564908B2 (en) * 1987-04-23 1993-09-16 Sumitomo Electric Industries
JPH03295362A (en) * 1990-04-12 1991-12-26 Mitsubishi Electric Corp Picture reader

Similar Documents

Publication Publication Date Title
EP2442546A1 (en) Signal buffer circuit, sensor control board, image scanner, and image forming apparatus
US4409497A (en) Window comparator circuit
US4801788A (en) Bar code scanner for a video signal which has a shading waveform
US7046706B2 (en) Laser diode driving device
JPS59135972A (en) Automatic background control circuit
JPH04298176A (en) Voltage amplifier circuit
JPH0194646A (en) Semiconductor device
US4341991A (en) Voltage stabilizer suitable for a telephone set
US4486672A (en) Drive circuits for driving digital circuits with a clock signal
US5291562A (en) Image signal processing apparatus producing a narrowed pulse width modulated signal using an asymmetrically centered triangle reference waveform
GB2056806A (en) Ramp generator circuit
JPS5947396B2 (en) hold circuit
JP2592166B2 (en) Image reading device
SU851373A1 (en) Reference voltage source
JPS6241491Y2 (en)
KR880013373A (en) Sample hold circuit
JPH0528827Y2 (en)
KR900002488Y1 (en) D.c. loading apparatus
JPH0897688A (en) Clamp circuit for triangle wave signal
KR890002883Y1 (en) Signal conversion circuit
KR100344762B1 (en) Circuit for detecting low voltage level of power voltage
SU1494209A1 (en) Double-side amplitude limiter
JPH05330134A (en) Image forming device
JP2959485B2 (en) Light emitting element drive circuit
JPS6037566Y2 (en) White level correction circuit in electronic plate making equipment