JPH0897688A - Clamp circuit for triangle wave signal - Google Patents

Clamp circuit for triangle wave signal

Info

Publication number
JPH0897688A
JPH0897688A JP6259004A JP25900494A JPH0897688A JP H0897688 A JPH0897688 A JP H0897688A JP 6259004 A JP6259004 A JP 6259004A JP 25900494 A JP25900494 A JP 25900494A JP H0897688 A JPH0897688 A JP H0897688A
Authority
JP
Japan
Prior art keywords
wave signal
circuit
triangular wave
clamp
clamp circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6259004A
Other languages
Japanese (ja)
Other versions
JP3073408B2 (en
Inventor
Hiromi Sasao
裕巳 笹尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kenwood KK
Original Assignee
Kenwood KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kenwood KK filed Critical Kenwood KK
Priority to JP06259004A priority Critical patent/JP3073408B2/en
Publication of JPH0897688A publication Critical patent/JPH0897688A/en
Application granted granted Critical
Publication of JP3073408B2 publication Critical patent/JP3073408B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

PURPOSE: To realize clamping with an excellent temperature characteristic and high accuracy by setting a negative peak level of a triangle wave signal of an output signal of an integration circuit to a setting potential when a transistor (TR) is conductive by a differentiation signal of a differentiation circuit and obtaining a clamped triangle wave signal to the setting potential at an output of a DC block capacitor. CONSTITUTION: An integration circuit 2 and a differentiation circuit 4 generating a triangle wave signal are connected to an output side of a square-wave signal oscillator 1. The differentiation circuit 4 is made up of resistors R3, R4 and a capacitor C4. When a TRQ1 is turned on by a differentiation signal of the differentiation circuit 4, a negative peak of a triangle wave signal of an output signal of the integration circuit 2 is forcibly set to a prescribed potential and a charge equivalent to a difference between the set potential and a voltage being a half of a peak-to-peak voltage Va is charged in a DC blocking capacitor C2. Thus, a triangle wave signal clamped to the setting potential is obtained at the output side of the capacitor C2. When a load impedance of the clamp circuit is light, no buffer amplifier A1 is required.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、パルス幅変調のキャリ
ア信号等に用いられる三角波信号のピークを任意の直流
電位に固定する三角波信号のクランプ回路に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a triangular wave signal clamp circuit for fixing the peak of a triangular wave signal used as a pulse width modulated carrier signal to an arbitrary DC potential.

【0002】[0002]

【従来の技術】図6は従来の三角波信号のクランプ回路
の一例を示す回路図である。図6において、1は方形波
信号発振器、2は抵抗R1及びコンデンサC1からなる
積分回路、C2は直流阻止コンデンサ、3はクランプ用
電圧源、D1はダイオード、A1はバッファアンプであ
る。図6の回路において、方形波信号発振器1からの方
形波信号は積分回路2で積分されて三角波信号に変換さ
れ、直流阻止コンデンサC2に供給される。直流阻止コ
ンデンサC2の出力側にはクランプ用電圧源3よりダイ
オードD1を介してクランプ電圧が印加され、三角波信
号のピークがクランプされた出力を直流阻止コンデンサ
C2の出力側に得ることができる。
2. Description of the Related Art FIG. 6 is a circuit diagram showing an example of a conventional clamp circuit for a triangular wave signal. In FIG. 6, 1 is a square wave signal oscillator, 2 is an integrating circuit composed of a resistor R1 and a capacitor C1, C2 is a DC blocking capacitor, 3 is a voltage source for clamping, D1 is a diode, and A1 is a buffer amplifier. In the circuit of FIG. 6, the square wave signal from the square wave signal oscillator 1 is integrated by the integrating circuit 2 and converted into a triangular wave signal, which is supplied to the DC blocking capacitor C2. A clamp voltage is applied to the output side of the DC blocking capacitor C2 from the clamping voltage source 3 via the diode D1, and an output with the peak of the triangular wave signal clamped can be obtained at the output side of the DC blocking capacitor C2.

【0003】[0003]

【発明が解決しようとする課題】ところで、三角波信号
のピークをクランプする時、直流阻止コンデンサC2に
電荷をチャージするインピーダンスはダイオードD1の
インピーダンスZDになりある一定の値を持つため、良
好なクランプ特性を得るには直流阻止コンデンサC2の
値をあまり大きくすることができない。したがって、直
流阻止コンデンサC2の出力側のクランプされた三角波
信号出力は非常に大きなインピーダンスで受ける必要が
あり、ほとんどの場合、直流阻止コンデンサC2の出力
側にバッファアンプA1を接続しなければならない。ま
た、クランプ電圧V1は(クランプ用電圧源3の出力電
圧V0+ダイオードD1の順方向降下電圧V2)になる
ことから、クランプ電圧V1の温度特性を良好に保つた
めには、ダイードD1の順方向降下電圧V2の温度特性
を補償するためにV2と逆の温度特性をクランプ用電圧
源3の出力電圧V0に持たせる必要がある。このため、
ダイードD2が接続される。(通常、三角波信号の振幅
は小さな値で用いられることが多く、ダイオードD1の
順方向降下電圧V2の温度特性も考慮に入れる必要があ
る。)
By the way, when the peak of the triangular wave signal is clamped, the impedance for charging the DC blocking capacitor C2 is the impedance ZD of the diode D1 and has a certain value, so that a good clamping characteristic is obtained. To obtain the above, the value of the DC blocking capacitor C2 cannot be increased so much. Therefore, the clamped triangular wave signal output on the output side of the DC blocking capacitor C2 needs to be received with a very large impedance, and in most cases, the buffer amplifier A1 must be connected to the output side of the DC blocking capacitor C2. Further, since the clamp voltage V1 becomes (the output voltage V0 of the clamp voltage source 3 + the forward drop voltage V2 of the diode D1), in order to keep the temperature characteristics of the clamp voltage V1 good, the forward drop of the diode D1 is performed. In order to compensate the temperature characteristic of the voltage V2, it is necessary to give the output voltage V0 of the clamping voltage source 3 a temperature characteristic opposite to that of V2. For this reason,
The die D2 is connected. (Usually, the amplitude of the triangular wave signal is often used with a small value, and it is necessary to take the temperature characteristic of the forward drop voltage V2 of the diode D1 into consideration.)

【0004】本発明の目的は、出力側に接続される負荷
が比較的軽い場合にはバッファアンプを必要とせず、ま
た温度保償も不用な三角波信号のクランプ回路を提供す
ることにある。
An object of the present invention is to provide a clamp circuit for a triangular wave signal that does not require a buffer amplifier when the load connected to the output side is relatively light and does not require temperature compensation.

【0005】[0005]

【課題を解決するための手段】本発明に係る三角波信号
のクランプ回路は、方形波信号発生手段と、該方形波信
号発生手段からの方形波信号を三角波信号に変換する変
換手段と、該変換手段の出力側に接続された直流阻止コ
ンデンサと、前記方形波信号発生手段からの方形波信号
を微分する微分回路と、第1の電極が前記微分回路の出
力側に接続され、第2の電極が前記直流阻止コンデンサ
の出力側に接続されたスイッチングトランジスタと、該
スイッチングトランジスタの第3の電極に接続されたク
ランプ電圧源とからなり、前記直流阻止コンデンサの出
力側より前記クランプ電圧源の電圧にクランプされた三
角波信号を得るように構成されているものである。
A clamp circuit for a triangular wave signal according to the present invention comprises a square wave signal generating means, a converting means for converting a square wave signal from the square wave signal generating means into a triangular wave signal, and the converting means. A DC blocking capacitor connected to the output side of the means, a differentiating circuit for differentiating the square wave signal from the square wave signal generating means, a first electrode connected to the output side of the differentiating circuit, and a second electrode Is composed of a switching transistor connected to the output side of the DC blocking capacitor and a clamp voltage source connected to the third electrode of the switching transistor, and the voltage of the clamp voltage source is changed from the output side of the DC blocking capacitor to It is configured to obtain a clamped triangular wave signal.

【0006】スイッチングトランジスタの第1、第2及
び第3の電極はそれぞれベース、コレクタ及びエミッタ
である。また、変換手段は抵抗及びコンデンサからなる
積分回路であり、その積分時定数は微分回路の微分時定
数より大きく設定される。また、クランプ電圧源は接地
電位とする場合と直流正電位とする場合があり、方形波
信号発生手段と変換手段の間に反転回路を接続しても良
い。
The first, second and third electrodes of the switching transistor are a base, a collector and an emitter, respectively. Further, the converting means is an integrating circuit including a resistor and a capacitor, and its integration time constant is set to be larger than the differentiation time constant of the differentiating circuit. The clamp voltage source may be ground potential or DC positive potential, and an inverting circuit may be connected between the square wave signal generating means and the converting means.

【0007】[0007]

【作用】方形波信号発生手段からの方形波信号は変換手
段で三角波信号に変換されると共に、方形波信号を微分
した微分出力でオンオフするスイッチングトランジスタ
を介してクランプ電圧が前記三角波信号に印加され、そ
の結果、三角波信号の負または正のピークを任意のクラ
ンプ電圧でクランプした出力が得られる。
The square wave signal from the square wave signal generating means is converted into the triangular wave signal by the converting means, and the clamp voltage is applied to the triangular wave signal through the switching transistor which is turned on / off by the differential output obtained by differentiating the square wave signal. As a result, an output obtained by clamping the negative or positive peak of the triangular wave signal with an arbitrary clamp voltage is obtained.

【0008】[0008]

【実施例】図1は、本発明による三角波信号のクランプ
回路の一実施例を示す回路図である。図1に示すよう
に、方形波信号発振器1の出力側には、三角波信号を作
る積分回路2と微分回路4が接続される。微分回路4は
抵抗R3,R4及びコンデンサC4からなり、その微分
時定数は積分回路2の積分時定数よりも小さな値に設定
される。微分回路4の出力は、三角波信号の負のピーク
値をある任意の直流電位(図1では接地電位)に固定す
るために、方形波信号発振器1の立上り部分でオンとな
るNPNトランジスタQ1のベースが接続され、そのコ
レクタは、積分回路2の出力側に直列接続されている直
流阻止コンデンサC2の出力側に接続され、エミッタは
任意の直流電位(図1では接地電位)に接続される。ま
た、直流阻止コンデンサC2の出力側には必要に応じて
バッファアンプA1が接続される。なお、図1では図示
していないが、積分回路2の出力インピーダンスがあま
り低くない場合は、積分回路2と直流阻止コンデンサC
2の間にバッファアンプを接続しても良い。これは図6
の従来例でも同様である。
1 is a circuit diagram showing an embodiment of a clamp circuit for a triangular wave signal according to the present invention. As shown in FIG. 1, an integrating circuit 2 and a differentiating circuit 4 for producing a triangular wave signal are connected to the output side of the square wave signal oscillator 1. The differentiating circuit 4 is composed of resistors R3 and R4 and a capacitor C4, and its differential time constant is set to a value smaller than the integral time constant of the integrating circuit 2. The output of the differentiating circuit 4 is the base of the NPN transistor Q1 which is turned on at the rising portion of the square wave signal oscillator 1 in order to fix the negative peak value of the triangular wave signal to a certain DC potential (ground potential in FIG. 1). Is connected to the output side of the DC blocking capacitor C2 connected in series to the output side of the integrating circuit 2, and the emitter is connected to an arbitrary DC potential (ground potential in FIG. 1). A buffer amplifier A1 is connected to the output side of the DC blocking capacitor C2, if necessary. Although not shown in FIG. 1, if the output impedance of the integrating circuit 2 is not too low, the integrating circuit 2 and the DC blocking capacitor C
A buffer amplifier may be connected between the two. This is Figure 6
The same applies to the conventional example.

【0009】図2は図1の回路の各部の信号波形を示
し、(a)は方形波信号発振器1の出力信号、(b)は
積分回路2の出力信号、(c)は微分回路4の微分信
号、(d)は直流阻止コンデンサC2の出力信号であ
る。微分回路4の微分信号(c)によりトランジスタQ
1がオンすると、積分回路2の出力信号(b)の三角波
信号の負のピークは接地電位に強制的に引かれると共
に、直流阻止コンデンサC2には(b)点の直流電位と
Va/2の直流電位の差に相当する電荷がチャージされ
る。ここで、Vaは三角波信号(b)のピーク・ツー・
ピーク電圧である。したがって、直流阻止コンデンサC
2の出力側には設置電位にクランプされた三角波信号
(d)が得られる。以降、方形波信号発振器1からの方
形波信号の立上り毎に同様の動作が繰り返されて、三角
波信号の負ピークがある一定の直流電位に固定すなわち
クランプされた出力が得られる。
2A and 2B show signal waveforms of respective portions of the circuit of FIG. 1, where FIG. 2A is an output signal of the square wave signal oscillator 1, FIG. 2B is an output signal of the integrating circuit 2, and FIG. The differential signal, (d), is the output signal of the DC blocking capacitor C2. The differential signal (c) of the differential circuit 4 causes the transistor Q
When 1 is turned on, the negative peak of the triangular wave signal of the output signal (b) of the integrating circuit 2 is forcibly pulled to the ground potential, and the DC blocking capacitor C2 has a DC potential of point (b) and Va / 2. A charge corresponding to the difference in DC potential is charged. Here, Va is the peak-to-peak of the triangular wave signal (b).
It is the peak voltage. Therefore, the DC blocking capacitor C
At the output side of 2, a triangular wave signal (d) clamped to the installation potential is obtained. Thereafter, the same operation is repeated each time the square wave signal from the square wave signal oscillator 1 rises, and an output fixed or clamped to a constant DC potential having a negative peak of the triangular wave signal is obtained.

【0010】次に、図3は本発明による三角波信号のク
ランプ回路の他の実施例の回路図である。図3では、ト
ランジスタQ1のエミッタはクランプ用電圧源3の正の
出力電圧V0が印加されている。したがって、この場合
には、直流阻止コンデンサC2の出力側に、クランプ用
電圧源3の正の出力電圧V0にクランプされた三角波信
号を得ることができる。なお、クランプ用電圧源3の正
の出力電圧V0は可変構成にすることができる。
Next, FIG. 3 is a circuit diagram of another embodiment of the clamp circuit for the triangular wave signal according to the present invention. In FIG. 3, the positive output voltage V0 of the clamping voltage source 3 is applied to the emitter of the transistor Q1. Therefore, in this case, the triangular wave signal clamped to the positive output voltage V0 of the clamping voltage source 3 can be obtained at the output side of the DC blocking capacitor C2. The positive output voltage V0 of the clamping voltage source 3 can be made variable.

【0011】次に、図4は本発明による三角波信号のク
ランプ回路のさらに他の実施例の回路図である。図4で
は、方形波信号発振器1と積分回路2の間に反転回路A
2が接続される。この場合には各部の信号波形は図5の
ようになり、三角波信号の正のピークを接地電位にクラ
ンプした出力が得られる。なお、図1、図3及び図4の
回路ではスイッチングトランジスタとしてNPNトラン
ジスタを用いたが、PNPトランジスタを用いた回路構
成とすることも可能である。
FIG. 4 is a circuit diagram of still another embodiment of the clamp circuit for the triangular wave signal according to the present invention. In FIG. 4, an inverting circuit A is provided between the square wave signal oscillator 1 and the integrating circuit 2.
2 are connected. In this case, the signal waveform of each part is as shown in FIG. 5, and an output in which the positive peak of the triangular wave signal is clamped to the ground potential can be obtained. In addition, although the NPN transistor is used as the switching transistor in the circuits of FIGS. 1, 3, and 4, it is also possible to adopt a circuit configuration using the PNP transistor.

【0012】[0012]

【発明の効果】本発明に係る三角波信号のクランプ回路
によれば、次のような効果が得られる。 (1)三角波信号のクランプ回路の負荷インピーダンス
が比較的軽い時はバッファアンプを削除することができ
る。 (2)温度特性が良好で精度の高いクランプが実現でき
る。 (3)回路構成が簡単である。
According to the triangular wave signal clamp circuit of the present invention, the following effects can be obtained. (1) When the load impedance of the clamp circuit for the triangular wave signal is relatively light, the buffer amplifier can be eliminated. (2) A clamp with high temperature characteristics and high accuracy can be realized. (3) The circuit configuration is simple.

【図面の簡単な説明】[Brief description of drawings] 【符号の説明】[Explanation of symbols]

1 方形波信号発振器 2 積分回路 3 クランプ用電圧源 4 微分回路 C2 直流阻止コンデンサ Q1 スイッチングトランジスタ 1 square wave signal oscillator 2 integrating circuit 3 voltage source for clamping 4 differentiating circuit C2 DC blocking capacitor Q1 switching transistor

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成6年11月9日[Submission date] November 9, 1994

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】図面の簡単な説明[Name of item to be corrected] Brief description of the drawing

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による三角波信号のクランプ回路の一実
施例を示す回路図である。
FIG. 1 is a circuit diagram showing an embodiment of a clamp circuit for a triangular wave signal according to the present invention.

【図2】図1の回路の各部の信号波形図である。FIG. 2 is a signal waveform diagram of each part of the circuit of FIG.

【図3】本発明による三角波信号のクランプ回路の他の
実施例を示す回路図である。
FIG. 3 is a circuit diagram showing another embodiment of the clamp circuit for the triangular wave signal according to the present invention.

【図4】本発明による三角波信号のクランプ回路のさら
に他の実施例を示す回路図である。
FIG. 4 is a circuit diagram showing still another embodiment of the clamp circuit for the triangular wave signal according to the present invention.

【図5】図4の回路の各部の信号波形図である。5 is a signal waveform diagram of each part of the circuit of FIG.

【図6】従来の三角波信号のクランプ回路の一例を示す
回路図である。
FIG. 6 is a circuit diagram showing an example of a conventional clamp circuit for a triangular wave signal.

【符号の説明】 1 方形波信号発振器 2 積分回路 3 クランプ用電圧源 4 微分回路 C2 直流阻止コンデンサ Q1 スイッチングトランジスタ[Explanation of symbols] 1 square wave signal oscillator 2 integrating circuit 3 voltage source for clamping 4 differentiating circuit C2 DC blocking capacitor Q1 switching transistor

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 方形波信号発生手段と、該方形波信号発
生手段からの方形波信号を三角波信号に変換する変換手
段と、該変換手段の出力側に接続された直流阻止コンデ
ンサと、前記方形波信号発生手段からの方形波信号を微
分する微分回路と、第1の電極が前記微分回路の出力側
に接続され、第2の電極が前記直流阻止コンデンサの出
力側に接続されたスイッチングトランジスタと、該スイ
ッチングトランジスタの第3の電極に接続されたクラン
プ電圧源とからなり、前記直流阻止コンデンサの出力側
より前記クランプ電圧源の電圧にクランプされた三角波
信号を得るように構成されていることを特徴とする三角
波信号のクランプ回路。
1. A square wave signal generating means, a converting means for converting a square wave signal from the square wave signal generating means into a triangular wave signal, a DC blocking capacitor connected to an output side of the converting means, and the square shape. A differentiating circuit for differentiating the square wave signal from the wave signal generating means, a first electrode connected to the output side of the differentiating circuit, and a second electrode connected to the output side of the DC blocking capacitor. A clamp voltage source connected to the third electrode of the switching transistor, and is configured to obtain a triangular wave signal clamped to the voltage of the clamp voltage source from the output side of the DC blocking capacitor. A characteristic triangular wave signal clamp circuit.
【請求項2】 請求項1記載のクランプ回路において、
スイッチングトランジスタの第1、第2及び第3の電極
はそれぞれベース、コレクタ及びエミッタである三角波
信号のクランプ回路。
2. The clamp circuit according to claim 1, wherein
The first, second and third electrodes of the switching transistor are a base, collector and emitter clamp circuit for a triangular wave signal.
【請求項3】 請求項1記載のクランプ回路において、
変換手段は抵抗及びコンデンサからなる積分回路である
三角波信号のクランプ回路。
3. The clamp circuit according to claim 1, wherein
The conversion means is a clamp circuit for a triangular wave signal, which is an integration circuit composed of a resistor and a capacitor.
【請求項4】 請求項3記載のクランプ回路において、
積分回路の積分時定数は微分回路の微分時定数より大き
く設定される三角波信号のクランプ回路。
4. The clamp circuit according to claim 3, wherein
Clamp circuit for triangular wave signal, where the integration time constant of the integration circuit is set to be larger than the differentiation time constant of the differentiation circuit.
【請求項5】 請求項1記載のクランプ回路において、
クランプ電圧源は接地電位である三角波信号のクランプ
回路。
5. The clamp circuit according to claim 1, wherein
The clamp voltage source is a clamp circuit for a triangular wave signal that is at ground potential.
【請求項6】 請求項1記載のクランプ回路において、
クランプ電圧源は直流正電位である三角波信号のクラン
プ回路。
6. The clamp circuit according to claim 1, wherein
The clamp voltage source is a clamp circuit for a triangular wave signal with a DC positive potential.
【請求項7】 請求項1記載のクランプ回路において、
方形波信号発生手段と変換手段の間に反転回路が接続さ
れる三角波信号のクランプ回路。
7. The clamp circuit according to claim 1, wherein:
A clamp circuit for a triangular wave signal in which an inverting circuit is connected between the square wave signal generating means and the converting means.
JP06259004A 1994-09-29 1994-09-29 Triangular wave signal clamp circuit Expired - Fee Related JP3073408B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06259004A JP3073408B2 (en) 1994-09-29 1994-09-29 Triangular wave signal clamp circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06259004A JP3073408B2 (en) 1994-09-29 1994-09-29 Triangular wave signal clamp circuit

Publications (2)

Publication Number Publication Date
JPH0897688A true JPH0897688A (en) 1996-04-12
JP3073408B2 JP3073408B2 (en) 2000-08-07

Family

ID=17328023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06259004A Expired - Fee Related JP3073408B2 (en) 1994-09-29 1994-09-29 Triangular wave signal clamp circuit

Country Status (1)

Country Link
JP (1) JP3073408B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100786845B1 (en) * 2006-07-31 2007-12-20 삼성에스디아이 주식회사 Oscillator for geverating pyramidal wave and square wave, and organic light emitting display device using the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6082894B2 (en) * 2013-05-17 2017-02-22 日本シグマックス株式会社 Connection fixing belt and supporter provided with the belt
KR102444202B1 (en) 2020-12-11 2022-09-16 사회복지법인 삼성생명공익재단 An ankle brace for a bed

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100786845B1 (en) * 2006-07-31 2007-12-20 삼성에스디아이 주식회사 Oscillator for geverating pyramidal wave and square wave, and organic light emitting display device using the same

Also Published As

Publication number Publication date
JP3073408B2 (en) 2000-08-07

Similar Documents

Publication Publication Date Title
US4442400A (en) Voltage-to-current converting circuit
US4560920A (en) Voltage to current converting circuit
JP2542722B2 (en) Asymmetric signal generation circuit
JPH0897688A (en) Clamp circuit for triangle wave signal
US4051428A (en) Current control circuit with current proportional circuit
US3961206A (en) Non linear network converting bipolar sawtooth signal into sinewave signal
US5677647A (en) High power pulse waveform generator
JPS6184913A (en) High-pass circuit device
KR930017289A (en) Variable frequency oscillator
JPS6351416B2 (en)
US4518928A (en) Power supply circuit for amplifier
JPH11346125A (en) Srpp circuit
US3946253A (en) Pulse train generator
US4659946A (en) Memory gate for error sampler
US4254346A (en) Monostable multivibrator
JPH0617364Y2 (en) Video circuit
JPH0419881Y2 (en)
RU1806440C (en) Differential voltage amplifier
JPS5947396B2 (en) hold circuit
JPH11205095A (en) Voltage control oscillation circuit
JPH06310997A (en) Triangular wave generating circuit
JPH0533105Y2 (en)
JPH0139014Y2 (en)
JPH0441627Y2 (en)
JPH0339941Y2 (en)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000509

LAPS Cancellation because of no payment of annual fees