JP2959485B2 - Light emitting element drive circuit - Google Patents
Light emitting element drive circuitInfo
- Publication number
- JP2959485B2 JP2959485B2 JP22428796A JP22428796A JP2959485B2 JP 2959485 B2 JP2959485 B2 JP 2959485B2 JP 22428796 A JP22428796 A JP 22428796A JP 22428796 A JP22428796 A JP 22428796A JP 2959485 B2 JP2959485 B2 JP 2959485B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- transistor
- active pull
- emitting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Led Devices (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は高速光通信システム
に適用される光通信装置における発光素子駆動回路に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting element driving circuit in an optical communication device applied to a high-speed optical communication system.
【0002】[0002]
【従来の技術】LDなどの発光素子を駆動する従来の駆
動回路として、図5に示すように、LD41にパルス電
流を供給する出力段回路に差動対トランジスタ回路3
1,32を適用したものが挙げられる。LD41は、差
動対を構成するトランジスタの一方の負荷として働き、
差動対に相補的な入力を与えることでLDを点滅させる
ことができる。2. Description of the Related Art As a conventional driving circuit for driving a light emitting element such as an LD, a differential pair transistor circuit 3 is provided in an output stage circuit for supplying a pulse current to an LD 41 as shown in FIG.
1 and 32 are applied. The LD 41 functions as one load of a transistor forming a differential pair,
The LD can be turned on and off by providing a complementary input to the differential pair.
【0003】[0003]
【発明が解決しようとする課題】しかしながら、このよ
うな従来の構成では、発光素子の寄生容量に蓄積される
電荷の充放電により、図6に示すように、光出力パルス
信号の立ち上がりおよび立ち下がりが緩慢になってしま
ったり、上記寄生容量により波形応答特性が劣化してし
まい、駆動パルスの立ち上がりが本来の位置からずれ
て、ジッタを増加させてしまう問題がある。このため、
発光素子の駆動パルスが「0」レベルになったあとで
も、次のパルスの立ち上がりまでに前のパルスの影響が
残り、完全に消光しなくなってしまう問題がある。However, in such a conventional configuration, the charge and discharge of the charge accumulated in the parasitic capacitance of the light emitting element causes the rise and fall of the optical output pulse signal as shown in FIG. However, there is a problem that the waveform response characteristic is degraded due to the parasitic capacitance, the rising of the drive pulse is shifted from the original position, and the jitter is increased. For this reason,
Even after the driving pulse of the light emitting element becomes “0” level, there is a problem that the influence of the previous pulse remains until the rise of the next pulse, and the light is not completely extinguished.
【0004】本発明の目的は、このような従来の欠点を
除去し、立ち上がり/立ち下がりの急峻な光出力波形を
得ることができる発光素子の駆動回路を提供することに
ある。An object of the present invention is to provide a drive circuit for a light emitting element which can eliminate such a conventional drawback and can obtain an optical output waveform having a sharp rise / fall.
【0005】[0005]
【課題を解決するための手段】上記課題を解決するた
め、本発明の発光素子駆動回路は、駆動回路の出力端
に、入力信号の立ち上がり/立ち下がり時に動作する、
プルアップ回路もしくは入力端からのフィードフォワー
ドとなる容量素子、およびプルダウン回路を接続してい
る。In order to solve the above problems, a light emitting element driving circuit according to the present invention operates at an output terminal of the driving circuit when an input signal rises / falls.
A pull-up circuit is connected to a pull-up circuit or a capacitive element serving as a feed forward from an input terminal.
【0006】上記構成によれば、入力信号の立ち上がり
時にプルアップ回路もしくは容量素子による入力端から
のフィードフォワードによって、一時的に駆動回路の駆
動力が向上し、入力信号の立ち下がり時には、プルダウ
ン回路が動作し、一時的に駆動回路の駆動力が向上する
ので、入力信号波形に素早く応答し、急峻な立ち上がり
/立ち下がりの光出力波形を得ることができる。According to the above configuration, the driving force of the driving circuit is temporarily improved by the feed-forward from the input terminal by the pull-up circuit or the capacitive element when the input signal rises, and by the pull-down circuit when the input signal falls Operates, and the driving force of the driving circuit is temporarily improved, so that it is possible to quickly respond to the input signal waveform and obtain a steep rising / falling optical output waveform.
【0007】[0007]
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して詳細に説明する。図1は本発明の原理を
説明するブロック図である。図1において、本発明の駆
動回路は、正相/逆相の相補的な入力信号を得て発光素
子を駆動する駆動回路200と、その駆動回路の出力端
に接続され、入力信号の立ち上がり時に一時的に駆動力
を持つプルアップ回路300と、入力信号の逆相信号の
立ち上がり時に一時的に駆動力を持つプルダウン回路4
00とから構成されている。Embodiments of the present invention will now be described in detail with reference to the drawings. FIG. 1 is a block diagram illustrating the principle of the present invention. In FIG. 1, a drive circuit of the present invention is provided with a drive circuit 200 for driving a light emitting element by obtaining a complementary input signal of positive / negative phase, and is connected to an output terminal of the drive circuit. A pull-up circuit 300 that temporarily has a driving force, and a pull-down circuit 4 that temporarily has a driving force at the time of rising of a reverse phase signal of the input signal.
00.
【0008】図2は本発明の一実施の形態を示す回路図
である。図において、本発明の駆動回路は、電源端子
1,2、入力端子11,12、出力端子21,22、ト
ランジスタ31,32,33,34,35,36、発光
素子41、抵抗素子51,52,53,54、容量素子
61,62、およびオフセット電圧源101,102を
有する。入力端子12には入力端子11と逆相の信号が
入力され、その結果として出力端子22には出力端子2
1の逆相の信号が出力される。FIG. 2 is a circuit diagram showing an embodiment of the present invention. In the figure, the driving circuit of the present invention includes power supply terminals 1 and 2, input terminals 11 and 12, output terminals 21 and 22, transistors 31, 32, 33, 34, 35 and 36, a light emitting element 41, and resistance elements 51 and 52. , 53, 54, capacitive elements 61, 62, and offset voltage sources 101, 102. A signal having a phase opposite to that of the input terminal 11 is input to the input terminal 12, and as a result, the output terminal 22 is connected to the output terminal 2.
1 is output.
【0009】プルアップ回路の入力であるトランジスタ
35のベースの電位およびプルダウン回路の入力である
トランジスタ36のベースの電位は、オフセット電圧源
101,102によってそれぞれ、定常状態ではオンし
ない電位に固定されている。しかしながら、入力端子1
1とトランジスタ35のベースは容量素子62を介し
て、入力端子12とトランジスタ36のベースは容量素
子61を介して各々接続されているために、入力端子1
1に図4(a)のような波形が入力されるとき、立ち上
がり時にはトランジスタ35のベースの電位もつられて
一時的に電位が上がり、立ち下がり時には逆相の信号が
立ち上がるためトランジスタ36のベース電位もつられ
て一時的に電位が上がる。このようにして、トランジス
タ35のベースにはいる信号は図4(b)のようにな
る。この結果、信号の立ち上がりにはプルアップ回路
が、立ち下がり時にはプルダウン回路がそれぞれ一時的
にオンとなり、駆動回路の駆動力を一時的に高める。The potential of the base of the transistor 35, which is the input of the pull-up circuit, and the potential of the base of the transistor 36, which is the input of the pull-down circuit, are fixed by the offset voltage sources 101 and 102 to potentials that do not turn on in a steady state. I have. However, input terminal 1
1 and the base of the transistor 35 are connected via the capacitor 62, and the input terminal 12 and the base of the transistor 36 are connected via the capacitor 61, respectively.
When a waveform as shown in FIG. 4A is input to FIG. 1, the potential of the base of the transistor 35 rises temporarily at the time of rising, and the signal of the opposite phase rises at the time of falling. The electric potential rises temporarily by being entangled. In this way, the signal entering the base of the transistor 35 is as shown in FIG. As a result, the pull-up circuit is temporarily turned on when the signal rises, and the pull-down circuit is temporarily turned on when the signal falls, thereby temporarily increasing the driving force of the drive circuit.
【0010】図3は本発明の他の実施の形態を示す回路
図である。図3において、本発明の駆動回路は電源端子
1,2、入力端子11,12、出力端子21,22、ト
ランジスタ31,32,33,34,36、発光素子4
1、抵抗素子51,52,54、容量素子61,62、
およびオフセット電圧源102を有する。入力端子12
には入力端子11と逆相の信号が入力され、その結果と
して出力端子22には出力端子21の逆相の信号が出力
される。FIG. 3 is a circuit diagram showing another embodiment of the present invention. In FIG. 3, the driving circuit of the present invention includes power supply terminals 1 and 2, input terminals 11 and 12, output terminals 21 and 22, transistors 31, 32, 33, 34 and 36, and a light emitting element 4.
1, resistance elements 51, 52, 54, capacitance elements 61, 62,
And an offset voltage source 102. Input terminal 12
, A signal having a phase opposite to that of the input terminal 11 is input, and as a result, a signal having a phase opposite to that of the output terminal 21 is output to the output terminal 22.
【0011】入力端子11に入力された信号が立ち上が
るとき、入力端子11とプルダウン回路であるトランジ
スタ36のコレクタ端子の間に接続された容量素子62
がプルアップ回路として働き、トランジスタ36のコレ
クタ端子の電位を一時的にプルアップ動作する。このと
きプルダウン回路の入力であるトランジスタ36のベー
スの電位は定常状態ではトランジスタ36がオンしない
電位に固定されており、入力端子12に入力された信号
は立ち下がるので、動作しない。逆に入力端子12に入
力された信号が立ち上がるときには、プルダウン回路の
入力であるトランジスタ36のベースの電位は入力端子
12と容量素子61を介して接続されているために、入
力端子12に入力された信号が立ち上がるとき、これに
伴ない一時的に電位が上がり、プルダウン回路がオンと
なる。これによってプルダウンする駆動力が一時的に向
上する。When a signal input to the input terminal 11 rises, a capacitive element 62 connected between the input terminal 11 and the collector terminal of the transistor 36 which is a pull-down circuit.
Functions as a pull-up circuit, and temporarily pulls up the potential of the collector terminal of the transistor 36. At this time, the potential of the base of the transistor 36, which is the input of the pull-down circuit, is fixed to a potential at which the transistor 36 does not turn on in a steady state, and the signal input to the input terminal 12 falls, so that it does not operate. Conversely, when the signal input to the input terminal 12 rises, the potential of the base of the transistor 36, which is the input of the pull-down circuit, is input to the input terminal 12 because it is connected to the input terminal 12 via the capacitor 61. When the signal rises, the potential rises temporarily, and the pull-down circuit is turned on. As a result, the driving force for pulling down is temporarily improved.
【0012】[0012]
【発明の効果】以上述べたように、本願発明では、入力
信号が変化する時に一時的に駆動力を高めることができ
るため、立ち上がり立ち下がりが急峻な光出力波形を得
ることができるという効果がある。As described above, according to the present invention, since the driving force can be temporarily increased when the input signal changes, it is possible to obtain an optical output waveform having a sharp rise and fall. is there.
【図1】本発明の原理を説明するブロック図。FIG. 1 is a block diagram illustrating the principle of the present invention.
【図2】本発明の一実施の形態を示す回路図。FIG. 2 is a circuit diagram illustrating one embodiment of the present invention.
【図3】本発明の他の実施の形態を示す回路図。FIG. 3 is a circuit diagram showing another embodiment of the present invention.
【図4】本発明の実施の形態の動作波形図。FIG. 4 is an operation waveform diagram according to the embodiment of the present invention.
【図5】従来例の発光素子駆動回路を示す回路図。FIG. 5 is a circuit diagram showing a conventional light emitting element drive circuit.
【図6】従来例の発光素子駆動回路の動作波形図。FIG. 6 is an operation waveform diagram of a conventional light emitting element drive circuit.
1,2 電源端子 11,12 入力端子 21,22 駆動回路の出力端子 31,32,33,34,35,36 トランジスタ 41 発光素子 51,52,53,54 抵抗素子 61,62 容量素子 101,102 オフセット電圧源 1, 2 Power supply terminal 11, 12 Input terminal 21, 22 Output terminal of drive circuit 31, 32, 33, 34, 35, 36 Transistor 41 Light emitting element 51, 52, 53, 54 Resistance element 61, 62 Capacitance element 101, 102 Offset voltage source
Claims (4)
接続される出力端子に、出力と同相の信号を容量素子を
介して入力されるアクティブプルアップ回路と、前記出
力と逆相の信号を容量素子を介して入力されるアクティ
ブプルダウン回路とが接続され、前記アクティブプルア
ップ回路とアクティブプルダウン回路のそれぞれの入力
端子にはそれぞれの回路がノーマリーオフの状態で容量
素子からの入力で、オンするような電位を与えるオフセ
ット電圧源が接続されたことを特徴とする発光素子駆動
回路。1. A light-emitting element driving circuit, comprising: an active pull-up circuit for inputting a signal having the same phase as the output via a capacitor to an output terminal connected to the light-emitting element; An active pull-down circuit input through an element is connected, and the respective input terminals of the active pull-up circuit and the active pull-down circuit are turned on by an input from a capacitive element in a normally-off state. A light-emitting element driving circuit to which an offset voltage source for giving such a potential is connected.
の電源端子と、第1のトランジスタと、この第1のトラ
ンジスタのコレクタ端子に接続される抵抗素子とから構
成され、前記第1のトランジスタのベースを前記アクテ
ィブプルアップ回路の入力とし、前記第1のトランジス
タのエミッタを前記アクティブプルアップ回路の出力端
子とし、 前記アクティブプルダウン回路が、第2の電源端子と、
第2のトランジスタと、この第2のトランジスタのエミ
ッタ端子に接続される抵抗素子とから構成され、前記第
2のトランジスタのベースを前記アクティブプルダウン
回路の入力とし、前記第2のトランジスタのコレクタを
前記アクティブプルダウン回路の出力端子としたことを
特徴とする請求項1の発光素子駆動回路。2. An active pull-up circuit according to claim 1,
, A first transistor, and a resistive element connected to the collector terminal of the first transistor. The base of the first transistor is used as an input of the active pull-up circuit, An emitter of the active pull-up circuit as an output terminal of the active pull-up circuit;
A second transistor; and a resistor connected to an emitter terminal of the second transistor. The base of the second transistor is used as an input of the active pull-down circuit, and the collector of the second transistor is connected to the second transistor. 2. The light emitting element drive circuit according to claim 1, wherein the output terminal is an output terminal of an active pull-down circuit.
接続される出力端子に、出力と同相の信号が入力される
入力端子に、一方の端子が接続される容量素子と出力と
逆相の信号を容量素子を介して入力されるアクティブプ
ルダウン回路とが接続され、前記アクティブプルダウン
回路の入力端子にはノーマリーオフの状態で、容量素子
からの入力でオンするような電位を与えるオフセット電
圧源が接続されることを特徴とする発光素子駆動回路。3. A light emitting element driving circuit, wherein an output terminal connected to the light emitting element, an input terminal to which a signal in phase with the output is input, a capacitive element to which one terminal is connected, and a signal in phase opposite to the output. Is connected to an active pull-down circuit that is input through a capacitive element, and an input terminal of the active pull-down circuit is provided with an offset voltage source that gives a potential that turns on by an input from the capacitive element in a normally-off state. A light-emitting element driving circuit, which is connected.
の電源端子とトランジスタとこのトランジスタのエミッ
タ端子とに接続される抵抗素子とから構成され、前記ト
ランジスタのベースを前記アクティブプルダウン回路の
入力とし、前記トランジスタのコレクタを前記アクティ
ブプルダウン回路の出力端子としたことを特徴とする請
求項3の発光素子駆動回路。4. An active pull-down circuit according to claim 2, wherein
And a resistor connected to the transistor and the emitter terminal of the transistor.The base of the transistor is an input of the active pull-down circuit, and the collector of the transistor is an output terminal of the active pull-down circuit. The light emitting element drive circuit according to claim 3, wherein:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22428796A JP2959485B2 (en) | 1996-08-27 | 1996-08-27 | Light emitting element drive circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22428796A JP2959485B2 (en) | 1996-08-27 | 1996-08-27 | Light emitting element drive circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1070310A JPH1070310A (en) | 1998-03-10 |
JP2959485B2 true JP2959485B2 (en) | 1999-10-06 |
Family
ID=16811416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22428796A Expired - Lifetime JP2959485B2 (en) | 1996-08-27 | 1996-08-27 | Light emitting element drive circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2959485B2 (en) |
-
1996
- 1996-08-27 JP JP22428796A patent/JP2959485B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH1070310A (en) | 1998-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0542480A2 (en) | High-speed driver for an LED communication system or the like | |
KR910008953A (en) | CMOS Integrated Circuits for Capacitance Device Driving | |
JPS5922414B2 (en) | line driver circuit | |
JPH0154890B2 (en) | ||
JP2959485B2 (en) | Light emitting element drive circuit | |
JP2962263B2 (en) | Semiconductor laser drive circuit | |
US5514984A (en) | Active pull down type ECL apparatus capable of stable operation | |
JPH10242522A (en) | Light emitting diode driving circuit | |
JP3297256B2 (en) | High-speed switching circuit | |
JPH0219651B2 (en) | ||
JP4790306B2 (en) | Laser diode drive circuit | |
JPH0622325B2 (en) | Level conversion circuit | |
KR930015346A (en) | Bipolar Complementary Metal Oxide Semiconductor (BICMOS) Output Buffer Noise Reduction Circuit | |
JP2000252521A (en) | Light emitting element drive circuit | |
JP2586601B2 (en) | Current mirror circuit | |
JP2853280B2 (en) | Output circuit | |
JPH0832421A (en) | Delay logic circuit element | |
JP3317272B2 (en) | Current direction switching circuit | |
JP2555107B2 (en) | Wave shaping circuit | |
US5495099A (en) | High speed super push-pull logic (SPL) circuit using bipolar technology | |
JPS6114202Y2 (en) | ||
JPS6155200B2 (en) | ||
JP2591320B2 (en) | Semiconductor integrated circuit | |
JPS6156506A (en) | Signal output circuit | |
JPS6243367B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990629 |