JPS59132772A - スイツチング・レギユレ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 え」Δ外！ 本発明は、小型で且つ他の電子機器に悪影響を及ぼす虞
が極めて少ない大電力用のスイッチング拳しキュレータ
に関する。

鎧迷ユＥ術 スイッチング・レギュレータは、小型且つ高効率のため
、種々の電気Ｊａ′器の電源回路に使用されている。ス
イッチング・レギュレータから大電力を得るには、従来
、スイッチング周波数を高くして効率を上げる方法、或
いはトランスを大型にする方法等が提案されている。し
かし、スイッチング周波数を高くして効率を上げる従来
方法は、トランスを小型にできるという利点があるが、
ノイズ（雑音）が発生して他の電子機器に悪影響を及ぼ
す欠点があり、一方、トランスを大型にする従来方法は
、スイッチング周波数を低くできるが、大型トランスの
ために電源回路が大型となり電子機器の小型化を妨げる
という問題がある。即ち、スイッチング周波数の高低と
トランスの大きさとは相反する関係にある。

このため、従来、２個のスイッチング型直流電圧変換器
を並列接続して、−Ｆ述の問題を解決する方法が提案さ
れている。しかし、夫々のスイッチング型直流電圧変換
器に加えるスイッチング周波数が異なると、差の周波数
のビートが発生してノイズの原因となる。したがって、
第１図に示すように、２個のスイッチング型直流電圧変
換器に加えるスイッチング周波数を等しくするために、
夫々の直流電圧変換器を制御する制御回路を設けたスイ
ッチング・レギュレータが提案されている。

尚、第２図は、第１図のブロック図を説明するための波
形図である。

第１図において、交流電源からの交流入力電圧は、整波
・平滑回路１０で所定の直流電圧に変換され、出力端１
０Ａの直流電圧（流出する電流をＩｃとする）は、第１
及び第２スイツチング型直流電圧変換器１２．１４に印
加され（夫々に流入する電流をＩａ及びＩｂとする）、
出力端１０Ｂからの直流電圧は、夫々第１及び第２制御
回路１６及び１８に動作電圧として印加される。第１及
び第２スイツチング型直流電圧変換器１２．１４は、夫
々第１及び第２制御回路１６．１８から出力するスイッ
チング制御信号に制御されて直流電圧を変換し、夫々、
回路の出力端子１３．１５に直流電圧を出力する。出力
端子１３．１５に現われた出力電圧は、更に、夫々第１
及び第２制御回路１６．１８に帰還信号として印加され
る。第１及び第２制御回路１６．１８は、この帰還信号
に基づいて出力電圧を安定化する。尚、周波数制御回路
（図示せず）により、第１及び第２制御回路１６．１８
を制御して、第１及び第２スイツチング直流電圧変換器
１２．１４に加えるスイッチング制御信号の周波数を等
しくする。第１図の回路は、２個のスイッチング型直流
電圧変換器を並列に使用しているので、夫々のトランス
を小型化し且つスイッチング周波数を低くすることがで
きる。更に、夫々のスイッチング型直流電圧変換器を制
御するスイッチング周波数を等しくすることができるの
で、周波数差に基づくビートを抑制することができる。

しかし、２個のスイッチング型直流電圧変換器のスイッ
チング周波数及び位相が等しい場合もあり（不確定）、
第２図に示すように、電流ＩａとＩｂの和である電流Ｉ
ｃの振幅が大きくなり、この電流Ｉｃに応じたスイッチ
ング・レギュレータの内部ノイズが、交流電源ラインを
介して他の電子機器に悪影響を及ぼすＥＭＩ（Ｅｌｅｃ
ｔｒｉｃ　Ｍａｇｎｅｔｉｃ　Ｉｎｔｅｒｆｅｒｅｎｃ
ｅ　：電磁妨害）の原因になるという問題がある。

え里立１−酌 したがって、本発明の目的は、小型で且つ大電力であり
、しかも低ノイズのためＥＭＩの虞が非常に少ないスイ
ッチングやレギュレータを提供することである。

発！（ｎ）ＨＬＭ 本発明は、第１直流電圧から第２直流電圧を発生する第
１スイツチング型直流電圧変換器と、第１直流電圧から
第３直流電圧を発生する第２スイツチング型直流電圧変
換器と、少なくとも上記第２直流電圧に応じて上記第１
及び第２スイツチイング型直流電圧変換器のスイッチン
グ動作を制御する制御回路とを具え、第１及び第２スイ
ツチング型直流電圧変換器のスイッチング動作は、周波
数が等しく且つスイッチング導通期間が重ならないよう
に位相が異なるようにしたスイッチング・レギュレータ
である。

Ｕ勇の説明 以下、添付の第３図乃至第６図を参照して本発明の実施
例について説明する。

第３図は本発明の実施例の基本原理を説明するためのブ
ロック図、第４図は第３図のプロ、ツタ図の動作を説明
するための波形図である。第３図において、交流電源か
らの交流入力電圧は、整流働平竜回路２０で所定の直流
電圧に変換され、出力端２０Ａの直流電圧（第１直流電
圧、流出する電流をＩｃとする）は、第１及び第２スイ
ツチング型直流電圧変換器２２．２４に加えられ（夫々
に流入する電流をＩａ及びＩｂとする）、出力端２０Ｂ
の直流電圧は、定周波数パルス幅変調方式の第１及び第
２制御回路２６．２８及び周波数・位相制御回路３０に
、動作電圧として供給される。

第１スイツチング型直流電圧変換器２２は、第１制御回
路２６からスイッチング制御信号（パルス）を受けて、
第１直流電圧を第２直流電圧に変換して回路の出力端子
２３に出力する。一方、第２スイツチング型直流電圧変
換器２４は、第２制御回路２８からスイッチング制御信
号を受けて、第１直流電圧を第３直流電圧に変換して回
路の出力端子２５に出力する。周波数・位相制御回路３
０は、第１及び第２制御回路２６．２８からスイッチン
グ制御信号に関連した信号を受け、制御信号を第２制御
回路２８に供給し、第１及び第２制御回路２６．２８か
らのスイッチング制御信号の周波数を等しくすると共に
、位相を異なるようにして、第１及び第２スイツチング
型直流電圧変換器のスイッチング導通期間が重ならない
ようにしている。第４図は、この様子を説明するための
波形図である。上述したように、第１及び第２制御回路
２６．２８からのスイッチング制御信号の位相を異なら
せることにより、第４図に示すように、電流Ｉａ及びＩ
ｂ（周波数は等しい）の位相を異ならせてスイッチング
導通期間（或いは、動作）が重ならないようにし、電流
Ｉｃ（＝Ｉａ＋Ｉｂ）の振幅をＩａ或いはＩｂと等しく
している。尚、第４図では、Ｉａ及びＩｂは、略々１８
０″位相がずれているが、Ｉａ及びＩｂのパルスが重な
らないようにすれば、位相差を１８０＠に限定する必要
はない。

第５図は、第３図に示した本発明の実施例の一具体例を
示す回路図である。尚、第３図のブロックに対応する第
５図の回路部分には同一参照番号を用いである。交流電
源ラインから、入力端子４０．４２及びライン番フィル
タ４４を介して整流φ平滑回路２０に加えられた交流電
圧は、両波整流形倍電圧整流器４６（ダイオード４８．
５０、及び直列接続したコンデンサ５２．５４から成る
）で整流・平滑され、接続点５１．５５間には、交流入
力電圧のピーク・ピーク電圧の略々倍の直流電圧が発生
する。整流・平滑回路２０は、上述した倍電圧整流器４
６の外に、コモン（共通）モード・チョーク５６、直列
接続したコンデンサ５８．６０、低圧用トランス６２．
４個のダイオードから成るブリッジ型両波整流器６４、
平滑コンデンサ６６．６８．７０．７２、及びレギュレ
ータ７４．７６等を有する。レギュレータ７４とコンデ
ンサ６８の接続点６９には、例えば１２ｖの直流電圧が
発生する。レギュレータ７６及びコンデンサ７２の接続
点（即ち、出力端子７３）には、例えば５ｖの直流電圧
が発生し、後述するスイッチング型直流電圧変換器を制
御す、４ＩＣ（集積回路）Ｕｌ、Ｕ２　（以下、単にＵ
ｌ、Ｕ２とする）、及び単安定マルチバイブレータＵ３
（以下、単にＵ３とする）に動作電圧として加えられる
。ライン・フィルタ４４及びコモンモード・チョーク５
６は、第５図のスイッチング・レギュレータ内部で発生
した高周波ノイズの外部漏洩（交流電源ラインを介して
）を防止し、他の電子機器に悪影響を与えないようにす
るために設けたものである。コンデンサ５８．６０の端
子電圧（接続点５９の電圧に対する接続点５７及び６１
の直流電圧（第１直流電圧））は、第１及び第２スイツ
チング型直流電圧変換器２２及び２４に加えられ、後述
するように、Ｕｌ及びＵ２によりスイッチング制御され
て、第２及び第３直流電圧として出力する。

第１スイツチング型直流電圧変換器２２は、入カドラン
ス８０及び出カドランス８２、入カドランス８０の一方
の２次側に接続したバイアス抵抗器８４．８６（接続点
を８５とする）、他方の２次側に接続したバイアス抵抗
器８８．９０（接続点を８９とする）、接続点８５．８
９に夫々ベースを接続したスイッチング・トランジスタ
９２．９４、このトランジスタ９２．９４の主電流路と
夫々並列接続したフライホイール−ダイオード９６及び
９８、出カドランス８２の２次側に接続したチョーク入
力形整流・平滑回路１００　（ダイオード１０２、チョ
ーク・コイル１０４、平滑用コンデンサ１０６、抵抗器
１０８から成る）、帰還抵抗器１１０、出力端子１１２
．１１４等から構成される。入カドランス８０の１次コ
イルの両端は第１制御回路２６に接続し、中点は整流・
平滑回路２０の接続点６９に接続している。トランジス
タ９２のコレクタは整流・平滑回路２０の接続点５７に
接続し、出カドランス８２の１次コイルの一端は整流・
平滑回路２０の接続点５９に接続し、トランジスタ９４
のエミッタは整流・平滑回路２０の接続点６１に接続し
ている。第１スイツチング型直流電圧変換器２２の出力
端子ｌ１２．１１４からは、後述するように、第１直流
電圧をスイッチング制御して得た第２直流電圧が出力す
る。

第２スイツチング型直流電圧変換器２４の構成は、上述
の第１スイツチング型直疏電圧変換器２２の構成と同一
であり、１人カドランス１８０（第１スイツチング型直
流電圧変換器２２の構成素子との対応を容易にするため
、参照番号は１００番違いにしである）及び出カドラン
ス１８２、入カドランス１８０の一方の２次側に接続し
たバイアス抵抗器１８４．１８６（接続点を１８５とす
る）、他方の２次側に接続したバイアス抵抗器１８８．
１９０（接続点を１８９とする）、接続点１８５．１８
９に夫々ベースを接続したスイッチング・トランジスタ
１９２，１９４、これらのトランジスタの主電波路と夫
々並列接続したフライホイール・ダイオード１９６及び
１９８、出カドランス１８２の２次側に接続したチョー
ク入力形整流・平滑回路２００（ダイオード２０２、チ
ョーク・コイル２０４、平滑用コンデンサ２０６、抵抗
器２０８から成る）、帰還抵抗器２１Ｏ２及び出力端子
２１２，２１４等から構成される。入カドランス１８０
の１次コイルの両端は第２制御回路２８に接続し、中点
は、第１スイツチング型直流電圧変換器２２の場合と同
様に、整流・平滑回路２０の接続点６９に接続している
。更に＄１スイッチング型直流電圧変換器２２の場合と
同様に、トランジスタ１９２のコレクタは整流・平滑回
路２０の接続点５７に接続し、出カドランス１８２の１
次コイルの一端は接続点５９に接続し、トランジスタ１
９４のエミッタは接続点６１に接続している。出力端子
２１２．２１４からは、後述するように、第１直流電圧
をスイッチング制御して得た第３直波電圧が出力する。

第１制御回路２６は、スイッチング型直流電圧変換器２
２を制御するＵｌ、及びＵｌに接続した複数の外付回路
素子から構成される。第５図の実施例では、Ｕｌとして
、テキサス・インスツルメント社製の５Ｇ３５２４　（
或いは、（株）日立製作所のＨＡ１７５２４Ｇ又はＨＡ
１７５２４Ｆ）を使用しているが、このＩＣに限定され
ないことは勿論である。Ｕｌは、内部に５ｖの基準電圧
源を有し、定周波数パルス幅変調方式を採用したＩＣで
あり、ピン６（図面のビン番号は実際のピン番号に対応
する）に接続したタイミング抵抗器３０２及びピン７に
接続したタイミング・コンデンサ３０４により動作周波
数が決定され、ピン７には、タイミング抵抗器３０２の
抵抗値及びタインミング・コンデンサ３０４の静電容量
で特定される「のこぎり」波が現われる。ピン１及び２
は、夫々Ｕｌ内部の誤差増幅器の反転及び非反転入力端
に接続している。ピンｌには、抵抗器１１Ｏと抵抗器３
０６とで分圧された出力端子１１２側からの帰還電圧が
印加され、この帰還電圧に応じてＵｌの出力端であるピ
ン１１−１２．１３−１４からの制御パルスのパルス幅
を制御している。ピン２には、抵抗器３０８及び３１０
で分圧されたピン１６（基準電圧出力端子）からの基準
電圧が印加される。ピン３（Ｕｌ内部の発振器出力端）
に接続したコンデンサ３１２は、上述の「のこぎり」波
の立下りに相当する期間（休止期間或いはデッドタイム
）を制御するためのものである。ピン３からの出力は１
周波数・位相制御回路３０のアンド・ゲート５２２の入
力端Ａに入力する。ピン８は接地端子であり、アースに
接続している。ピン９は、Ｕ１内部の誤差増幅器の出力
端に接続した端子であり、ピン９に接続した抵抗器３１
４及びコンデンサ３１５は、夫々、誤差増幅器の利得制
御用及び位相補償用である。Ｕｌ内部の電流制限保護回
路の非反転及び反転入力端は、夫々、ピン４及び５に接
続し、本実施例ではピン４は接地し、ピン５に第１スイ
ッチング直流電圧変換回路２２の抵抗器１０８の電圧降
下を供給している。このＵｌ内部の電流制限保護回路は
、出力端１１４側に流れる電流の一部を、ピン５を介し
て受けて、設定値以上の電流が流れると、Ｕ１内部の出
力段の動作を停止させるためのものである。ピン１１は
、Ｕｌ内部の第１出力トランジスタのエミッタに接続す
ると共に、第１スイツチング・トランジスタ３１６のベ
ース及びバイアス抵抗器３１８の一端に接続し、ピン１
２は、Ｕｌ内部の上述の第１出力トランジスタのコレク
タに接続すると共に、抵抗器３２０を介して電源電圧入
力端子３２２に接続している。この端子３２２には、整
流・平滑回路２０の電源電圧出力端子７３から、５ｖの
直流電圧が印加されている。一方、ピン１４は、Ｕｌ内
部の第２出力トランジスタのエミッタに接続すると共に
、第２スイツチング・トランジスタ３２４のベース及び
バイアス抵抗器３２６の一端に接続し、ピン１３は、Ｕ
ｌ内部の上述の第２出力トランジスタのコレクタに接続
すると共に、抵抗器３２８を介して電源電圧入力端子３
２２に接続している。第１及び第２スイツチング・トラ
ンジスタ３１６及び３２４は、後で詳しく説明するよう
に、Ｕｌ内部の第１及び第２出力トランジスタのオンΦ
オフに応じ、プッシュプル的に交互にオン・オフし、第
１スイツチング型直流電圧変換器２２の入カドランス８
０を駆動する。ピン１５は電源端子であり、ピン１５に
は、整流・平滑回路２０の接続点６９から、例えば１２
Ｖの動作電圧が印加されている。

第２制御回路２８は、第２スイツチング型直流電圧変換
器２４を制御する回路であり、スイッチング・レギュレ
ータ制御用のＵ２、及びＵ２に接続した複数の外付回路
素子から構成される。Ｕ２は、Ｕｌと同一種類のＩＣで
あり、第２制御回路２８は、第１制御回路２６のコンデ
ンサ３１２に対応する素子が存在しないことを除けば、
第１制御回路２６と同一構成である。但し、Ｕ２のピン
３（Ｕ２内部の発振器の出力端に接続）が、周波数・位
相制御回路３０のアンドφゲート５２２の出力端Ｃに接
続している。尚、第１制御回路２６の外付回路素子に対
応する第２制御回路２８の外付回路素子には、参照に便
利なように、１００番違いの番号を付して説明を省略す
る。　　　　・周波数・位相制御回路３０は、Ｕｌ及び
Ｕ２を制御し、スイッチング拳トランジスタ３１６．３
２４．４１６．４２４を同一周波数で且つ異なった位相
で制御する回路である。周波数・位相制御回路３０は、
アンドΦゲート５０２、インバータ５０４、Ｕ３（単安
定マルチバイブレーク）、Ｕ・　　３の時定数を決める
コンデンサ５０６及び抵抗器５０８、整流・平滑回路２
０の電源電圧出力端子７３から５ｖの動作電圧を受ける
電源電圧入力端子５１０、この端子５１０とＵ３の入力
端Ａ１及びＡ２との間に設けた抵抗器５１２、入力端Ｂ
がＵ３の出力端Ｑに接続したアンド・ゲート５２２、電
源電圧入力端子５１４とアース間に設けた抵抗器５１６
、コンデンサ５１８（接続点を５１９とする）及びダイ
オード５２０等から構成されている。Ｕ３は、例えば、
７４ＬＳ１２２型ＩＣである。図示の如く、接続点５１
９はＵ３のクリア端子ＣＬＨに接続し、Ｕ３の入力端Ｂ
ｌ及びＢ２はインバータ５０４の出力端に接続している
。

上述したように、アンド・ゲート５２２の入力端ＡはＵ
ｌのピン３に接続し、出力端ＣはＵ２のピン３に接続し
、一方、他のアンド・ゲート５０２の入力端Ａ及びＢは
、夫々、Ｕｌ及びＵ２のピン１３に接続している。Ｕ３
は、第５図の回路の電源オン後、クリア端子ＣＬＨに印
加される電圧が゛所定電圧に達するまで動作しない（出
力端Ｑからｒ高Ｊレベル信号（以下、Ｈレベル信号とす
る）を出力し続ける）。

次に、第５図の回路の動作を、第６図の波形図を参照し
て説明する。第６図において、改亙４はＵｌのピン７（
“Ｕｌ内部の発振器の入力端に接続）に現れる「のこぎ
り」波形、１診」はＵｌのピン３に現れるＵｌ内部の発
振器の出力波形、 １匹はＵ３のクリア端子ＣＬＨに印加される電源電圧波
形、 剰【ｐはＵｌのピン１２の電圧波形、 改廻ＪはＵｌのピン１３の電圧波形（即ち、アンド・ゲ
ート５０２の入力端Ａに加わる電圧波形）、 波形ＦはＵ２のピン１２に現れる電圧波形、Ｗ軸はＵ２
のピン１３の電圧波形、 Ｌ形−Ｈはインバータ５０４の出力波形、痕見」はＵ３
の出力端４の出力波形、 改亙ＪはアンドΦゲート５２２の出力波形であり、 ＴＩは第５図の回路の電源オンの時点、Ｔ２はＵ３のク
リア端子ＣＬＨに印加される電源電圧が所定値Ｐに達す
る時点、波形■のＴ３は時定数であり、周波数・位相制
御回路３０のタイミング・コンデンサ５０６の静電容量
をＣ３としタイミング抵抗器５０８の抵抗値をＲ３をす
ると、Ｔ３　＝０３φＲ３（１） である。尚、第１制御回路２６のタイミング抵抗器３０
２及びタイミング・コンデンサ３０４の抵抗値及び静電
容量を夫々Ｒ１及びＣＩ、第２制御回路２８のタイミン
グ抵抗器４０２及びタイミング・コンデンサ４０４の抵
抗値及び静電容量を夫々Ｒ２及びＣ２とすれば、 Ｃ１−Ｒ１！　　０．９Ｃ２・Ｒ２（２）Ｃ３・Ｒ３：
　　１．８Ｇ２・Ｒ２（３）９ の関係を満足するように、タイミング抵抗器の抵抗値及
びタイミング・コンデンサの静電容量を設定する。コン
デンサ３０４の初期電荷をゼロ（コンデンサ４０４も同
様）とし、第５図の回路の電源をオン（時点ＴＩ）した
とすると、Ｕｌのピン７にはＲ１及びＣＩで決まる波形
Ａの如き「のこぎり」波が発生する。Ｕｌのピン３（Ｕ
ｌ内部の発振器の出力端に接＃Ｓ）には、波形Ｂに示す
ように、波形Ａの立下り期間に対応するパルス幅を有す
るパルスが発生し、アンド・ゲート５２２の入力端子Ａ
に加えられる。尚、波形Ａの「のこぎり」波は、Ｕｌ内
部の比較器に入力され、同じくＵｌ内部の誤差増幅器の
出力と比較されるが、波形Ｂの波形Ａの「のこぎり」披
の立下りに対応する部分は、Ｕｌ内部の出力トランジス
タを不動作状態とするデッドタイム（休止期間）に相当
する。上述したように、Ｕ３は、そのクリア端子ＣＬＲ
に加わる電圧が所定値（第６図のＰ）に達する時点Ｔ２
までは不動作状態であり、アンド・ゲート５０２及びイ
ンバータ５０４を介してＵ３０ に入力する信号とは無関係に、Ｈレベル信号を出力端点
から出力するので（波形Ｉ参照）、アンド・ゲート５２
２の出力端Ｃからは、少なくとも時点Ｔ２までは、波形
Ｊに示すパルス（即ち、波形Ｂに対応するパルス）が出
力する。一方、波形Ｂの立下りに応じ、Ｕｌ内部の１対
の出力トランジスタは交互にオンする。したがって、こ
の１対の出力トランジスタの夫々のコレクタに接続して
いるピン１２及び１３の電圧波形は、波形り及びＥの如
くになる（但し、ピン１３にコレクタを接続したＵｌ内
部の出力トランジスタが最初にオンすると仮定しである
）。つまり、Ｕｌ内部の１対の出力トランジスタのオン
期間中には、波形り及びＥは「低」レベル（以下、Ｌレ
ベルとする）となり、ピン１２の電圧がＬレベルの場合
には、電源入力端子３２２から、電流が、「抵抗器３２
０」→「ビン１２Ｊ→ｒＵｌ内部の第１出力トランジス
タ」→「ピン１１」→「抵抗器３１８」→「アース」、
或いは、ピン１３の電圧がＬレベルの場合には、電源入
力端子３２２から、電流が、「抵抗器３２８」→「ビン
１３Ｊ→ｒＵ１内部の第２出力トランジスタ］→「ピン
１４Ｊ→「抵抗器３２６」→「アース」と流れるので、
外付のスイッチング会トランジスタ３１６及び３２４を
交互にオンする。

アンド・ゲート５２２の出力端Ｃからのパルス信号は、
Ｕ２のピン３（内部の発振器の出力端に接続）に入力す
るが、上述したように、Ｃ１・Ｒ１二　０．９Ｃ２・Ｒ
２であり、時定数は、Ｕ２の方がＵｌよりも大きいので
、Ｕ２内部の発振器の動作は、アンド・ゲート５２２の
出力端Ｃからのパルス信号に引き込まれ、このパルス信
号の立下りに応じてＵ２内部の１対の出力トランジスタ
は交互にオンする。尚、少なくとも、時点Ｔ２までは、
Ｕ２のピン１２及び１３に現れる電圧波形は、上述のＵ
ｌのピン１２及び１３の電圧波形と同様である（波形Ｆ
及びＧ参照）（但し、Ｕ２は、Ｕｌと同一種類のＩＣな
ので、上述の場合と同様に、ピン１３にコレクタを接続
したＵ２内部の第２出力トランジスタが最初にオンする
と仮定しである）。更に、上述の場合と同様に、Ｕ２内
部の１対の出力トランジスタのオン期間中、波形Ｆ及び
ＧはＬレベルとなり、ピン１２の電圧がＬレベルの場合
には、電源入力端子４２２から、電流が、「抵抗器４２
０」→「ピン１２」→ｒＵ２内部の第１出力トランジス
タ」→「ピンｌｌ」→「抵抗器４１８」→「アース」、
或いは、ピン１３の電圧がＬレベルの場合には、電源入
力端子４２２から、電流が、「抵抗器４２８」→「ピン
１３Ｊ→ｒＵ２内部の第２出力トランジスタ」→「ピン
１４Ｊ→「抵抗器４２６」→「アース」と流れるので、
外付のスイッチング・トランジスタ４１６及び４２４を
交互にオンする。

さて、スイッチング・トランジスタ３１６が、波形りの
Ｌレベルに相当する期間オンすると、電流が、「整流・
平滑回路２０の接続点６９」→「入カドランス８０の１
次コイルの中点］→［入カドランス８０の１次コイルの
上半分（図面上、以下同じ）」→「スイッチング・トラ
ンジスタ３１８Ｊ→「アース」と流れ、入カドランス８
０の２次コイルの上半分に誘導電流が流れてトランジス
タ９２をオンする。したがって、整流・平滑回路２０の
接続点５７から、電波が、「トランジスタ９２」→「出
カドランス８２の１次コイル」→「接続点５９」と流れ
る。即ち、接続点５７、トランジスタ９２、出カドラン
ス８２の１次コイル、接続点５９、コンデンサ５８から
成る閉回路を電流が流れる。出カドランス８２の１次コ
イルに流れる電流により２次コイルに発生した誘導電流
は、整流・平滑回路ｌＯＯで整流・平滑されて、出力端
子１１２及び１１４に電圧（第２直流電圧）が発生する
。

同様に、スイッチング争トランジスタ３２４が、波形Ｅ
のＬレベルに相当する期間オンすると、電流が、「整流
・平滑回路２０の接続点６９」→「入カドランス８０の
１次コイルの中点」→「入カドランス８０の１次コイル
の下半分」→「スイッチング・トランジスタ３２４」→
「アース」と流れ、入カドランス８０の２次コイルの下
３ 半分に誘導電波が流れてトランジスタ９４をオンする。

したがって、整流・平滑回路２０の接続点５９から、電
波が、「出カドランス８２の１次コイル」→［トランジ
スタ９４」→「接続点ａｌｌと流れる。即ち、接続点５
９、出カドランス８２の１次コイル、トランジスタ９４
、接続点６１、コンデンサ６０から成る閉回路を電流が
流れる。

上述の場合と同様に、出カドランス８２の１次コイルに
流れる電波によって２次コイルに発生した電流は、整流
・平滑回路１００で整流・平滑されて、出力端子１１２
及び１１４に電圧（第２直流電圧）が発生する。

第２スイツチング型直流電圧変換器２４及び第２制御回
路２８に関しても、上述の場合と同様に、スイッチング
・トランジスタ４１６が、波形ＦのＬレベルに相当する
期間オンすると、電流が、「整流・平滑回路２０の接続
点６９」→「入カドランス１８０の１次コイルの中点」
→「入カドランス１８０の１次コイルの上半分（図面上
、以下同じ）」→「スイッチング・トランジスタ４４ １６Ｊ→「アース」と流れ、入カドランス１８０の２次
コイルの上半分に誘導電流が流れてトランジスタ１９２
をオンする。したがって、整流・平滑回路２０の接続点
５７から、電流が、［トランジスタ１９２」→「出カド
ランス１８２の１次コイル」→「接続点５９」と流れる
。即ち、接続点５７、トランジスタ１９２、出カドラン
ス１８２の１次コイル、接続点５９、コンデンサ５８か
ら成る閉回路を電流が流れる。出カドランス１８２の１
次コイルに流れる電流により２次コイルに発生した電流
は、整流・平滑回路２００で整流争平滑されて、出力端
子２１２及び２１４に電圧（第３直流電圧）が発生する
。同様に、スイッチング・トランジスタ４２４が、波形
ＦのＬレベルニ相当する期間オンすると、電流が、「整
流・平滑回路２０の接続点６９」→「人カドランス１８
０の１次コイルの中点」→「入カドランス１８０の１次
コイルの下半分」→「スイッチング番トランジスタ４２
４」→「アース」と流れ、入カドランス１８０の２次コ
イルの下半分に誘導電流が流れてトランジスタ１９４を
オンする。したがって、整流・平滑回路２０の接続点５
９からの電流が、「出カドランス１８２の１次コイル」
→［トランジスタ１９４」→「接続点６１」と流れる。

即ち、接続点５９、出カドランス１８２の１次コイル、
トランジスタ１９４、接続点６１、コンデンサ６０から
成る閉回路を電流が流れる。出カドランス１８２の１次
コイルの電流によって２次コイルに発生した誘導電波は
、整流・平滑回路２００で整流の平滑されて、出力端子
２１２及び２１４に電圧（第３直流電圧）が発生する。

上述したように、電源オン（時点Ｔｌ）からＵ３のクリ
ア端子ＣＬＨに印加される電圧が、所定電圧Ｐになる時
点Ｔ２までは、第１制御回路２６及び第２制御回路２８
のスイッチング・トランジスタ３２４と４２４は同時に
オンしく波形Ｅ及びＧ参照）、一方、スイッチング・ト
ランジスタ３１６と４１６は同時にオンする（波形り及
びＦ参照）。したがって、スイッチング・トランジスタ
３２４と４２４が同時にオンした場合には、コンデンサ
６０からは、何れかのスイッチング・トランジスタがオ
ンした場合の倍の電流が流れ（コンデンサ５８からは電
流は流れない）、逆に、スイッチング・トランジスタ３
１６と４１６が同時にオンした場合には、コンデンサ５
８からは、何れかのスイッチング−トランジスタがオン
した場合の倍の電流が流れる（コンデンサ６０からは電
流は流れない）。つまり、コンデンサ５８及びコンデン
サ６０の一方のみから電力を得ているので。

この状態が続ければ、大電力を得ることは困難であると
共に、従来例について説明したように、外部に対してＥ
ＭＩの虞がある。

したがって、第５図の実施例では、次に説明するように
、時点Ｔ２以降、Ｕｌ及びＵ２内部の発振器の出力信号
の位相を１８０’異ならせて、コンデンサ５８及びコン
デンサ６０の両方から同時に電力を得るようにして、Ｅ
ＭＩの虞のない大電力用のスイッチング・レギュレータ
を実現している。

時点Ｔ２後に、Ｕｌのピン３から最初に出力されるパル
ス（Ｂ−１）（波形Ｂ）の立下りに応じ、０１のピン１
３の電圧は、波形Ｅに示すようにＬレベルとなる。この
時点では、Ｕ３の入力端Ｂｌ及びＢ２に入力する信号は
Ｌレベルなので（波形Ｈ）、Ｕ３の出力端ＱからはＨレ
ベルの信号が出力している（波形Ｉ）。したがって、ア
ンド・ゲート５２２の出力端Ｃからは、パルス（Ｂ−１
）に対応するパルス（Ｊ−１）が出力する（波形Ｊ）、
このパルス（Ｊ−１）の立下りに　“応じ、Ｕ２のピン
１３の電圧はＬレベルとなる（波形Ｇ）。Ｕｌ及びＵ２
のピン１３からのＬレベルの信号は、アンド・ゲート５
０２に加えられるので、インバータ５０４の出力はＨレ
ベルとなる（波形Ｈ）。したがって、Ｕ３は、時定数Ｔ
３で決まる期間中、その出力端ＱからＬレベルの信号を
出力する（波形Ｉ）。このため、アンド・ゲート５２２
の出力端Ｃからは、パルス（Ｂ−１）の次のパルス（Ｂ
　−２）に対応するパルスは出力しない。時点Ｔ４でＵ
３の出力端Ｑからの信号がＨレベルとなると１時点Ｔ４
後の最初のノくル８ ス（Ｂ−３）に対応して、アントリゲート５２２の出力
端Ｃから、パルス（Ｊ−２）が出力し、このパルスの立
上りに応じて、Ｕ２のピン１２の電圧はＬレベルとなる
（波形Ｆ参照）。以後、波形Ｂのパルス（１３−４）及
び（Ｂ−５）に対応して、夫々、パルス（Ｊ　−３）及
び（Ｊ−４）が発生し、このパルス（Ｊ　−３）及び（
Ｊ−４）の立トリに応じて、Ｕ２のピン１３及び１２か
ら、波形Ｇ及びＦに示す如きパルスが発生する。

即ち、Ｕ２の動作を１周期休止させるように、時定数Ｔ
３を設定しく例えば、上述の（３）式の如＜）、Ｕｌの
ピン１３とＵ２のピン１２の出力波形、及びＵｌのピン
１２とＵ２のピン１３の出力波形を一致させている。つ
まり、スイッチング・トランジスタ３２４と４１６、及
びスイッチング・トランジスタ３１６と４２４を夫々同
時のオンすることにより、コンデンサ５８及びコンデン
サ６０から同時に第１及び第２スイツチング型直流電圧
変換器２２．２４に電力を供給し、第１スイツチング型
直流電圧変換器２２の出力電圧（第ｌ直流電圧）及び第
２スイツチング型直流電圧変換器２４の出力電圧（第２
直流電圧）を安定化できる。換言すれば、コンデンサ５
８或いはコンデンサ６０の両方から、第１及び第２スイ
ツチング型直流電圧変換器２２．２４に電力を供給して
いるので、電力容量が大となり、両スイッチング型直流
電圧変換器へ供給する電流の振幅を低く押えることがで
きる。したがって、大電力を出力することができると共
に、ＥＭＩを防止することができる。

光８１１Ｌ！２Ｍ−釆 以上の説明から明らかなように、本発明によれば、２個
のスイッチング型直流電圧変換器のスイッチング周波数
を等しくし、且つ位相を異ならせて夫々のスイッチング
導通期間を重ならないようにすることにより、小型で且
つ大電力であり、しかもＥＭＩの虞が非常に少ないスイ
ッチング・レギュレータを実現できる。

」引Ω変形・変更 以上、本願発明の好適実施例について説明した１ が、所謂当業者は、上述の実施例に基づいて種々の変形
・変更を行なうことは容易である。例えば、スイッチン
グ型直流電圧変換器を３個以上使用する場合には、２つ
のグループに分け、各グループ内では同一周波数で且つ
同一位相でスイッチング動作を行ない、各グループ間で
は、スイッチング周波数を等しくして位相を１８０”異
なるようにしてもよい。更に、スイッチング型直流電圧
変換器を３個以上使用する場合には、上述の方法とは異
なり、各スイッチング型直流電圧変換器に加えるスイッ
チング制御信号の周波数を等しくし、位相を異なるよう
にしてもよい０例えば、４個のスイッチング型直流電圧
変換器を使用する場合には、スイッチング制御信号の位
相を９０″づつずらしてもよい。更に又、第５図に示し
た実施例では、第２制御回路２８及び周波数・位相制御
回路３０を使用しないで、第１制御回路２６の出力端（
トランジスタ３１６及び３２４のコレクタ）を入カドラ
ンス８０及び１８０の１次コイルの両端に接続し、入カ
ドランス１８０の１次コイ２ ルの極性を反転してもよい。或いは、入カドランス１８
０の１次側の極性を反転する代りに、トランジスタ３１
６，３２４及び入カドランスｌａ。

間にインバータを挿入してもよい。更に又、スイッチン
グ型直流電圧変換器は、プッシュプル型に限定されるこ
とはなく、シングルエンド型でもよい。

【図面の簡単な説明】

第１図は従来例を説明するためのブロック図、第２図は
第１図を説明するための波形図、第３図は本発明の実施
例の基本原理を説明するためのブロック図、第４図は第
３図を説明するための波形図、第５図は本発明の実施例
の具体回路図、第６図は第５図を説明するための波形図
である。 ２０：整流・平滑回路 ２２：第１スイツチング型直波電圧変換器２４：第２ス
イツチング型直疏電圧変換器２６：第１制御回路 ２８：第２制御回路 ３０：周波数・位相制御回路 特許出願人 ソニーφテクトロニクス株式会社 代理人　弁理士　査問　俊明

Claims (1)

【特許請求の範囲】
1. 第１直流電圧から第２直流電圧を発生する第１スイツチ
   ング型直波電圧変換器と、上記第１直流電圧から第３直
   流電圧を発生する第２スイツチング型直流電圧変換器と
   、少なくとも上記第２直流電圧に応じて上記第１及び第
   ２スイツチイング型直流電圧変換器のスイッチング動作
   を制御する制御回路とを具え、上記第１及び第２スイツ
   チング型直流電圧変換器のスイッチング動作は、周波数
   が等しく且つスイッチング導通期間が重ならないように
   位相が異なることを特徴とするスイッチング・レギュレ
   ータ。