KR100283789B1

KR100283789B1 - 리플 스티어링을 구현하는 전압변환기 장치 및 이를 이용한 전류원 및 제어회로

Info

Publication number: KR100283789B1
Application number: KR1019970043167A
Authority: KR
Inventors: 요셉 마레오
Original assignee: 클라크 3세 존 엠.; 내셔널 세미콘덕터 코포레이션
Priority date: 1996-09-27
Filing date: 1997-08-29
Publication date: 2001-03-02
Also published as: KR19980024211A; DE19737213A1; US5786990A

Abstract

출력전압이 적어도 하나의 스위치의 듀티싸이클에 의하여 결정되며 리플 스티어링회로를 포함하는 전압변환기와, 출력전류가 적어도 하나의 스위치의 듀티싸이클에 의하여 결정되며 리플 스티어링회로를 포함하는 전류원이 개시된다. 실시예에서, 전압변환기는 적어도 하나의 결합된 스위치쌍, 결합된 스위치쌍의 듀티싸이클을 제어하기 위한 회로 및 리플 스티어링회로를 포함한다. 바람직하게, 전압변환기는 트랜스포머, 입력측, 출력측 및 입력측상에 구현되는 리플 스티어링회로를 포함한다. 제 1 류에서의 전압변환기의 예가 포워드 변환기, 플라이백 변환기 및 풀 브리지 포워드 변환기이다. 다른 실시예에서, 본 발명은, 트랜스포머, 입력측, 출력측, (제 1 스위치, 적어도 하나의 제 1 커패시터 및 트랜스포머의 기본권선을 포함하는) 입력측상의 제 1 브랜치, (제 2 스위치, 적어도 하나의 제 2 커패시터, 및 트랜스포머의 기본권선을 포함하는) 입력측상의 제 2 브랜치, 스위치들 각각의 듀티싸이클을 제어하기 위한 제어회로 및 입력측상에 리플 스티어링회로를 포함하는, 하프 브리지 전압 변환기이다. 다른 실시예에서, 발명은 트랜스포머, 입력측, 출력측, 입력측상의 스위치, 스위치의 듀티싸이클을 제어하기 위한 제어회로 및 입력측과 출력측의 양측상의 리플 스티어링회로를 포함하는 SEPIC 전압변환기이다.

Description

리플 스티어링을 구현하는 전압변환기 장치 및 이를 이용한 전류원 및 제어회로

본 발명은 출력전압(또는 전류)이 입력전압에 관련된 전압을 수신하는 적어도 하나의 스위치의 듀티싸이클에 의하여 결정되는 형태의 전압변환 (또는 전류원) 회로에 관한 것이다. 특히, 본 발명은 리플 스티어링을 구현하는 이러한 형태의 전압변환(또는 전류원) 회로에 관한 것이다.

리플 스티어링은 다양한 회로에서 구현되고 있으며, 이러한 회로중 약간이 죠셉 마레로 및 크리스토퍼 펭에게 1991년 8월 6일자로 발행된 미국특허 제5,038,263호에 기술되어 있다. 예를 들어, 미국특허 5,038,263호는 포워드 변환기(US 5,038,263호의 제6도 및 제7도를 참조), 플라이백 변환기(US 5,038,263의 제10도0 내지 제12도 참조) 및 푸쉬풀 변환기(US 5,038,263의 제15도 참조)를 포함하며, 리플 스티어링을 구현하는 여러 형태의 전압변환회로를 도시한다. 그러나, 덜 비싼 스위치(즉, 트랜지스터)를 사용하여 제어가능한 (리플 스티어링을 구현하는) 전압변환회로를 구현하는 비용을 낮추는 것이 바람직하다.

본 발명은 그와같이 개량된 전압변환회로를 제공하며, 각각의 스위치는 동일한 입력전압에 반응하여 동일한 출력전압을 생성하도록 설계된 종래의 전압변환회로에서 스위치 양단에 인가되는 최대전압보다 그것의 양단에 인가되는 더욱 낮은 최대전압으로 동작한다. (입력전압보다 더욱 크고 그리고 더욱 작은 출력전압들을 포함하는) 출력전압의 대역에서의 선택된 하나를 (입력전압에 반응하여) 발생하기 위하여 제어가능하며 리플 스티어링을 구현하는 전압변환기를 설계하는 것이 바람직하다. 그러나, 두개의 이전의 문장에서 언급된 목적을 어떻게 달성할 것인가에 대해서는 본 발명이 이루어지기전까지는 (특정 형태를 가진 것이) 알려지지 않았다.

SEPIC 변환기로서 알려진 형태의 전압변환기가 파워 인자 정정에 폭넓게 사용되고 있다. 이러한 형태의 회로를 사용할 때에 주요 문제점은 평균입력전류가 감지되어야 하지만, SEPIC 변환기는 불연속 도전 모드에서 크게 맥동하는 입력전류를 가진다는 점이다. 그래서, SEPIC 변환기는 이러한 큰 맥동 전류로부터 평균전류를 추출해야만 하고, 이는 설계를 굉장히 복잡하게 한다. (본 발명에 따라) SEPIC 변환기에서 리플 스티어링의 구현은 입력전류를 평균값으로 한다는 점이며, 이것이 SEPIC 변환기의 회로설계를 탁월하게 단순화할 것이다.

본 발명에서는 스위치의 하나 또는 그 이상의 쌍의 듀티싸이클을 제어하여 출력전압을 결정하도록 하는 제어가능 전압변환기등을 제공하는 것이다.

제1도는 발명을 구현하는 이중 스위치 포워드 변환기의 개략도.

제1(a)도는 제1도 회로의 다른 실시예의 출력부분의 개략도(제1(a)도는 제1도의 출력부분을 대치하기 위한 것이다.).

제1(b)도는 제1도 회로의 다른 실시예의 일부의 개략도 (추가 저항(RF)을 포함하며 광커플러 및 피드백회로(12)대신에 광커플러 및 피드백회로(12´)를 포함하는 점이 제1도의 대응 부분과 다른 점이다.).

제2도는 리플 스티어링을 구현하는 회로를 포함하지 않는 2-트랜지스터 포워 드 변환기의 개략도.

제3도는 본 발명의 실시예 2에 따른 플라이백 변환기의 개략도.

제4도는 본 발명의 실시예 3에 따른 풀 브리지 포워드 변환기의 개략도.

제5도는 본 발명의 실시예 4에 따른 하프 브리지 포워드 변환기의 개략도.

제6도는 본 발명의 실시예 5에 따른 SEPIC 변환기의 개략도.

제7도는 입력측이 출력측과 절연된, 제6도의 SEPIC 변환기의 변형예의 개략도.

* 도면의 주요부분에 대한 부호의 설명

10 : 입력필터 12 : 광커플러 및 피드백회로

14 : 보조 전압원 16 : 제어회로

PWM : 펄스폭 변조회로

본 발명의 실시예 1에서, 본 발명은 스위치의 하나 또는 그 이상의 쌍의 듀티싸이클을 제어 함으로써 출력전압이 결정되는 제어가능 전압변환기이며, 그 전압변환기는 적어도 하나의 결합된 스위칭쌍, 결합된 스위치쌍의 듀티싸이클을 제어하기 위한 회로 (그래서 출력전압을 제어함), 및 리플 스트어링 회로를 포함한다.

바람직하게, 전압변환기는 트렌스포머, 트랜스포머의 기본측을 구동하는 입력측, 트랜스포머의 제 2 측에 의하여 구동되는 출력측, 및 입력측상에서 구현되는 리플 스티어링 회로(“입력측 리플 스티어링회로”)를 포함한다. 선택적으로, 출력측상에 구현되는 리플 스터어링회로 또는 리플 스티어링 회로는 입력측상애 구현되고 추가 리플 스티어링회로는 출력측상에 구현된다. 또한, 바람직하게, 각각의 결합된 스위칭쌍은 한쌍의 트랜지스터이며, 제 1 쌍의 트랜지스터들이 모두 온될때, 적어도 제 1 쌍의 트랜지스터는 전류가 트랜지스터들중 하나를 통하여 트랜스포머의 기본측으로 그리고 나서 다른 트랜지스터로 흐르도록 입력측상에 연결되고, 입력측 리플 스티어링 회로는 제 1 쌍의 트랜지스터들이 모두 오프될 때 전류를 위한 경로를 제공하여, 변환기의 입력전류가 맥동보다 연속적이 될 것이다.

실시예들의 제 1 분류에서 전압변환기의 예들로는 2-스위치 포워드 변환기, 2-스위치 플라이백 변환기 및 풀 브리지 포워드 변환기가 있다.

실시예들의 제 2 분류에서, 본 발명은 입력전압에 반응하여 제어가능한 출력전압을 나타내기 위한 하프 브리지 전압변환기이다. 변환기는 트랜스포머, 트랜스 포머의 기본측을 구동하는 입력측, 트랜스포머의 제 2 측에 의하여 구동되는 출력 측 (제 1 스위치, 적어도 하나의 제 1 커패시터 및 트랜스포머의 기본권선을 포함하는) 입력측상의 제 1 브랜치, (제 2 스위치, 적어도 하나의 제 2 커패시터 및 트 랜스포머의 기본권선을 포함하는) 입력측상의 제 2 브랜치, 각각의 스위치들의 듀티싸이클을 제어하기 위한 제어회로 (출력전압을 제어함) 및 입력측상의 리플 스티어링 회로를 포함한다. 제 1 스위치가 닫히고 제 2 스위치가 열릴 때, 전류는 제 1 브렌치를 동하여 흐르지만 제 2 브랜치를 통하여 흐르지 않으며, 제 1 스위치가 열리고 제 2 스위치가 닫힐 때, 전류는 제 2 브랜치를 통하여 흐르지만 제 1 브랜치로는 흐르지 않는다. 리플 스티어링 회로는 양 스위치가 열릴 때 전류흐름을 위한 경로를 제공한다. 선택적으로, 추가적인 리플 스티어링 회로가 출력측상에 구현된다. 바람직하게는, 각각의 스위치는 트랜지스터이다.

실시예의 제 3 분류에서, 본 발명은 입력전압에 반응하여 제어가능한 출력전압을 출력하기 위한 SEPIC 전압변환기이다. 변환기는 두 개의 인덕터 , 내부 커패시터의 양단에 전압을 발생하는 입력측, 양 인덕터에 의하여 구동되는 출력측, 입력측상의 스위치, (출력전압을 제어하도록) 스위치의 듀티싸이클을 제어하기 위한 제어회로, 입력측상의 리플 스티어링 회로, 및 출력측상의 추가 리플 스티어링 회로를 포함한다. 바람직하게, 스위치는 트랜지스터이다. 또한 바람직하게, 입력측은 출력측으로부터 전기적으로 절연된다.

다른 실시예들에서, 발명은 출력전류가 한 개 또는 그이상의 스위치쌍의 듀티싸이클을 제어함으로써 결정되는 제어가능한 전류 원으로, 전류원은 적어도 하나의 결합된 스위치쌍, 결합된 스위치쌍의 듀티싸이클을 제어하기 위한 회로(그래서, 출력전류를 제어함), 및 리플 스티어링 회로를 포함한다. 바람직하게, 전류원은 트랜스포머, 트랜스포머의 기본측을 구동차기 위한 입력측, 트랜스포머의 제 2 측에 의하여 구동되는 출력측, 및 입력측상에 구현되는 리플 스티어링 회로를 포함한다. 선택적으로, 출력측상에 구현되는 리플 스티어링 회로 또는 리플 스티어링회로는 입력측상에 구현되고 추가 리플 스티어링 회로는 출력측상에 구현된다.

제1도, 제3도 및 제4도의 각각의 실시예들은 적어도 하나의 “결합된” 스위치쌍을 포함한다. 각 스위치쌍에서 스위치들은 양 스위치들이 동시에 “열리거나” 또는 “닫히도록” 하기 위하여 제어되는 점에서 “결합”된다. 예를 들어, 제1도 (또는 제3도)의 트랜지스터(Q1 및 Q2)는 결합된 스위치쌍이면, 제4도의 트랜지스터(Q3 및 A6)도 결합된 스위치쌍이다.

바람직한 실시예에서, 본 발명은 이중 스위치 및 리플 스티어링을 구현하는 회로를 포함하는 포워드 변환기이다. 그와 같은 바람직한 실시예의 예는 제1도의 포워드 변환기이다. 비교의 목적을 위하여, 제2도는 리플 스티어링회로를 포함하지 않으며 그래서 본 발명을 구현하지 않는 이중 스위치 (2-트랜지스터) 포워드 변환기이다. 제1도의 포워드 변환기 (및 제2도의 포워드 변환기)의 기능은 입력전압(Vdc)을 출력전압(Vo)으로 변환하는 것이다. 양 회로에서, 출력전압(Vo)은 부하저항(R_L)에 의하여 표시되는 부하의 양단에 인가된다. 출력전압(Vo) 대 입력전압(Vdc)의 비는 제어회로(16)내의 스위치(Q1 및 Q2)의 듀티싸이클을 변화시킴으로써 제어가능하다. 스위치(Q1 및 Q2)는 양자가 항상 동일한 상태(“온” 또는 “오프”)를 가지도록 제어된다. 포워드 변환기는 전압변환회로의 잘 알려진 형태이며, 그것은 구성과 기능이 이미 잘알려진 것이기 때문에, 여기에서 상세하게 기술되지는 않는다. 다음의 설명은 종래의 포워드 변환 회로설계에 대한 발명적인 개량에 초점을 둔 것이다.

제1도는 입력필터(10), 제어회로(16), (기본권선이 L4, L5 및 L6이고, 제 2 권선이 L7 및 L8 인) 트랜스포머(T2), (도시된 것처럼 필터(10) 및 권선(L4, L5 및 L6)이 직렬로 접속된) 인덕터(L_ext) 및 커패시터(C1 및 C2), (제어회로(16)내에서 펄스폭변조회로(PWM)의 동작을 위하여 필요한 전압(V_ax)을 공급하기 위한) 보조전압원(14), (도시된 것처럼 트랜스포머(T2)의 제 2 권선과 부하(R_L)사이에 접속되는) 다이오드(D5 및 D6), 인덕터(L8) 및 커패시터(C4)를 포함하는 출력회로, (순간 출력전압을 표시하는 피드백신호를 발생하며 스위치(Q1 및 Q2)의 듀티싸이클을 제어하기 위하여 제어전압을 발생할 때 회로(PWM)에 의하여 사용을 위한 펄스폭변조회로(PWM)에 광커플러를 통하여 그와같은 피드백신호를 공급하는) 광커플러 및 피드백회로(12)를 포함한다. 각각의 권선(L4 및 L6)은 권선(L5)의 것과 반대의 극성을 가지고 권취되고, (제1도에 표시되는 것처럼) 권선(L5)은 Np의 권선수를 가지고 권선(L4 및 L6)은 Np/2의 권선수를 가진다. 제어회로(16)는 제1도에서 도시된 것처럼 접속된, 펄스폭변조회로(PWM), (각각이 NMOS 트랜지스터인) 스위치(Q1 및 Q2), 기본권선은 L1으로 이루어지고 2차 권선은 L2 및 L3인 트랜스포머(T1), 및 다이오드(D1 및 D2)를 포함한다. 또한 제1도의 변환기의 전형적인 장치에서 포함되는 것으로서 (제1도에는 도시되어 있지않음), (제1도의 회로의 동작의 개시부터 보조전압원(14)이 전압(V_ax)을 발달시킬때까지) 초기 동작주기동안 펄스폭변조기(PWM)의 단자(V_in)에 초기 스타트-업 전압을 공급하는 스타트-업 회로이다. 초기동작주기에 계속하여, 스타트-업 전압대신에, 전압(V_ax)이 펄스폭변조기(PWM)의 단자(V_in)에 공급된다.

펄스폭변조기(PWM)근 (귄선(L1)에 접속되는) 출력단자(Q)에서 하이레벨 또는 로우레벨을 가지는 구형파전압을 나타낸다. PWM은 이 전압이 주기적으로 제 1 형(하이-로우 또는 로우-하이)의 변화를 일으키고, 제 1 형의 연속적인 전이사이의 제어가능한 순간에 반대형 (로우-하이 또는 하이-로우)의 전이를 일으킨다.

NMOS 트랜지스터(Q1 및 Q2)는 두 개가 모두 동시에 (소오스와 드레인 각각의 사이에 흐르는 전류를 가지고) “온” 또는 (소오스와 드레인사이에 특별한 전류의 흐름이 없이) “오프”되도록 펄스폭변조기(PWM)에 의하여 제어된다. 듀티싸이클은 제1도의 회로에 의하여 나타난 출력전압(Vo)과 제1도에 대한 입력전압(Vdc)의 비를 결정한다.

Vo/Vdc = kD = k(To/T),

여기에서, k = M(Ns/Np), M은 변환기의 효율, D는 스위치(Q1 및 Q2)의 듀티싸이클(To/T), T는 이전의 문단에서 정의되는 주기, To는 (스위치(Q1 및 Q2)가 온인동안) 각 주기(T)의 “온”부분이다. 이러한 설명에 후속하여, (제1도의 실시예를 포함한) 모든 실시예와 관련하여, 단순화하기 위하여 M = 100%인 것으로 가정되지만, M이 100%보다 작은 경우를 고려하기 위하여 입력과 출력전압 사이의 특정관계를 수정하는 방법은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의하여 인식될 것이다.

다시 제1도를 참조하여, 정상 동작동안, 주기(T)는 고정되지만 시간(To)는 가능한 거의 일정하게 출력전압(Vo)을 유지하기 위하여 (회로(12)로부터 PWM에 공급되는 피드백전압에 반응하여) 변한다. 회로(PWM)는 다음과 같이 트랜지스터(Q1 및 Q2)를 제어한다. 회로(PWM)의 출력단자(“Q”)에서의 전압(및 트랜스포머(T1)의 기본권선(L1)의 양단의 전위차)은 (트랜스포머의 제 2 권선(L2 및 L3)이 트랜지스터(Q1 및 Q3)를 턴온하기 위하여 효율적으로 고전위에서 트랜지스터(Q1 및 Q2)의 제어게이트를 홀드시키는) 차이 또는 (트랜스포머의 제 2 권선(L2 및 L3)이 트랜지스터(Q1 및 Q2)를 턴오프시키기 위하여 충분히 저전위에서 NMOS 트랜지스터(Q1 및 Q2)의 제어게이트를 홀드시키는) 로우이다.

보조전압원(14)은 펄스폭변조기(PWM)의 단자(V_in)에 (펄스폭변조기(PWM)의 동작을 위하여 필요한) 전압(V_ax)을 공급한다. 소오스(14)는 (트랜스포머(T2)의 제 2 권선으로 권취되며 N_aux권선수를 가지는) 권선(L10)과 로우패스필터를 만들기 위하여 도시된 것처럼 접속된 다이오드(D3 및 D4), 인덕터(L9) 및 커패시터(C3)를 포함한다. (실질적으로 일정한 양 입력전압(Vdc)과 출력전압(Vo)를 가지고) 전형적인 동작동안 전압(V_ax)은 (To/T)(V dc)에 의하여 승산된 권선수비에 의하여 결정되는 진폭 (Np/N_aux) (To/T)(Vdc)를 가지며, 실질적으로 일정할 것이다.

(다이오드(D5 및 D6), 인덕터(L8) 및 커패시터(C4)를 포함하는) 제1도의 회로의 출력측은 로우패스필터로서 기능을 하며 트랜스포머(T2)의 제 2 권선의 양단의 구형파전압을 정류하여 구형과의 평균값이 부하(R_L)의 양단의 출력전압을 나타낸다.

회로(PWM)는 광커플러 및 피드백회로(12)로부터 회로(PWM)의 “F.B.”단자로 공급되는 (순간 출력전압(Vo)을 표시하는) 피드백신호에 반응하여 제어전압을 발생 하기 위하여 (종래의 타입인) 제어신호 발생회로를 포함한다. 회로(12)는 (이후에 기술된 방법으로 제어전압 발생회로가 동작하는 것을 허용하는 동안) 노드(2)와 출력접지로부터 회로(PWM)의 제어전압 발생회로를 광학적으로 격리시킨다.

회로(12)내의 제어전압 발생회로에 의하여 발생된 제어전압은 회로(PWM)가 그것의 출력단자(Q)에서 다른 형태의 전이를 나타내는 (상기에서 정의된 “제 1 형” 의 연속 전이사이의) 시점을 결정한다 (선택적으로, 제어 전압은 회로(PWM)가 단자(Q)에서 양 형태의 전이를 나타내는 시점을 결정한다). 그래서, 제어전압은 스위치(Q1 및 Q2)의 듀티싸이클을 결정한다. 회로(PWM)내의 제어전압 발생회로는 다음과 같이 음의 피드백을 구현한다. 출력전압(Vo)이 소망 레벨이상으로 상승할 때, 스위치(Q1 및 Q2) 가 듀티싸이클에서의 감소를 가져오도록 제어전압을 가변시키고 (그래서 출력전압을 감소시키고); 그리고 출력전압(Vo)이 소망 레벨이하로 하강할 때, 스위치(Q1 및 Q2)의 듀티싸이클이 증가하도록 제어전압을 가변시킨다.

비록 제1도의 회로가 트랜지스터쌍(Q1 및 Q2)을 대체하는 단일의 트랜지스터 스위치를 가지고 재설계될 수 있을지라도, 그와 같은 단일 트랜지스터는 트랜지스터(Q1) (또는 Q2)가 동작해야 하는 전압보다 그것의 양단(예를 들어 소오스 및 드레인의 양단)에 두배의 전압을 가지고 동작하는 용량을 가질 필요가 있다 특히, V_g가 노드(1)에서의 전압인, 각각의 트랜지스터들(Q1 및 Q2)은 소오스 및 드레인 양단에서 0 볼트에서부터 약 V_g까지의 영역의 전압을 가지고 동작해야하며, 트랜지스터쌍(Q1 및 Q2)을 대체하는 단일의 트랜지스터는 그것의 소오스 및 드레인 양단에 0 에서부터 2V_g까지의 더욱 넓은 영역에서의 전압을 가지고 동작할 필요가 있다. 전형적으로, 낮은 용량의 커패시터 스위치의 용량의 두배를 가지는 단일의 스위치 보다 두 개의 낮은 용량의 스위치(Q1 및 Q2와 같이)를 가지고 전압변환기를 구현하는 것이 덜 비싸며, 두 개의 스위치(Q1 및 Q2)는 부하(R_L)에 더욱 많은 파워를 전달할 수 있을 것이다.

제1도의 회로는 리플 스티어링을 구현하는 제1도에 도시된 것처럼 접속된, 인덕터(L_ext) 커패시터(C1 및 C2), 및 스티어링 권선(L4 딪 L6)들을 포함한다. 이러한 구성요소들은 스위치(Q1 및 Q2)가 오프일 때 (평균 DC 전류) 연속적인 전류를 제공하여, 동작동안에 노드(1)에서 전압(V_g) 양단에서 많은 주파수성분 (주기(T)를 가지는 시간가변주파수성분과 그의 더욱 높은 고주파)을 생성하는 커다란 맥동전류를 감소시킨다. 결과적으로, 노드(1)에서의 전압원(V_g)은 유도 EMI로서 알려진, 더 적은 고조파 왜곡을 가질 것이다. (Vdc가 실질적으로 DC전압이라 가정하면) 노드(1)는 실제로 DC 전압이다. 스위치(Q1 및 Q2)가 온일 때, 전류는 (소오스 및 드레인 사이의) 스위치(Q1)을 통하여 권선(L5)으로, 권선(L5)을 통하여 (소오스 및 드레인 사이의) 스위치(Q2)로, 그리고 스위치(Q2)를 통하여 접지로 흐른다.

제2도의 포워드 변환기는 제1도 (제1도의 구성요소인 L_ext, C1, C2, L4 및 L6)의 리플 스티어링 회로를 결하고 있고, 제1도의 입력필터(10)와는 다른 입력필터(10´)를 포함하기 때문에 제1도의 회로와는 다르다. (기본 권선이 L5이고 2 차 권선이 L7 및 L10 인) 제2도의 트랜스포머(T2´)는 제1도의 트랜스포머(T2)를 대체한다. 제2도의 회로에서, 제1도의 대응 구성요소와 동일한 번호를 가지는 구성요소는 제1도 및 제2도에서 모두 동일하다 (예를 들면, 제어회로(16)). 제2도의 회로는 리플 스티어링 회로를 결하고 있기 때문에, 제2도의 노드(1)에서의 전류와 전압은 시간에 따라 변하며 주파수 1/T의 큰 진폭 주파수 성분 (및 더욱 높은 주파수를 가지는 고조파)을 가진다. 이러한 이유 때문에, 제2도의 입력필터(10´)는 큰 입력 커패시터(커패시터가 큰 커패시턴스를 가짐)와 시간에 가변하는 전류의 큰 진폭 고조파를 포함하는 (제2도의 노드(1)에서) 시간에 따라 변하는 RMS 전류를 필터링 하기 위하여 EMI 필터(전자기 간섭필터)를 포함한다. 대조적으로, 제1도의 입력필터(10)는 맥동 전류의 시간가변주파수 성분을 (제1도의 입력측 리플 스티어링 회로 때문에 제2도의 노드(1)에서의 전류의 진폭보다 더욱 작은 진폭을 가지는) 제1도의 노드(1)에서 작은, 제 2 시간가변주파수성분을 가지는 DC 전류를 생성하는 권선(L4 및 L6)으로 돌리고, 그래서 (제2도의 필터(10´)에서 입력 커패시터보다 더욱 작은 커패시턴스를 가지는) 단지 작은 입력 커패시터만을 필요로 한다. 그래서, 제1도의 필터(10)는 제2도의 필터(10´)보다 구현하는데 덜 비싸다. 제1도의 회로에 의하여 구현되는 리플 스티어링 기술은 40dB 또는 그 이상 만큼 (스위칭 주파수(1/T) 및 약 1 MHz까지의 고조파에서) 리플전류를 감소시켜, 필터(10)가 필터(10´) 보다 실질적으로 더욱 작은 크기와 감소된 중량을 가지고 구현되도록 한다.

제1도 및 제2의 각각의 회로 (그리고 이후에 기술될 제3도의 회로) 의 전형적인 구현예에서, (캘리포니아 산타클라라 소재의 내셔널 세미컨덕터 코포레이션에서 제작된) LM2705회로로서 알려진 집적회로가 회로(16)를 구현하기 위하여 채용될 수 있다. LM2705회로는 제1도에 도시된 것처럼 접속된, 펄스폭변조회로(PWM), 스위치(Q1 및 Q2), 트랜스포머(Q1) 및 다이오드(D1 및 D2)에 등가인 회로를 포함한다.

본 발명의 포워드 변환기의 다른 실시예에서, (트랜스포머(T2) 및 부하(R_L) 사이에 접속되는 다이오드(D5 및 D6), 인덕터(L8) 및 커패시터(C4)를 포함하는 제1도의 출력회로부는 출력부에서 리플 스티어링을 구현하는 제1(a)도의 회로에 의하여 대체된다. 제1(a)도의 회로는 제1도의 동일한 번호가 병기된 구성요소들에 대응하는 다이오드(D5 및 D6), 인덕터(L8) 및 커패시터(C4)를 포함한다. 제1(a)도의 회로는 리플 스티어링을 구현하기 위하여 (스티어링 권선으로서 기능을 하는) (제1(a)도에 도시된 것처럼 접속된) 인덕터(L28), 커패시터(Cr) 및 인덕터(L_ext2)의 구성요소를 또한 포함한다. 인덕터(L28)는, 기본권선이 인턱터(L28)이고 제 2 차 권선이 인덕터(L8)인 트랜스포머를 형성하기 위하여 인덕터(L8)를 가지고 공통 코아의 주변에 권취된다. 인덕터(L28)는 L8과 동일한 극성을 가지고 권취되며, (제1(a)도에 표시된 것처럼) L8은 Ns 권선수를, L28은 Np 권선수를 가진다. 전형적으로 Np와 Ns는 서로 같다. 권선(L7), 다이오드(D5), 인덕터(L8), 인덕터(L_ext2) 및 커패시터(C4)는 로우패스필터로써 접지에 직렬로 접속된다. 인덕터(L28)는 커패시터(Cr)과 직렬로 접속되며, 구성요소 L8, L_ext2및 C4로 이루어지는 회로브랜치는 도시된 것처럼 L28 및 Cr로 이루어지는 브랜치와 병렬로 접속된다. (입력측이 제1도의 입력측이고 출력측이 제1(a)도 회로의 출력측인) 본 발명의 포워드 변환기의 이러한 실시예의 동작동안, 입력측의 상기 기술된 동작이 권선(L7)이 양단에 제어가능한 전압을 유도하는 동안, 출력측 리플 스티어링 구성요소들(제1(a)도의 L28, Cr 및 L_ext2)은 노드(2)에서 리플전류를 감소시키기 위하여 잘 알려진 방식으로 동작한다. 그래서 이 실시예는 (노드(1)에서의 리플전류를 감소시키기 위하여) 입력측상에서 리플 스티어링 회로를 (노드(2)에서의 리플전류를 감소시키기 위하여), 출력측 상에서 추가 리플 스티어링 회로를 채택한다.

제1도의 회로상에서의 다른 변형에서, (제1(a)도와 관련하여 기술된 것과 같이) 리플 스티어링 회로가 입력측이 아닌 (노드(2)에서의 리플전류를 감소시키기 위하여) 출력측에서만 채용된다.

정전류원으로서 동작하는, 제1도 회로상의 다른 변형예가 제1(b)도와 관련하여 기술될 것이다. 제1(b)도의 회로는 (광커플러 및 피드백회로(12) 대신에) 광커플러 및 피드백회로(12´)를 포함하며; 그리고 노드(2)와 광커플러 및 피드백회로(12´)사이에 저항(RF)을 포함하는 점에서 (제1도에서의 노드(2)와 광커플러 및 피드백회로(12)사이에 저항이 없음) 제1도의 회로와 다르다. 제1(b)도의 회로는 저항(R_L)에 의하여 도출되는 제어가능한 전류원이다. 광커플러 및 피드백회로(12´)는 부하에 의하여 도출되는 순간출력전류를 표시하는 전류 (노드(2A)에서의 전류)를 도출하고, (스위치(Q1 및 Q2)의 듀티싸이클을 제어하기 위하여 제어전압을 발생할 때 회로(PWM)에 의한 사용을 위하여) 광커플러를 통하여 펄스폭변조회로(PWM)에 공급한다. 본 발명의 다른 실시예들도 전류원이다(예, 제1도의 회로가 제1(b)도의 회로를 생성하도록 변경되는 동일한 방법에서 개시된 임의의 전압변환기를 수정함으로써 생성 되는 전류원), 예를 들어, 본 발명의 실시예는 (제3도의 회로(12) 대신에 제3도의 노드(2)와 회로(12)사이의 라인) 제1(b)도에서 도시된 회로를 포함하도록 수정된 것처럼 (이후에 기술될) 제3도의 회로와 동일한 전류원이다.

제3도는 본 발명에 다른 실시예에 따른 플라이백 변환기의 개략도이다. 제3도의 플라이백 변환기의 기능은 입력전압(Vdc)을 출력전압(Vo)로 변환하는 것이다. 출력전압(V0)은 부하저항(R_L)에 의하여 표시되는 부하양단에 인가된다. 출력전압(Vo) 대 입력전압(Vdc)의 비는 제어회로(16)내의 스위치(Q1 및 Q2)의 듀티싸이클을 가변시킴으로써 제어가능하다. 스위치(Q1 및 Q2)는 양자가 항상 동일한 상태(“온” 또는 “오프”)를 가지도록 제어된다. 플라이백 변환기는 잘 알려진 전압변환회로이며, 이것의 구조와 기능도 잘 알려져 있기 때문에 여기에서는 상세히 기술될 필요는 없다. 다음의 설명은 종래의 플라이백 변환회로 설계에 대한 독창적인 개량에 초점을 둘 것이다.

(리플 스티어링 회로없는) 종래의 플라이백 변환기에서, 큰 맥동 전류가 출력측 뿐만 아니라 입력측에도 나타나서, 제2도의 포워드 변환기와 관련하여 위에서 기술된 것처럼 입력측상에서 실질적으로 동일한 문제점을 야기한다. 출력 맥동전류는 리플을 수용가능한 레벨로 최소화하기 위하여 커다란 벌키 커패시터를 요한다. 플라이백 변환기에서 입력(또는 출력) 전류가 맥동하는 문제에 대한 해결은 입력측 (또는 출력측)상에 리플 스티어링 권선을 포함하여, 맥동전류가 변환기에 내부에 남았도록 허용하고 실질적으로 DC 전류가 변환기의 입력(또는 출력)상에 나타나도록 하는 것이다. 플라이백 변환기의 입력측에 리플 스티어링 기술을 활용하고, 40dB까지 (약 1MHz까지의 스위칭 주파수 또는 고조파를 가지는) 입력전류의 시간가변성분을 줄이는 것이 알려져 있으며, 그래서 만약 전류가 UL 및/또는 Mil (군용) 요건을 만족한다면 입력측상에서 요구되는 EMI 필터의 크기와 무게를 줄일 수 있다.

제3도의 회로는 입력필터(10), 제어회로(16), (기본권선이 L4, L5 및 L6이고 2차 권선이 L17 및 L10인) 트랜스포머(T2), (도시된 것처럼 필터(10)와 권선(L4, L5 및 L6)과 직렬로 접속된) 인덕터(L_ext) 및 커패시터(C1 및 C2), (제어회로(16)내의 펄스폭변조회로(PWM)의 동작을 위하여 필요한 전압(V_ax)을 공급하기 위한) 보조전압원(14), (도시된 것처럼 접속되는) 다이오드(D5), 인덕터(L_ext2) 및 커패시터(C5)를 포함하는 출력회로, (도시된 것처럼 트랜스포머(T2)의 제 2 권선과 부하(R_L)사이에 접속되는) 커패시터(C4) 및 (스위치(Q1 및 Q2)의 듀티싸이클을 제어하기 위하여 제어전압을 발생하는데 사용하기 위하여, 순간출력전압(Vo)을 나타내는 피드백신호를 펄스폭변조회로(PWM)에 공급하기 위한) 광커플러 및 피드백회로(12)를 포함한다.

듀티싸이클은 제3도의 회로에 의하여 나타난 출력전압(Vo)와 제3도의 회로에 대한 출력전압(Vdc)사이의 관계를 결정한다.

Vo = [D / ( 1 - D ) ] ( Ns / Np ) (V_g)

여기에서 D는 스위치(Q1 및 Q2)의 듀티싸이클(To/T)이고, T는 (제1도와 관련하여 위에서 정의된) 스위칭주기, To는 (스위치(Q1 및 Q2)가 온인 동안) 각 주기(T)의 “온”부분이며, V_g는 노드(1)에서의 전압이다. 정상적인 동작동안 주기(T)는 고정되지만 시간(To)은 출력전압(Vo)를 가능한한 거의 일정하게 유지하기 위하여 (회로(12)로부터 PWM) 회로로 공급되는 피드백전압에 반응하여) 변한다.

(다이오드(D5), 권선(L19), 및 커패시터(C4 및 C5)를 포함하는) 제3도의 회로의 출력측은 제1도의 출력측과 다르다. (스티어링 권선으로서 기능을 하는) 권선(L19) 및 (제3도에 도시된 것처럼) 권선과 함께 직렬로 접속되는 커패시터(C5)는 리플 스티어링을 구현한다. 권선(L19)이 귄선(L17)(트랜스포머(T2)의 제 2 권선)에 자기적으로 접속된다. 권선(L19)은 L17과 동일한 극성을 가지고 권취되며, L17 및 L19 각각은 제3도에 표시된 것처럼, Ns의 권선수를 가진다. 노드(4)에서 (트랜스포머(T2)의 하나의 끝에서), 권선(L17)은 권선(119)에 전기적으로 접속된다. 권선(L17), 다이오드(D5), 인덕터(L_ext2) 및 커패시터(C4)는 로우패스필터로서 점지에 직렬로 접속되고, 권선(L19) 및 커패시터(C5)로 이루어지는 브랜치는 다이오드(D5)와 직렬로 접속된다. 본 발명의 플라이백 변환기의 제3도의 실시예의 동작동안, (도시된 것처럼 접속된 구성요소들(L19 및 C5)) 리플 스티어링 회로는 노드(2)에서 리플전류를 줄이기 위하여 잘알려진 방법으로 동작하며, 그래서 출력전압(Vo)이 (제1도의 입력측과 관련하여 위에서 기술된 것처럼) 제3도의 입력측의 동작의 결과로서 권선(L17)에 유도되는 전압에 반응하여 부하(R_L)의 양단에 (현저한 시간 가변 주파수 성분없이) 나타난다.

제3도의 광커플러와 피드백회로(12)는 제1도의 회로(12)와 동일한 방식으로 기능을 수행하며, 제3도의 회로(PWM)내의 제어전압 발생회로는 제1도의 회로(PWM)내의 제어전압 발생회로와 동일한 방식으로 기능을 수행한다. 그래서 회로(PWM)는 회로(12)로부터 수신되는 피드백 전압에 반응하여 (제어회로(16)내의) 스위치(Q1 및 Q2)의 듀티싸이클을 결정한다.

제1도의 이전의 설명에서처럼, 제3도의 설명에서 노드(1)에서의 전압을 “V_g”로 표시한다.

제3도 회로의 입력측은, 제3도에 도시된 것처럼, 인덕터(L_ext), 커패시터(C1 및 C2) 및 스티어링 권선(L4 및 L6)의 구성요소들로 리플스티어링을 구현한다. 이러한 구성요소들은 스위치(Q1, Q2)가 오프일 때 리플전류를 위한 경로를 제공하여, 변환기(AC)의 맥동전류(주기(T)를 가지는 시간 가변 주파수성분 및 그것의 고조파)를 제거한다. 결과적으로, 노드(1)에서의 전압원(V_g)은 실질적으로 (입력필터(10)를 최소화하고 회로가 만약 필요하다면 UL 및 Mil 요건을 만족하는 것이 가능하도록) DC 전류로 간주한다.

제3도의 플라이백 변환기는 (노드(1)에서의 맥동전류를 제거하기 위하여) 입력측상에 리플 스티어링회로와 (노드(2)에서 맥동전류를 제거하기 위하여) 출력측상에 추가 리플 스티어링회로를 채용한다. (제3도 회로의 변형인) 본 발명의 플라이백 트랜스포머의 다른 실시예에서, 리플 스티어링 회로는 (노드(1)에서 맥동전류 를 제거하기 위하여) 입력측상에서만 채용되고 입력측과 출력측 양쪽에서 채용되지는 않는다. 본 발명의 플라이백 변환기의 모든 실시예들은 이중 스위치(예, 스위치(Q1 및 Q2)) 및 입력측상에 리플 스티어링회로를 포함한다.

비록 제3도의 회로가 트랜지스터쌍(Q1 및 Q2)을 대체하는 단일의 트랜지스터를 가지고 재설계될 수 있지만, 그러한 단일의 트랜지스터는 트랜지스터(Q1 또는 Q2)가 동작해야하는 전압보다 그것의 양단 (예, 소오스와 드레인 양단)에 걸리는 더욱 높은 전압과 동작할 수 있도록 용량을 가져야 하는 필요가 있다. 특히, V_g가 노드(1)에서 전압일 때, 각각의 트랜지스터(Q1 및 Q2)는 소오스와 드레인 양단에 걸리는 0 볼트부터 약 [V_g+ (Np / Ns) Vo]/2 까지 동작해야하나, 쌍(Q1, Q2)를 대체하는 단일의 트랜지스터는 그것의 소오스와 드레인 양단에 0부터 약 V_g+ (Np/Ns)Vo 까지의 더욱 넓은 영역에서 전압을 가지고 동작할 필요가 있다. 위에서 언급한 것처럼, 낮은 용량의 스위치의 용량의 두배를 가지는 단일의 스위치보다 (Q1 및 Q2와 같이) 두 개의 낮은 용량의 스위치를 가지고 전압 변환기를 구현하는 것이 덜 비싸다. 또한, Q1 과 Q2는 출력에 더욱 많은 파워를 전달할수 있을 것이다.

제4도는 본 발명의 실시예 3에 따른 풀 브리지 포워드 변환기(푸쉬-풀 변환기)의 개략도이다. 제4도의 풀 브리지 포워드 변환기의 기능은 입력전압(Vdc)을 출력전압(Vo)으로 변환하는 것이다. 출력전압(Vo)은 부하저항(R_L)에 의하여 표시되는 부하의 양단에 인가된다. 출력전압(Vo) 대 입력전압(Vdc)의 비는 스위치쌍(Q3, Q6)(또는 Q4, Q5)의 듀티싸이클을 변화시켜서 제어가능하다. 스위치(Q3 및 Q6)는 두 개가 항상 동일한 상태(“온” 또는 “오프”)를 가지도록 제어되며, 스위치(Q4 및 Q5)는 양자가 항상 동일한 상태(“온” 또는 “오프”)를 가지도록 제어된다. 두 개의 스위치쌍은 동시에 온될 수 없다. 양 스위치쌍이 오프될 때, 전원이 입력으로부터 출력으로 전달되지 않는다. 풀 브리지 포워드 변환기는 전압변환회로로 잘 알려진 형태이며, 그 구조와 기능이 잘 알려져 있기 때문에, 여기에서는 상세하게 기술되지 않는다. 다음의 설명은 종래의 풀 브리지 포워드 변환기 설계에 대한 본 발명의 개량에 초점을 둘 것이다.

비록 (입력측과 출력측중 어느 하나 또는 양쪽에) 리플 스티어링을 구현하는 풀브리지 포워드 변환기를 설계하는 것이 알려져 있지만, 그와 같은 종래의 풀브리지 포워드 변환기는 단지 두 개의 스위치를 가지고 설계된 것이며, 다음의 주기적인 시퀀스에서 동작하도록 제어된다. 제 1 스위치가 닫히고 (제 2 스위치가 열려있는 동안), 그리고 나서 양 스위치가 열리며, 제 2 스위치가 닫히고(제 1 스위치가 열려있는 동안), 마직막으로 양 스위치가 열린다. 일반적으로, 그러한 종래의 변환기의 두 개의 스위치 각각은 단일의 트랜지스터에 의하여 구현된다. 그와 같은 종래의 변환기의 두 개의 스위치들 각각은 제4도의 4개의 트랜지스터(Q3, Q4, Q5 및 Q6)중 어느 것이 (변환회로가 동일한 입력전압에 반응하여 실질적으로 동일한 출력전압을 생성하기 위하여) 동작해야하는 전압영역보다 그것의 양단(예를 들어, 소오스 및 드레인의 양단)에 걸리는 전압의 보다 넓은 영역을 가지고 동작하기 위한 용량을 가질 필요가 있다. 특히, V_g가 제4도의 노드(1)에서의 전압인 경우에, 각 트랜지스터들(Q3, Q4, Q5 및 Q6)은 소오스 및 드레인의 양단에서 0 볼트에서부터 약 V_g까지의 영역에서의 전압을 가지고 동작해야하며 , 반면에 트랜지스터쌍(Q3, Q6)(또는 트랜지스터쌍 Q4, Q5)을 대체하는 단일 트랜지스터는 그것의 소오스 및 드레인 양단에서 0에서부터 약 2V_g까지의 더욱 넓은 영역에서의 전압과 동작해야할 필요가 있다. 더 많은 파워가 단지 두 개의 트랜지스터에 대립되어 4개의 스위치를 가지는 출력으로 전달될 수 있다 또한, 푸쉬풀(2 스위치) 구성은 플럭스 워킹(flux walking)을 방지하기 위한 준비가 구현되지 않으면 T2가 포화를 일으키도록 하는 것으로 알려져 있다.

제4도의 회로는 제4도에 도시된 것처럼 접속된, 입력필터(10), 펄스폭변조회로(PWM), 커패시터(C10 및 C11) 스위치(Q3, Q4, Q5 및 Q6)(각각은 NMOS 트랜지스터임), (기본권선은 L31 및 L32이고 2차권선은 L33, L34, L35 및 L36인) 트랜스포머(T1), (기본권선이 L4, L5 및 L6이고 2차권선이 L27 및 L28인) 트랜스포머(T2)를 포함한다. 제4도의 회로의 입력측은 (도시된 것처럼 필터(10) 및 권선(L4, L5 및 L6)에 직렬로 접속된) 인덕터(L_ext)와 커패시터(Cl 및 C2), (펄스폭변조회로(PWM)의 동작을 위하여 필요한 전압(V_ax)을 공급하기 위한) 보조전압원(14), 및 (스위치(Q3, Q4, Q5 및 Q6)의 듀티싸이클을 제어하기 위하여 제어전압을 발생할 때 사용을 위하여, 순간출력전압(Vo)를 나타내는 피드백신호를 펄스폭변조회로(PWM)에 공급하기 위한) 광커플러회로(12)를 또한 포함한다. 제4도의 출력측은 다이오드(D6 및 D7), 인덕터(L8) 및 커패시터(C4)를 포함하여, 부하(R_L)의 양단에 전압(Vo)을 제공한다. 권선(L27), 다이오드(D6), 인덕터(L8) 및 커패시터(C4)는 로우패스필터를 형성하기 위하여 접속된다. 권선(L28), 다이오드(D7), 인덕터(L8) 및 커패시터(C4)는 로우패스필터를 형성하기 위하여 접속된다. 부하(R_L)와 커패시터(C4)는 노드(2)와 접지사이에 병렬로 접속된다.

제4도의 펄스폭변조회로(PWM)는 단자(Q)에서의 +V(“고” 전압)와 단자(

)에서의 -V(“저” 전압), 그리고 단자(Q)에서의 “고”전압 및 단자(

)에서의 “저” 전압, 그리고 나서 단자(Q)에서의 “저” 전압 및 단자(

)에서의 “고” 전압, 그리고 나서 단자(Q)에서의 “저” 전압 및 단자(

)에서의 “저”전압; (커패시터(C10) 및 인덕터(L31)를 통하여 접지에 접속되는) 출력단자(“Q”)에서 그리고 (커패시터(C11) 및 권선(L32)를 통하여 접지에 접속되는) 출력단자(“

”)에서 상기의 일련의 전압결합을 (반복적으로) 나타나도록 동작될 수 있다. 환언하면. PWM은 각 싸이클의 제 1 위상동안 단자(Q)에서 “고” 전압 그리고 단자(

)에서 “저” 전압을, 각 싸이클의 제 2 위상동안 단자(Q)에서 “고” 전압 그리고 단자(

)에서 “고” 전압을, 각 싸이클의 제 3 위상동안 단자(Q)에서 “저” 전압 그리고 단자(

)에서 “고” 전압을, 그리고 각 싸이클의 제 4 위상동안 단자(Q)에서 “고” 전압 그리고 단자(

)에서 “저” 전압을 나타낸다. PWM은 주기(T)동안 (전체 4개의 위상 싸이클이 주기(2T)를 가지도록 하기 위하여) (즉, 처음 두 개의 위상에서) 처음 두 개의 전압결합을 나타내고 동일한 주기(T)동안 (즉, 마지막 두 개의 위상에서) 마지막 두 개의 전압결합을 나타낸다. 그러나, (각 싸이클의) 제 1 및 제 2 위상사이의 전이는 (회로(12)의 출력에 반응하여) 가변적이며, (각 싸이클의) 제 3 및 제 4 위상 사이의 전이도 또한 (회로(12)의 출력에 반응하여) 가변적이다.

표시는 신호(Q)가 가지는 위상의 바깥의 신호를 표시하며, 회로(PWM)의 단자(

)는 회로(PWM)의 단자(Q)로 부터의 다른 동일신호출력을 가지는 위상으로 부터의 신호를 출력한다.

NMOS 트랜지스터(Q3, Q4, Q5 및 Q6)는 그래서 다음과 같이 펄스폭변조기(PWM) (및 트랜스포머(T1))에 의하여 제어된다. 제 1 위상동안 양 트랜지스터(Q3 및 Q6)는 (각각의 소오스와 드레인사이에 흐르는 전류를 가지고) “온”이고, 양 트랜지스터(Q4 및 Q5)는 (각각의 소오스 및 드레인사이에 현저한 전류흐름이 없이) “오프”이며; 트랜지스터들(Q3, Q4, Q5 및 Q6) 모두가 제 2 위상동안 “오프”이고; 제 3 위상동안 양 트랜지스터(Q4 및 Q5)가 (각각의 소오스와 드레인 사이에 흐르는 전류를 가지고) “온” 이며 양 트랜지스터(Q3 및 Q6)는 “오프”이고; 제 4 위상동안 트랜지스터들(Q3, Q4, Q5 및 Q6) 모두가 “오프”이다. (동일한) 트랜지스터쌍(Q3, Q6)위 듀티싸이클과 트랜지스터쌍(Q4, Q5)의 듀티싸이클은 제4도의 회로에 의하여 나타나는 출력전압(Vo)와 제4도의 회로에 대한 입력전압(Vdc)사이의 관계를 결정한다.

Vo = (Np / Ns ) D V_g

여기에서 D는 각 스위치쌍(쌍 Q3, Q6 또는 Q4, Q5)의 듀티싸이를(To/T)이고, T는 앞서 정의된 주기이고, To는 트랜지스터들(Q3, Q4, Q5 및 Q6)의 양 쌍들이 아닌 단지 하나의 쌍(Q3, Q6 또는 Q4, Q5)이 온인 동안 각 주기(T)의 “온” 부분이며, V_g는 제4도의 노드(1)에서의 전압이다.

제4도의 보조전압원의 구조와 기능은 제1도의 보조전압원(14)의 앞서 기술된 기능과 동일하다. 제4도의 광커플러 및 피드백회로(12)의 기능은 제1도의 회로(12)의 앞서 기술된 회로와 동일하고 제4도의 회로(PWM)내의 제어신호발생회로는 제1도의 회로(PWM)내의 앞서 기술된 제어신호발생회로와 기본적으로 동일한 방식으로 기능을 한다. 제4도의 회로(PWM)내의 제어신호발생회로에 의하여 생성된 제어전압은 싸이클의 제 1 및 제 2 위상사이 및 제 3 및 제 4 싸이클사이의 전이시간을 결정한다. (그래서 스위치쌍(Q3, Q6)과 스위치쌍(Q4, Q5)의 듀티싸이클을 결정한다).

노드(1)에서의 전압을 전압(V_g´)로 기재하며, 그래서 트랜스포머(T2)의 기본 권선의 양단의 전압은 V_g´이며 트랜스포머(T2)의 제 2 권선의 양단에 유도된 전압은 스위치쌍(Q3, Q6 또는 Q4, Q5)중 어느 하나가 온될 때 (Ns/Np)V_g이다. 스위치쌍(Q3, Q6 및 Q4, Q5)의 기술된 동작싸이클에 반응하여 동작하는 제4도의 회로의 내측을 가지고, 트랜스포머(T2)의 제 2 권선(L27 및 L28)의 양단에 유도되는 전압은 주기적으로 극성이 역전된다. (다이오드(D6 및 D7), 인덕터(L8) 및 커패시터(C4)를 포함하는) 제4도 회로의 출력측은 평균 (즉, DC) 출력전압을 생성하는 구형파전압을 정류 및 필터링하는 기능을 한다. 유도된 전압의 극성이 양일 때 (인덕터(L27)의 꼭대기 끝부분이 제4도에서의 인덕터(L28)의 하부 끝보다 더욱 높은 전위에 있을 때), 전류가 인덕터(L27)로부터 다이오드(D6)를 통하여 인덕터(L8)과 커패시터(C4)로 흐르는 동안(노드(2)를 실질적으로 일정 전압(Vo)을 지키면서), 다이오드(D7)는 전류가 인덕터(L8)로부터 인덕터(L28)로 흐르는 것을 방해한다. 스위치(Q3, Q4, Q5 및 Q6) 모두가 오프일 때, 다이오드(D6 및 D7)는 인덕터(L8)를 경유하여 출력전류를 이동시킬 것이다.

제4도의 입력측의 리플 스티어링 회로 (제1도의 구성요소인 L_ext, C1, C2, L4 및 L6)는 제1도의 회로에서와 동일한 방법으로 노드(1)에서 (스위칭 주파수 및 그 고조파에서) 맥동전류를 제거한다, 본 발명의 풀브리지 포워드 변환기의 다른 실시예에서, 제4도의 출력측은 노드(2)에서 리플전류를 감소시키는 기능을 하는 리플 스티어링회로를 포함한다. 그러한 실시예는 (노드(1)에서 맥동전류를 제거하기 위하여) 입력측상에 리플 스티어링 회로를 (노드(2)에서 리플전류를 제거하기 위하여) 출력측상에 추가 리플스티어링회로를 포함한다. 제4도의 본 발명의 풀 브리지 포워드 변환기의 다른 병형에서, 리플스티어링회로는 (노드(2)에서 리플전류를 제거하기 위하여) 출력측상에서만 채택되고 입력측상에서는 채택되지 않는다.

제5도는 본 발명의 실시예 4에 따른 하프브리지 포워드 변환기의 개략도이다. 제5도의 회로는 (제5도에 도시된 것처럼) 커패시터(C20 및 C21)를 포함하지만 (제4도의 회로에서 처럼) 트랜지스터(Q5 및 Q6)과 2차 권선(L35 및 L36)을 포함하지 않으며, 제5도에서의 권선(L4´ 및 L6´)이 Np 권선수를 가지며 (제4도에서의 권선(L6´)은 Np/2의 권선수를 가짐), 그리고 제5도에서의 권선(L6´)은 제4도의 권선(L6)의 그것과는 반대의 극성을 가지며 권취된다는 점에서 차이가 있다. 커패시터(C20)는 바람직하게는 커패시터(C21)와 동일하다. 제4도 및 제5도의 동일하게 번호가 붙은 성분들은 양 회로에서 구조와 기능에 있어서 서로 동일하며 (제4도와 관련하여) 그것의 설명은 제5도와 관련하여 반복되지 않을 것이다.

제5도의 하프 브리지 변환기의 기능은 입력전압(Vdc)을 출력전압(Vo)으로 변환하는 것이다. 출력전압(Vo)은 부하저항(R_L)에 의하여 표시되는 부하의 양단에 인가된다. 출력전압(Vo) 대 입력전압(Vdc)의 비가 스위치(Q3)의 듀티싸이클과 스위치(Q4)의 듀티싸이클을 가변시킴으로써 제어된다. 하프 브리지 포워드 변환기는 잘 알려진 전압변환회로이지만, 제5도의 회로는 리플 스티어링을 구현하는 (특히 효율적인 방법으로 수행하는) 점에서 종래기술에 대한 개량을 나타낸다.

제5도의 회로의 동작에서, 회로(PWM)는 다음의 4 개의 위상 싸이클이 반복적으로 행하기 위하여 스위치(Q3 및 Q4)를 제어한다. 제 1 위상동안 Q3 은 (소오스 및 드레인 사이의 흐르는 전류에 의해서) “온”이고 Q4는 (소오스와 드레인 각각에 전류가 흐르지 않음) “오프”이고; 제 2 위상동안 Q3 및 Q4는 “오프”이며; 제 3 위상동안 Q4는 “온”이고 Q3은 “오프”이며; 그리고 제 4 위상동안 Q3과 Q4는 “오프”이다. 이 시스템은 주기(T)동안 처음 두 개의 위상의 상태에 있으며 그리고 나서 동일한 주기(T)동안 마지막 두 개의 위상에 남아있는다 (그래서 전체의 4개의 위상싸이클은 2T의 주기를 갖는다). 그러나, (각 싸이클의) 제 1 및 제 2 위상사이의 전이는 (회로(12)의 출력에 반응하여) 가변적이며, (각 싸이클의) 게 3 및 제 4 위상사이의 전이도 (회로(12)의 출력에 반응하여) 또한 가변적이다. 트랜지스터(Q3)의 듀티싸이클과 트랜지스터(Q4)의 듀티싸이클은 제5도의 회로에 의하여 나타나는 출력전압(Vo)과 제5도의 회로에 대한 입력전압(Vdc) 사이의 관계를 결정한다.

Vo = 1/2 (ns / Np) (D) (V_g)

여기에서, D = To/T 이고 V_g는 노드 1에서의 전압이다.

제5도의 노드 1에서의 전압은 전압(V_g´)으로 기재될 것이며, 그래서 제5도의 트랜스포머(T2)의 기본권선의 양단에서의 전압은(Q3이 온이고 Q4가 오프일 때, 커패시터(C21)양단의 전압이 V_g/2이기 때문에) V_g/2 이다. 따라서, 제5도에서의 트랜스포머(T2)의 제 2 권선의 양단에서 유도되는 전압은 (Ns/Np)V_g/2이다. 그래서, 제5도의 하프 브리지 변환기가 제4도의 회로를 구현하기 위하여 단지 트랜지스터수의 반을 요구하는 (제4도의 풀 브리지 변환기에 대하여) 장점을 가지지만, 제5도의 회로는 (주어진 입력전압(Vdc)에 반응하는 나타날 수 있는 출력전압(Vo)의 크기를 감소시키는) 제4도의 회로가 하는 것보다 트랜스포더(T2) 양단의 전압을 단지 반만을 나타나게 하는 단점을 가진다.

제5도의 입력측의 리플 스티어링회로(구성요소, 제1도의 L_ext, Cl, C2, L4 및 L6)는 제1도의 회로에서와 같은 방식으로 노드 1에서 (스위칭 주파수와 그것의 고조파에서) 리플 전류를 감소시킨다. 독창적인 하프 브리지 포워드 변환기의 다른 실시예에서, 제5도의 출력측은 노드 2에서의 리플 전류를 감소시키기 위한 기능을 하는 리플 스티어링회로를 포함하도록 수정된다. 그리한 다른 실시에는 (노드 1에서의 리플 전류를 감소시키기 위하여) 입력측에서 리플 스티어링회로를 (노드 2에서의 리플 전류를 감소시키기 위하여) 출력측상에 추가 리플 스티어링회로를 채용한다. 제5도의 독창적인 하프브리지 포워드 변환기상의 다른 변형에서, 리플 스티어링회로는 입력측상이 아니라 (노드 2에서의 리플전류를 감소시키기 위하여) 출력 측상에서 채용된다.

제6도는 본 발명의 실시예 5에 따른 SEPIC 변환기의 개략도이다. 제6도의 SEPIC 변환기의 기능은 입력전압(Vdc)을 출력전압(Vo)으로 변환하는 것이다. 출력전압(Vo)은 부하저항(R_L)으로 표시되는 부하의 양단에 인가된다. 출력전압(Vo) 대 입력전압(Vdc)의 비는 (NMOS 트랜지스터로써 구현되는) 스위치(Q7)의 듀티싸이클을 변화시킴으로써 제어가능하다. SEPIC 변환기는 잘 알려진 형태의 전압변환회로이지만 제6도의 회로는 리플 스티어링회로를 구현하며 (특별히 효율적인 방식으로 입력 및 출력측에서 사용한다는) 점에서 종래기술에 대한 개량을 나타낸다.

제6도는 (제1도의 입력필터(10)와 동일한 구조를 가질 수 있는) 입력필터(10)를 포함하며, 이것은 제1도의 입력필터(10)와 동일한 방법으로서 기능을 한다. 입력필터(10)는 단순한 디자인을 가지며 제6도의 입력측 리플 스티어링회로가 노드 1에서의 실질적으로 일정한 입력전류(Idc)를 보장하기 때문에 값싸게 구현될 수 있다. 제6도의 SPEIC 변환기는 또한 노드 1과 접지사이에 직렬로 접속되는 인덕터(L_ext), 인덕터(L30), 커패시터(C30), 다이오드(D8), 인덕터(L_ext2) 및 부하(R_L)를 포함한다. 인덕터(L31)는 인턱터(L30)와 자기적으로 접속되어 (공통 코아의 주변에 감겨진 L30 및 L31을 가지고) 트랜스포머(T1)를 형성한다. 인덕터(L30)는 노드 3에서 인덕터(L31)에 전기적으로 접속된다. 커패시터(Cr)는 인덕터(L31)와 직렬로 접속되며 L31 및 Cr을 포함하는 회로 브랜치는 C30, D8, L_ext2, 및 Co를 포함하는 브랜치, 트랜지스터(Q7)를 포함하는 브랜치, 권선(L32)를 포함하는 브랜치에 병렬로 접지에 접속된다. 트랜스포머(T1)에서, 기본권선(L30) 및 2차 권선(L31)은 도시된 것처럼 동일한 극성을 가지며 권취된다.

제7도에 도시된 구현에 대한 변형에서, 인덕터(L30 및 L32)는 동일한 코아상에서 권취되는 권선이다. 그러한 변형에서, 분리된 트랜스포머(T1 및 T2)는 단일 트랜스포머에 의하여 대치된다.

트랜지스터(Q7)의 소오스 및 드레인은 L3l 및 Cr 를 포함하는 브랜치와 병렬로, 노드 3과 접지사이에 접속되고, Q7의 게이트는 (제1도의 회로(PWM)와 동일할 수 있는) 회로(PWM)에 의하여 제어된다. 권선(L32)은 권선(L33)과 자기적으로 접속되지만 권선(L33)과는 전기적으로 절연되지 않으며 (L32 및 L33 은 공통코아 주변에 권선된다). 그래서 권선은 트랜스포머(T2)를 형성한다. 트랜스포머(T2)에서, 기본권선은 L32이고 2차 권선은 L33, 권선(L32 및 L33)은 도시된 것처럼 동일 극성을 가지고 권취되며, L32 및 L33 각각은 동일한 권선수(N3)를 가진다. 권선(L33)의 한쪽 끝은 커패시터(C31) 및 인덕터(L_ext2)와 직렬로 접속되고, 권선(L33)의 다른쪽 끝은 도시된 것처럼 다이오드(D8) 및 인덕터(L_ext2)와 직렬로 접속된다. 인덕터(L_ext2)와 함께 구성요소들(L33 및 C31)은 (노드(2)로부터 리플전류를 조절하여 트랜스포머(T2)의 기본권선의 양단에 실질적으로 일정한 전압에 반응하여 노드(2)에서의 출력전압(Vo)이 일정하도록) 제6도의 출력측상에 리플 스티어링을 구현한다.

커패시터(Co)는 부하(R_L)에 병렬로 노드(2)와 접지사이에 접속된다.

실질적으로 일정한 입력전압(Vdc)에 반응하여, 출력전압(Vo)이 실질적으로 일정하다. 동작시에, 회로(PWM)는 주기적으로 하이레벨 그리고 나서 로우레벨을 가지는 출력단자(“Q”)에서의 전압을 나타나게 함으로써 트랜지스터 스위치(Q7)를 주기적으로 (주기(T)로) 오프 및 온시킨다. 회로(PWM)는 이러한 전압이 제 1 형태의 전이를 (하이-로우 또는 로우-하이) 주기적으로 (주기(T)), 그리고 제 1 형태의 연속적인 전이들사이에 제어가능한 순간에서 반대형태의 전이(로우-하이 또는 하이-로우)를 겪도록한다. 회로(PWM)는 (회로(PWM)의 단자(“F.B.”)에서 수신되는) 순간출력전압(Vo)에 반응하여 후자의 레벨전이를 제어하기 위한 회로를 포함한다. 회로(PWM)는 다음의 의미로 음의 피드백을 구현한다. 출력전압(Vo)이 소망 레벨이상으로 상승할 때, 회로(PWM)는 스위치(Q7)의 듀티싸이클에서의 감소를 초래하고 (그래서 출력전압을 감소시키며); 그리고 출력전압(Vo)이 소망 레벨이하로 떨어질 때, 회로(PWM)는 스위치(Q7)의 듀티싸이클에서의 증가를 낳는다. 회로(PWM)의 동작을 위하여 요구되는 공급전압은 (제6도의 이력에서) 노드(5)를 도시된 것처럼 회로(PWM)의 단자(“V_in”)에 접속함으로써 제공된다.

스위치(Q7)의 듀티싸이클은 제6도의 회로에서 나타나는 출력전압(Vo)과 입력전압(Vdc)사이의 다음의 관계를 결정한다.

Vo = [D/(1 - D)] V_g´

여기에서 D는 스위치(Q7)의 듀티싸이클(To/T)이고, T는 앞서 언급된 스위칭주기이고, To는 스위치(Q7)이 온인 동안의 각각의 주기(T)의 일부이고, V_g는 노드(1) 에서의 전압이다.

제6도의 회로의 입력측상에서, 구성요소들인 L_ext1, L3l 및 Cr 은 L3l 및 Cr를 포함하는 브랜치를 통하여 노드(3)에서의 전류의 (스위칭 주파수 및 그 고조파를 가지는) AC 주파수 성분을 효과적으로 조정함으로써 리플 스티어링을 구현하며, 그래서 동작동안에 노드(1)에서의 전류 (및 전압)의 AC 주파수 성분들을 감소시킨다. 결과적으로, 노드(1)에서의 전압(V_g)은 (Vdc가 적어도 실제 DC 전압이라고 가정하면) 적어도 실제 DC 전압이다.

제6도의 회로의 출력측상에서, 구성요소들인 L33, C3l 및 L_ext2는 L33 및 C3l를 포함하는 브랜치를 통하여 노드(4)에서의 전류 (스위칭 주파수 및 그 고조파를 가지는)의 주파수 성분을 가지고 펄스된 전류를 효과적으로 조절함으로써 리플 스티어링을 구현하여, 동작동안 노드 2에서 출력전압(Vo)의 AC 주파수 성분을 감소시킨다. 결과적으로, 출력전압(Vo)은 (Vdc가 적어도 실제 DC 전압이라고 가정 하면) 적어도 실제 DC 전압이다.

발명자는 만약 SEPIC 변환기가 리플 스티어링회로를 가지고 구현된다면, 변환기의 입력 및 출력측상에서 리플 스티어링회로를 포함하기 위하여 (적어도 가장 유용한 응용에서) 필요하다고 인식한다. 본 발명의 제6도의 실시예 (및 이후에 토의될 제7도의 실시예)까지, SEPIC 변환기는 입력 및 출력측 모두에 리플 스티어링회로를 가지고 구현되지 않았다. 예를 들어, 종래의 SEPIC 변환기의 하나의 형태는 제거된 리플 스티어링회로를 가지는 (즉, 단락회로에 의하여 대치된 인덕터(L_ext1및 L_ext2와 개방회로에 의하여 생략되고 대치된 구성요소들 L31, Cr, L33 및 C31을 가지는) 제6도에 도시된 구조를 가진다.

제7도는 본 발명의 다른 실시예의 개략도이며, 입력측이 출력측과 절연된 제6도의 SEPCI 변환기의 변형이다. 제6도 및 제7도의 동일하게 번호붙은 구성요소들은 양 회로들에서의 구조 및 기능에서 동일하며 (제6도를 참조하여) 그것의 기술은 제7도와 참조하여 반복되지 않을 것이다. 제7도의 회로는 제7도의 광커플러 및 피드백회로(7)와 절연된 트랜스포머(T2)를 포함하는 점에서 제6도의 회로와 다르다.

제7도의 트랜스포머(T2)는 권선(L32)에 자기적으로 접속된 (그리고 전기적으로는 절연된) 기본권선(L42)을 포함한다. (Np의 권선수를 가지는) 기본권선(L42)은 (Ns의 권선수를 가지는) 권선(L32)와는 반대 극성을 가지며 권취된다. 제6도에서 권선(L32)은 (공통코아의 주변에 권치되는 L32 및 L33를 가지고) 권선(L33)과 자기적으로 접속된다. 권선(L33), 커패시터(C3l) 및 인덕터(L_ext2)는 제6도에서 하는 것과 동일한 방법으로 리플 스티어링을 구현한다.

단자(“F.B”)가 노드(2)에 전기적으로 접속되는 제6도의 회로(PWM)와는 달리 제7도의 회로(PWM)는 노드(2)로부터 (광커플러 및 피드백회로(12)에 의하여) 전기적으로 절연된다. 제7도에서 회로(12)로부터 회로(PWM)로 공급되는 피드백 신호는 순간출력전압(Vo)를 표시하며 (제6도의 회로(PWM)내의 제어신호 발생회로가 그와 같은 제어전압을 발생하는 동일한 방법으로) 스위치(Q7)의 듀티싸이클을 제어하기 위하여 제어전압을 발생하는 회로(PWM)내의 제어신호 발생회로에 의하여 사용된다.

제7도의 스위치(Q7)의 듀티싸이클은 제7도의 회로에 의하여 나타나는 출력전압(Vo)과 입력전압(Vdc)사이의 다음의 관계를 결정한다.

Vo = [D/ (1 -D)] (Ns/hp) V_g´

여기에서, D는 스위치(Q7)의 듀티싸이클(To/T) T는 상기 언급된 스위칭주기, To는 스위치(Q7)가 온인 동안의 각 주기(T)의 일부이며, V_g는 노드(1)에서의 전압이다.

제7도의 실시예는 제6도에서의 해당 회로와 동일한 구조를 가지는 입력측 리플 스티어링회로(구성요소 L_ext1, L3l 및 Cr)와 출력측 리플 스티어링회로 (구성요소 L_ext2, L33 및 L3l)를 채택한다. 대조적으로, 종래의 절연된 SEPIC 변환기의 하나의 형태는 제거된 리플 스티어링회로를 가지는 제7도에 도시된 구조(즉, 단락회로에 의하여 대치되는 인덕터(L_ext1및 L_ext2)와 개방회로에 의하여 생략 및 대치되는 구성요소(L31, Cr, L33 및 C31)을 가지는)를 가진다.

본 발명의 바람직한 실시예는 제1도, 제1(a)도 및 제3-7도와 관련하여 기술된다. 비록 이러한 실시 예들이 다소간 상세하게 기술되었지만, 이러한 실시예 (에 근거한 변형)로 부터의 많은 변화가 첨부된 청구범위에 의하여 정의된 것처럼 발명의 정신 및 범위를 벗어남이 없이 이루어질 수 있다는 것이 예상된다.

Claims

입력전압에 반응하여 제어가능한 출력전압을 발생하기 위한 제어가능 전압변환기에 있어서, 상기 제어가능 전압변환기가 상기 출력전압을 결정하는 듀티싸이클을 가지는 하나 이상의 결합된 스위치쌍; 상기 스위치쌍에 접속되며 상기 듀티싸이클을 제어하도록 구성되어 상기 출력전압을 제어하는 제어회로; 및 상기 스위치쌍에 접속되는 리플 스티어링회로를 포함하는 것을 특징으로 하는 제어가능 전압변환기.
제1항에 있어서, 기본측 및 제 2 측을 가지는 트랜스포머; 상기 트랜스포머의 기본측을 구동하는 입력측; 및 상기 트랜스포머의 제 2 측에 의하여 구동되는 출력측을 더 포함하며, 상기 리플 스티어링회로는 출력측상에서 구현되는 것을 특징으로 하는 제어가능 전압변환기.
제1항에 있어서, 기본측 및 제 2 측을 가지는 트랜스포머; 상기 트랜스포머의 기본측을 구동하는 입력측; 및 상기 트랜스포머의 제 2 측에 의하여 구동되는 출력측을 더 포함하며, 상기 리플 스티어링회로는 입력측상에서 구현되는 입력측 리플 스티어링회로를 포함하는 것을 특징으로 하는 제어가능 전압변환기.
제3항에 있어서, 상기 리플 스티어링회로는 출력측상에서 구현되는 출력측 리플 스티어링회로를 더 포함하는 것을 특징으로 하는 제어가능 전압변환기.
제3항에 있어서, 상기 하나 이상의 결합된 스위치쌍은 한쌍의 트랜지스터이며, 이 한쌍의 트랜지스터는 두 개의 트랜지스터가 온일 때 전류가 상기 트랜지스터중 하나를 통하여 트랜스포머의 기본측으로 흐르고 나서 상기 트랜지스터의 다른 쪽으로 통하여 흐르도록 입력측상에 접속되며, 상기 입력측 리플 스티어링 회로는 양쪽 트랜지스터가 오프일 때 입력측을 통하여 전류흐름을 위한 통로를 제공하는 것을 특징으로 하는 제어가능 전압변환기.
제1항에 있어서, 상기 전압변환기는 포워드 변환기이며, 상기 포워드 변환기는 기본측 및 제 2 측을 가지는 트랜스포머; 상기 트랜스포머의 기본측을 구동하는 입력측; 및 상기 트랜스포머의 제 2 측에 의하여 구동되는 출력측을 포함하는 것을 특징으로 하는 제어가능 전압변환기.
제6항에 있어서, 상기 리플 스티어링회로는 출력측상에서 구현되는 것을 특징으로 하는 제어가능 전압변환기.
제6항에 있어서, 상기 리플 스티어링회로는 입력측상에서 구현되는 입력측 리플 스티어링회로를 포함하는 것을 특징으로 하는 제어가능 전압변환기.
제8항에 있어서, 상기 리플 스티어링회로는 출력측상에서 구현되는 출력측 리플 스티어링회로를 더 포함하는 것을 특징으로 하는 제어가능 전압변환기.
제1항에 있어서, 상기 전압변환기는 풀 브리지 포워드 변환기이며, 상기 풀 브리지 포워드 변환기는 기본측 및 제 2 측을 가지는 트랜스포머; 상기 트랜스포머의 기본측을 구동하는 입력측; 및 상기 트랜스포머의 제 2 측에 의하여 구동되는 출력측을 포함하는 것을 특징으로 하는 제어가능 전압변환기.
제10항에 있어서, 상기 리플 스티어링회로는 입력측상에서 구현되는 입력측 리플 스티어링회로를 포함하는 것을 특징으로 하는 제어가능 전압변환기.
제11항에 있어서, 제 1 트랜지스터와 제 2 트랜지스터를 포함하는 제 1 결합된 스위치쌍 및 제 3 트랜지스터와 제 4 트랜지스터를 포함하는 제 2 결합된 스위치쌍을 포함하며, 상기 제 1 결합된 스위치쌍은 제 1 트랜지스터를 통하여 트랜스포머의 기본측으로 그리고 상기 제어회로가 제 1 트랜지스터와 제2 트랜지스터를 모두 온되도록 할 때 제 2 트랜지스터를 통하여 전류가 흐르도록 입력측상에 접속되며, 상기 제 2 결합된 스위치쌍이 제 3 트랜지스터를 통하여 트랜스포머의 기본측으로 그리고 상기 제어회로가 제 3 트랜지스터 및 제 4 트랜지스터를 모두 온되도록 할 때 제 4 트랜지스터를 통하여 전류가 흐르도록 입력측상에 접속되며, 입력측 리플 스티어링회로는 제어회로가 제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터 및 제 4 트랜지스터를 모두 오프되도록할 때 입력측을 통한 전류흐름을 위한 경로를 제공하는 것을 특징으로 하는 제어가능 전압변환기.
제1항에 있어서, 상기 전압변환기는 플라이백 변환기이며, 상기 플라이백 변환기는 기본측 및 제 2 측을 가지는 트랜스포머; 상기 트랜스포머의 기본측을 구동하는 입력측; 및 상기 트랜스포머의 제 2 측에 의하여 구동되는 출력측을 포함하는 것을 특징으로 하는 제어가능 전압변환기.
제13항에 있어서, 상기 리플 스티어링회로는 입력측상에서 구현되는 입력측 리플 스티어링회로를 포함하는 것을 특징으로 하는 제어가능 전압변환기.
입력전압에 반응하여 제어가능한 출력전압을 발생하기 위한 제어가능 하프 브리지 포워드 전압변환기에 있어서, 상기 제어가능 하프 브리지 포워드 전압 변환기가 기본측 및 제 2 측을 가지는 트랜스포머; 상기 트랜스포머의 기본측을 구동하는 입력측; 상기 트랜스포머의 제 2 측에 의하여 구동되는 출력측; 제 1 스위치, 하나 이상의 제 1 커패시터 및 상기 트랜스포머의 기본권선을 포함하며, 제 1 듀티싸이클을 가지는 상기 입력측상의 제 1 브랜치회로; 제 2 스위치, 하나 이상의 제 2 커패시터 및 상기 트랜스포머의 기본권선을 포함하며, 제 2 듀티싸이클을 가지는 상기 입력측상의 제 2 브랜치회로; 상기 제 1 브랜치회로 및 상기 제 2 브랜치회로에 접속되며, 제 1 듀티싸이클 및 제 2 듀티싸이를을 제어하도록 구성되어 출력전압을 제어하는 제어회로; 및 제 1 스위치 및 제 2 스위치에 접속되는 상기 입력측상의 리플 스티어링회로를 포함하는 것을 특징으로 하는 제어가능 하프 브리지 포워드 전압변환기.
제15항에 있어서, 상기 제어회로는, 상기 제 1 스위치가 폐쇄되고 상기 제 2 스위치가 개방되는 제 1 위상, 상기 제 1 스위치 및 상기 제 2 스위치가 개방되는 제 2 위상, 상기 제 1 스위치가 개방되고 상기 제 2 스위치가 폐쇄되는 제 3 위상, 및 상기 제 1 스위치 및 상기 제 2 스위치가 개방되는 제 4 위상을 포함하는 4상 시퀀스를 순환하게 하는 상기 제 1 스위치 및 제2 스위치를 제어하도록 구성되고, 전류는 상기 제 1 위상동안 상기 제 2 브랜치가 아닌 상기 제 1 브랜치를 통해 흐르고, 상기 제 3 위상동안 상기 제 1 브랜치가 아닌 상기 제 2 브랜치를 통해 흐르고, 상기 리플 스티어링 회로는 상기 제 2 및 제 4 위상동안 전류 흐름을 위한 경로를 제공하는 것을 특징으로 하는 제어가능 하프 브리지 포워드 전압변환기.
제16항에 있어서, 제 1 스위치 및 제 2 스위치 각각은 트랜지스터인 것을 특징으로 하는 제어가능 하프 브리지 포워드 전압변환기.
제15항에 있어서, 상기 출력전압은 출력측상의 제 1 노드에서 나타나며, 상기 제어회로는 제 1 노드에 접속되고, 순간 진폭을 표시하는 피드백신호에 반응하는 제어전압을 발생하고 상기 제어전압에 반응하여 제 1 듀티싸이클과 제 2 듀티싸이클중 하나 이상을 제어하도록 구성되는 것을 특징으로 하는 제어가능 하프 브리지 포워드 전압변환기.
입력전압에 반응하여 제어가능한 출력전압을 발생하기 위한 제어가능 SEPIC 전압변환기에 있어서, 상기 SEPIC 전압변환기가 기본측 및 제 2 측을 가지는 트랜스포머; 상기 트랜스포머의 기본측을 구동하는 입력측; 상기 트랜스포머의 제 2 측에 의하여 구동되는 출력측; 출력전압을 결정하는 듀티싸이클을 가지는 입력측상의 스위치; 상기 스위치에 접속되며, 듀티싸이클을 제어하도록 구성되어 출력전압을 제어하는 제어회로; 입력측상의 리플 스티어링회로; 및 출력측상의 추가 리플 스티어링회로를 포함하는 것을 특징으로 하는 제어가능 SEPIC 전압변환기.
제19항에 있어서, 상기 스위치는 트랜지스터인 것을 특징으로 하는 제어가능 SEPIC 전압변환기.
제19항에 있어서, 상기 입력측은 출력측으로부터 전기적으로 절연되는 것을 특징으로 하는 제어가능 SEPIC 전압변환기.
제19항에 있어서, 상기 출력전압은 출력측상의 제 1 노드에서 나타나며, 상기 제어회로는 제 1 노드에 접속되고, 순간 진폭을 표시하는 피드백신호에 반응하는 제어전압을 발생하고 상기 제어전압에 반응하여 듀티싸이클을 제어하도록 구성되는 것을 특징으로 하는 제어가능 SEPIC 전압변환기.
제22항에 있어서, 입력측은 출력측과 전기적으로 절연되며, 상기 제 1 노드에 상기 제어회로를 접속하는 광커플러회로를 더 포함하는 것을 특징으로 하는 제어가능 SIPIC 전압변환기.
입력전압에 반응하여 제어가능한 출력전류를 발생하기 위한 제어가능 전류원에 있어서, 상기 제어가능 전류원이, 출력전류를 결정하는 듀티싸이클을 가지는 하나 이상의 결합된 스위치쌍; 상기 스위치쌍에 접속되며 듀티싸이클을 제어하도록 구성되어 출력전류를 제어하는 제어회로, 및 상기 스위치쌍에 접속되는 리플 스티어링회로를 포함하는 것을 특징으로 하는 제어가능 전류원.
제24항에 있어서, 기본측 및 제 2 측을 가지는 트랜스포머; 상기 트랜스포머의 기본측을 구동하는 입력측; 및 상기 트랜스포머의 제 2 측에 의하여 구동되는 출력측을 더 포함하며, 상기 리플 스티어링회로는 출력측상에서 구현되는 것을 특징으로 하는 제어가능 전류원.
입력전압에 반응하여 제어가능한 출력전류를 발생하기 위한 제어가능 하프 브리지 회로에서, 상기 제어가능 하프 브리지 회로가 기본측 및 제 2 측을 가지는 트랜스포머; 상기 트랜스포머의 기본즉을 구동하는 입력측; 상기 트랜스포머의 제 2 측에 의하여 구동되는 출력측; 제 1 스위치, 하나 이상의 제 1 커패시터 및 상기 트랜스포머의 기본권선을 포함하며, 제 1 듀티싸이클을 가지는 상기 입력측상의 제 1 브랜치회로; 제 2 스위치, 하나 이상의 제 2 커패시터 및 상기 트랜스포머의 기본권선을 포함하며, 제 2 듀티싸이클을 가지는 상기 입력측상의 제 2 브렌치회로; 상기 제 1 브랜치회로 및 상기 제 2 브랜치회로에 접속되며, 상기 제 1 듀티싸이클 및 상기 제 2 듀티싸이클을 제어하도록 구성되어 출력전류를 제어하는 제어회로; 및 상기 제 1 스위치 및 상기 제 2 스위치에 접속되는 상기 입력측상의 리플 스티어링회로를 포함하는 것을 특징으로 하는 제어가능 하프 브리지 회로.
입력전압에 반응하여 제어가능한 출력전류를 발생하기 위한 제어가능 SEPIC 회로에서, 상기 SEPIC 회로가 기본측 및 제 2 측을 가지는 트랜스포머; 상기 트랜스포머의 기본측을 구동하는 입력측; 상기 트랜스포머의 제 2 측에 의하여 구동되는 출력측; 출력전류를 결정하는 듀티싸이클을 가지는, 입력측상의 스위치; 상기 스위치에 접속되며, 듀티싸이클을 제어하도록 구성되어 출력전류를 제어하는 제어회로; 입력측상의 리플 스티어링회로; 및 출력측상의 추가 리플 스티어링회로를 포함하는 것을 특징으로 하는 제어가능 SEPIC 회로.