JPS59126644A - 半導体素子の融着方法 - Google Patents

半導体素子の融着方法

Info

Publication number
JPS59126644A
JPS59126644A JP94483A JP94483A JPS59126644A JP S59126644 A JPS59126644 A JP S59126644A JP 94483 A JP94483 A JP 94483A JP 94483 A JP94483 A JP 94483A JP S59126644 A JPS59126644 A JP S59126644A
Authority
JP
Japan
Prior art keywords
heat sink
composition
alloy
semiconductor laser
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP94483A
Other languages
English (en)
Inventor
Yoshio Suzuki
鈴木　与志雄
Haruo Nagai
治男 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP94483A priority Critical patent/JPS59126644A/ja
Publication of JPS59126644A publication Critical patent/JPS59126644A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体素子？ヒートシンク上にマウントする際
ＴＩｃ便メロされる融着金属組成と共晶合金となる比に
正確にコントロールしながら形成し、その融層金属を使
用して半導体素子とヒートシンク上にマウントする一層
方法に関するものである〇一般に半導体素子は、その動
作に際して発熱するので、この熱とにがすためにヒート
シンクとなる金属ブロック上に低融産金Ｈ４を介して融
着されている。この融着のための金底の材質とその形匠
法又融着法は半導体素子に与える歪の大さざを左右゛し
、素子の信頼性そのものに大さな影＠ｉｌｌ？与えるＯ ここで、　ＡＵ　　Ｓｎ合金を融着剤とする半導体レー
ザの場合と例にとって従来技術の説明を行なう。
従来の技術は・第１図、第２図、第３図に示す３つの方
法に大別される。第１図の方法は、半導体素子ｌおよび
ヒートシンクｚ上ｌＩｃＡｕ＃８ｔ−Ａ空蒸着法あるい
はメッキ等で形成した僧、どちらか一方の面上に８ｎ４
を真空蒸着法あるいはメッキ法等で形成し、その後これ
らと恵ね合わせて融着する方法である０又第２１図の方
法は、半導体素子ｌおよびヒートシンクｚ上にＡｕの／
Ｖ８ｔ−Ｊｌ蒸ｙＩｌ法あるいはメッキ法等で形成した
後に、共晶組成のＡｕＳｎ合金からなる融着剤のＭ５ｔ
−間にはぎみ込み、それらを真ねて融着する方法である
Ｏ又第３図の方法は、半導体菓子ｌおよびヒートシンク
ｚ上にＡｕの層８を真空蒸着法あるいはメッキ法等で彫
喫した後、どちらか一方の面上にＡｕＳ　ｎの合金ｗＩ
５に共晶組成のＡ　ｕ　Ｓ　ｎ合金？原料として真空蒸
着法等で形成し、それらと重ねて融着する方法である０ ところで、上記の各方法はそれぞれ次のような欠点ｔｒ
している。まず第１図の方法の欠点は次の通りである。
すなわちＡｕとＳｎとの界面での合金化が均一に進中ず
、従って応力分布が不均一になり歪の原因となる。又完
全な融着がでさず熱抵抗の分布も不均一である。又第２
図の方法の欠点としては、Ａｕ　　Ｓｎｎ共晶組合合金
箔を用いるため、融着金属の磯釣なコントロールが困難
であり、余った融着金属が半鷹本禦子の側面を伝って上
にはい上り、電流リーク等の原因となる等が挙げられる
。これに対し、第３図の方法は最もコントロールしやす
い方法である。Ｌカ）しながら、Ａ　ｕ　Ｓ　ｎ合金の
蒸着に普通の方法（あらかじめ用意した共晶合金を同時
に蒸発させる方法）を用いると均一な共晶組成の膜が形
成されず、蒸発しやすいＳｎが先に蒸５１ｇされて組成
に不均一性と生じ、一定温度で均一に融解しない上に組
戎不均−に伴う応力５熱抵抗の分布？生じる等の欠点？
有する０これらの事要は、従来の方法では均一な融着が
行なわれず素子に不均一な応力、熱抵抗分布と与える原
因となっていたことを示す。
本発明は上記の欠点に解決するためになされたもので・
融着金属層の形成において、その組成？最も望ヂしい直
で、しかも均一な状態に保つべくコントロールしながら
形成することにより融着工程の再現性及びマウントされ
たレーザ素子の信頼性を高めることを目的としたもので
あ６゜以下に図面と用いて説明する０ 第弘図は本発明の実施例と示したものである。
ここで番ま本発明の一例としてＡｕｇ。５ｎ２ｏ（ｗｅ
ｉｇｈｔ％）共晶合金を使用したｌｎＰ　／　ＩｎＧａ
ＡｓＰ　ダブルへテロ構造半導体レーザ素子の融着方法
と示している。
図中Ｉ　Ｊ、は半導体レーザ素子であり、１２は上記半
導体レーザ素子に安定ｆｘ電流と注入するためのオーミ
ック電極である。又１６はダイヤモンドあるいはシリコ
ン等の放熱効果の高いヒートシンクであり、１５はその
表面をカバーして融着剤とのなじみ？よくする金属層で
Ｔｉ／Ｐｉ／Ａｕ等で形成される０１８は半導体素子レ
ーザ素子ｌｌ？ヒートシンク上に融着した後、融着剤１
４およびヒートシンクメタライズ用金属１５が半導本レ
ーザ素子１１の結晶中へ拡散等で進入して半導体レーザ
素子の性能を劣化させるの？防ぐ目的で形成するｐｔ等
の金属膜である。
■４は半導体レーザ素子ｌｌおよびヒート・ンンク１６
を融着する融着剤である。本！＋８！ｌ！着剤の形成法
の大Ｉ（１３は次の辿りである。すなわち麓真空蒸着装
置内において？ｉｉ！ｌ！ｉ金属合金の構成元素である
Ａｕおよび８ｎ２別々なソース源として別々のヒータ内
に配扮し、各々単独に加ｗｐ１ａｉＩ１６ｔｎ　して同
時に２種類の分子線ビーム？得る。各々の分子線ビーム
の強度比Ｇ−１蒸着膜組成がｈｕｇｏ％、５ｎ２０％の
共晶合金となるように質斂分析器で監視しつつ６各のヒ
ータの温度と制仰して調整する０これを実施する方法は
第Ｓ図に示してあり、この図において２１はＡｕ分子線
ビーム、２２はＳｎ分千線ビーム、２Ｐｈは質量分析器
、２４は排気系、２５はヒータである。
以上のような工程により上記のＡｕとＳｎの共晶組成合
金の薄ｉ’を半２１Ｉｉ１本レーザ素子ｌｌ上およびヒ
ートシンク１６上に各々５ＱＯＱＡの厚みで形成した。
このときレーザ素子及びヒートシンクの温度は！ｒｏ”
ｃに保った。
なお本工程は半導体レーザ累子個々に行なうのではなく
、畑数の半導体レーザ素子？含む半導体レーザウェハ上
に行ない、後に・へきかいして半導体レーザ素子を得て
いる。
以上のような工程で形成した融着剤の／ｉｌを持つ半導
体レーザ素子およびヒートシンク？各々の融層剤を形成
した面同士が重なるようにぐ・ｔみ４ｔね、小ざな荷車
？かけた状態でヒータ上で加熱して温度と除々に上昇さ
せたところ、上記紐取のＡｕとＳｎＱ共晶合金の融点２
１０℃とこえたところでＡ　ｕ　−Ｓ　ｎ合金薄膜はす
みやかに均一にとけあいその甲：ｆ温度を下げ室温■で
徐冷したところ・半朧本−子はヒートシンク上に完全に
固着されていた。これは本発明の方法によるＡｕ　　Ｓ
ｎ合金中ではＡｕの原子とＳｎの原子が均一に混合され
ており、理想的な状態の共晶組成合金となっているため
である。
以下に本発明の実施例をｒｌｉ値ともってざらに詳しく
説明する。
特作した半導体レーザ素子は、ｎ形ＩｎＰ基板結晶上に
面相エピタキシャル成擾法により作製されたｌｎＰ／Ｉ
ｎ（ｊａＡｓＰダブルへテロ接合を有する発振波＆ｌ、
Ｉμｍ帯埋め込み構造半導ｉ％レーザである。
本レーザウェハへのオーミンク電極を以下の通りに形成
した。テずペレットへの割り出しを簡易にする目的で、
゛ｎ形ＩｎＰ基板側の半導体結晶層をエピタキシャル成
長層と含んだ素子の厚みがｇＯμｍ程度に達するまで臭
素とメチルアルコールの混合液を用いて研摩して薄片化
した。次に通常の抵抗加熱による真空蒸着＠を用いてｐ
側のエピタキシ’ｒ　ル成長層ａへＡｕＺｎＮｉ　合金
ｔ１又ｎ（１１１のＩｎＰ基板ｍ１へＡｕＧｅＮｉ合金
を順次蒸着した０真空度はそれぞれ２　Ｘ　／　Ｑ−６
Ｔ６ｒｒ以下”Ｃ’アり、＆　＆　ＩＩ＋］　熱Ｇｅ１
行なわないで空温でＩＡＮＩシたｏ？ｇ極の厚みはｐｌ
ｌｌｌこのようにして形成した電ｓ！！を赤外ランプを
用いた加熱炉中でシンタリングを行ないオーミンク電極
化した。シンタリングの条件は温度≠３０”Ｃ・時間３
ＱＳｅＣ１昇温速度２ｔＯ″Ｃ／１＋１１１１で水素雰
囲気中で行なった。その後、　ｎ４ａのＡｕＱｅＮ　ｉ
オーミ、ツク選極上へは、Ｐｔｆ／！００Ａｆ）１！ｊ
Ｌみに電子ビーム蒸着法により形成し、２！らにポンデ
ィングパッド用としてＡｕを約３０００１Ｌの厚みに真
空蒸着した。又１）［１１１７）ＡｕＺｎＮｉオーミッ
ク旭極上へはＡｕメッキを約／　ｐ、の厚みでｈし、へ
さかいガイド用パターン？兼ねたポンディングパッドと
し、半導体レーザウェハへのｔ極形成を終了した。
次にダイヤモンドヒートシンクについて説明する。用い
たダイヤモンドヒートシンクは熱伝導のすぐれたタイ１
…ａに属するもので、サイズは幅０、７　ｗ　Ｘ奥行ａ
７龍×高３Ｑ寥龍の直方本形状のものである０本ダイヤ
モンドヒートシンクへのメＡｕ／θｏｏａｈであり以上
の３層構造金属でダイヤモンドヒートシンクの上面、下
面、および−万の側面？メタライズしている。
以上述べて来たごと＜＠極の形成された半導体レーザウ
ェハのｎａ電極面上およびダイヤモンドヒートシンクの
上面か下面のどちらか一方の面上にＡｕとＳｎ２ソース
とする分子線ビーム蒸着２行ない、　Ａｕ８ｎの共晶合
金？形成した。装置内の真空度は／　Ｘ　／　０−ａＴ
ｏｒｒ以下となるようにンーブションポンプおよびイオ
ンポンプ、クライオポンプ等の排気系で排気した。Ａｕ
とＳｎの分子線ビームの強度比は形成されたＡ　ｕ　−
Ｓ　ｎ合金の恵敵比がＡ　０ｇ６　ｂ　ｎ２゜の共晶合
金となるように調整した。
方法としてはＡｕの分子線ビームとＳｎの分子線ビーム
？各々別々なヒータで加熱して出射し、蒸着すれる半導
体レーザウェハおよびダイヤモンドヒートシンクの近傍
に組み込ｆれた装置分析器からの情報をフィードバック
して各々のヒーターの電流ｌ１ｉ１ｔ−変化し分子線ビ
ームの強度比？調整した０蒸着法度は約！ｒｏ”ｃ、蒸
着速度は約２μｍ／ｈｒ　であり、半ｍｔｉＥレーザウ
ェハ上、およびダイヤモンドヒートシンク上に各々＆　
０００　Ａｌ１）１９１みで形成した０ その後レーザウェハよりレーザベレットの切す出しと行
なった。切り出しは、カミソリの刃による通常のへさか
い法で行ない、大さだ２００μ′ｒｒＬＸφ００ｐｍＣ
キャビティ長２θＯｐｍ）のレーザダイオードを得た０
マウントの方法は以下の通りである。ｆずあらかじめ金
メン千の施されているｇｉミル奥行２龍裏ざｔ寵の銅の
プリンク上に１ｌｉｕ　／朋、長ざ２朋厚み２０μｍの
ＡｕＳｎの低融点ハンダの箔をひざ、ダイヤモンドヒー
トシンクのＡｕＳｎ　共晶合金分子線ビーム蒸着の施さ
れていない面？下にしてそれと重ねた。ざらにその上に
半導体レーザチップ？ｎ側ｒ丁にして積み友ね全体と約
Ｓりの荷重で押しながら水素ガス雰囲気中で加熱してボ
シデイングした。この時の昇温スピード＆ま約２θＱ−
（／ｒＡｍであり、−着剤が溶けて力）ら約３Ｑ秒１…
この温度を保持しその後冷却した０冷却は自然冷力１で
ある０ このようＥｌ、て合計３σ個の半導不し−ザチツブ？マ
ウントした結果、その平均した発振閾値′亀流は輻ｏ、
Ｓμｓｅｃ　＜り返し、／　ＫＨｚのｌクルスミ流で約
２０１ｒＬＡ　ｋ又直流で２２ｍ１．であり、両者番ま
されめで近接したｆｉａｔ示し、マウントの良好性がう
力）がえた０ 又、雰囲気温度ｇｏ’ｃ、駆動電流コＱＯｍＡ（定電流
動作）における１００時間のスクリーニング２行ない、
発撮閾直′Ｎ１流の上昇が元の直の１３倍以下？合格と
する検査を行なったところ、従来σ）蒸着法で融着剤と
形成したダイオードで（ま平均ダ０％の歩留りであった
が、本発明の方法により形成した＝ｍ剤と用いてマウン
トした夕°イオードは、平均７０％の合格率と示し本発
明カー歪応力の少ないマウント方法であること！！１−
ｉ４証した０本発明は以上説明してさた工程により安定
で均一な共晶組Ｆ！ｉ、と有するＡｕＳｎ融着金属と形
成し、本融着金属層金用いて半導体レーザ素子をヒート
シンク上にマリントしているため、多数の素子をマウン
トする場合にも一定な温度で融着することが可能であり
、融着Ｔ、程を安定化することかでさる。又、＃ｌ！ｌ
！着後の融着金ｇ層内自身の歪も小びくなり半導体レー
ザ自身へ与える応力の低減化２図ることがでさ、その結
果経時変化が減少し素子の高信頼化が達成ぎれる。ざら
に厚い融着金属のｉ′６等と使用していないので、融着
剤が盛り上って素子の周囲のｐｎ接合にふれてこれとシ
ョート己せる事故が皆無になり、マウントの工程で歩留
りが飛躍的に同上する。
なお本発期は実ｆＩＩ例として説明した上記融着金１Ｉ
４ｔ−用いた半導体レーザ素子の場合の他にも、発光ダ
イオード、ホトダイオード、半導体集積回路等の半導体
素子と低融点組成のＡｕＳｎ合金・ＡｕＩｎ合金あるい
はＡｕＧｅ合金等？用いてヒートシンク上に固着する目
的のために広く応用可能であることが明らかである。
【図面の簡単な説明】
第１図ないし第３図はいずれも従来の半導体素子の融着
方法を示す説明図、第ψ図、第Ｓ図は本発明方法？説明
するための説明図である０１１・・・・・・半導体レー
ザ自身、１２・・・・・・オーミック遥極、１８・・・
・・・Ｐｔ層等の拡散ストップ金属層、■４・・・・・
・融着剤、１５・・・・・・ヒートシンク用メタライズ
金属層、１６−・・・・・ヒートシンク。 出願人　日本心信電話公社

Claims (1)

    【特許請求の範囲】
  1. 半導体素子？ヒートシンク上にマウントする際に使用す
    る融着用金属層の形成にあたり、同時に槽数の金属元素
    ？別々ＩＩｃ制副しうる分子線ビーム蒸着法により融着
    用金属層の組成？正確な共晶組成にコントロールし、得
    られる共晶組成合金の綿層と半導１本素子及びヒートシ
    ンクの双方又は一方の融着面上に形成し、その後両者を
    ４ｙ触させて加熱し、一定の温度において上記の層？融
    解させた後にその！！：ま冷却することにより半導体撲
    子？ヒートシンクに固定するようＱでしたことと特徴と
    する牛堀体素子の融着方法。
JP94483A 1983-01-07 1983-01-07 半導体素子の融着方法 Pending JPS59126644A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP94483A JPS59126644A (ja) 1983-01-07 1983-01-07 半導体素子の融着方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP94483A JPS59126644A (ja) 1983-01-07 1983-01-07 半導体素子の融着方法

Publications (1)

Publication Number Publication Date
JPS59126644A true JPS59126644A (ja) 1984-07-21

Family

ID=11487780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP94483A Pending JPS59126644A (ja) 1983-01-07 1983-01-07 半導体素子の融着方法

Country Status (1)

Country Link
JP (1) JPS59126644A (ja)

Similar Documents

Publication Publication Date Title
JP3271475B2 (ja) 電気素子の接合材料および接合方法
US4360965A (en) Method of mounting a semiconductor laser device
US6027957A (en) Controlled solder interdiffusion for high power semiconductor laser diode die bonding
US7724791B2 (en) Method of manufacturing laser diode packages and arrays
US20120012373A1 (en) Submount and Method of Manufacturing the Same
KR0164226B1 (ko) 화합물 반도체용 옴접촉부 형성방법
KR20070068435A (ko) 박막 반도체 칩의 제조 방법
Merritt et al. Controlled solder interdiffusion for high power semiconductor laser diode die bonding
JP4811629B2 (ja) 半導体レーザ装置
US8153507B2 (en) Method of manufacturing high power array type semiconductor laser device
TWI237909B (en) Thin-film semiconductor component and its production method
EP1039596A3 (en) Semiconductor light emitting device and method for manufacturing the same
JPS59126644A (ja) 半導体素子の融着方法
JPS6052079A (ja) 半導体レ−ザ装置
KR20070039195A (ko) 열적 안정성이 개선된 반도체 소자 및 이의 제조방법
JP2007251142A (ja) 半田層及びそれを用いた電子デバイス接合用基板並びにその製造方法
US3769694A (en) Ohmic contact for group iii-v p-type semiconductors
JPH11163467A (ja) 半導体素子及びその製造方法、並びにヒートシンク
JPH07321412A (ja) 半導体装置
US3709729A (en) Method of making nickel chrome ohmic contact to p-type silicon carbide
JPH0846289A (ja) 半導体レーザの製造方法
JPH03174780A (ja) 発光ダイオードの製造方法
JPH05304233A (ja) 半導体装置の製造方法
JPH0377676B2 (ja)
JP4916330B2 (ja) 窒化物半導体レーザ装置の製造方法