JPS59125635A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59125635A JPS59125635A JP35083A JP35083A JPS59125635A JP S59125635 A JPS59125635 A JP S59125635A JP 35083 A JP35083 A JP 35083A JP 35083 A JP35083 A JP 35083A JP S59125635 A JPS59125635 A JP S59125635A
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- semiconductor
- less
- fixing
- content
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体装置、例えば通常のICはもちろんの
こと、特に大容量記憶素子である64にダイナミックR
AMや256にダイナミックRAM等のメモリや各種の
超LSIに関するものである。
こと、特に大容量記憶素子である64にダイナミックR
AMや256にダイナミックRAM等のメモリや各種の
超LSIに関するものである。
この種半導体装置としては、第1図に示すように半導体
素子ペレット(1)がリードフレーム(2)のペレット
固着領域であるグイマウントエリヤ(3)に固着用ろう
材(6)を介して機械的、電気的に固着されたもの、あ
るいは第2図に示すように半導体容器であるセラミック
パッケージ(4)のペレット固着領域域であるグイマウ
ントエリヤ(5)に固着用ろう材(6)を介して機械的
、電気的に固着されたものであり、固着用ろう材(6)
として金あるいは銀を材料とした合金あるいは有機ペー
ストが用いられるのが一般的である。
素子ペレット(1)がリードフレーム(2)のペレット
固着領域であるグイマウントエリヤ(3)に固着用ろう
材(6)を介して機械的、電気的に固着されたもの、あ
るいは第2図に示すように半導体容器であるセラミック
パッケージ(4)のペレット固着領域域であるグイマウ
ントエリヤ(5)に固着用ろう材(6)を介して機械的
、電気的に固着されたものであり、固着用ろう材(6)
として金あるいは銀を材料とした合金あるいは有機ペー
ストが用いられるのが一般的である。
しかるに、金あるいは銀を材料とした合金あるいは有機
ペーストは高価な材料であるという欠点を有していた。
ペーストは高価な材料であるという欠点を有していた。
また、金あるいは銀を材料とした接着材料より安価な接
着材料として、Pbを母体とする合金半ば」系の接着材
料も知られているが、現在知られているものは、Pbと
不可避不純物となりゃすい放射性同位元素の含有量が多
く、このものから出る放射性α粒子数が多いため、この
放射性α粒子の影響で半導体装置に適用できないのが現
状である。
着材料として、Pbを母体とする合金半ば」系の接着材
料も知られているが、現在知られているものは、Pbと
不可避不純物となりゃすい放射性同位元素の含有量が多
く、このものから出る放射性α粒子数が多いため、この
放射性α粒子の影響で半導体装置に適用できないのが現
状である。
すなわち、このよ−、Iイこ放射性α粒子を多く発生す
る材料を半導体装置に適用される接着材料として用いた
場合、特に半導体素子ペレットの固着に用いた場合lこ
は、半導体素子ペレットが64にダイナミックRAMや
256にダイナミックRAMのような大容量記憶素子の
場合、接着材料から発生する放射性、n!粒子が半導体
素子ペレットの表面に衝突することにより、半導体素子
の表面付近(深さ20〜80ミクロン)でシリコンを電
離させ、この電離に亀 より発生した電子が記憶素子の記憶状態を一時的に乱す
、いわゆる記憶素子のソフトエラーが発生することにな
るものであった。
る材料を半導体装置に適用される接着材料として用いた
場合、特に半導体素子ペレットの固着に用いた場合lこ
は、半導体素子ペレットが64にダイナミックRAMや
256にダイナミックRAMのような大容量記憶素子の
場合、接着材料から発生する放射性、n!粒子が半導体
素子ペレットの表面に衝突することにより、半導体素子
の表面付近(深さ20〜80ミクロン)でシリコンを電
離させ、この電離に亀 より発生した電子が記憶素子の記憶状態を一時的に乱す
、いわゆる記憶素子のソフトエラーが発生することにな
るものであった。
この発明は上記した点に鑑みてなされたものであり、半
導′鉢容器又はリードフレームのペレット固着領域に固
着用ろう材を介して半導体素子ペレットが電気的、機械
的に固着されたものにおいて、固着用ろう材として、安
価かつ放射性α粒子の発生数を極めて少くする接着材料
を用いることにより、コスト面で安価で品質、信頼性に
もすぐれた半導体装置を提供することを目的とするもの
である。
導′鉢容器又はリードフレームのペレット固着領域に固
着用ろう材を介して半導体素子ペレットが電気的、機械
的に固着されたものにおいて、固着用ろう材として、安
価かつ放射性α粒子の発生数を極めて少くする接着材料
を用いることにより、コスト面で安価で品質、信頼性に
もすぐれた半導体装置を提供することを目的とするもの
である。
特に、この発明は上記固着用ろう材として、Snまたは
Inのうち1棟又は2種を1重世%以上含有し、さらに
必要に応じてAgを1〜10 Mg)%含有し、残りが
Pbと不可避不純物からなる組成物を含有しかつ不可避
不純物としての放射性同位元素の含有量を50ppb未
満として、放射性σ粒子のカウント数を0.5 CPH
/d以下としたPi)合金を接着利料t61としたこと
を特徴とするものである。
Inのうち1棟又は2種を1重世%以上含有し、さらに
必要に応じてAgを1〜10 Mg)%含有し、残りが
Pbと不可避不純物からなる組成物を含有しかつ不可避
不純物としての放射性同位元素の含有量を50ppb未
満として、放射性σ粒子のカウント数を0.5 CPH
/d以下としたPi)合金を接着利料t61としたこと
を特徴とするものである。
このように構成されたPI)合金を用いて、半導体素子
ペレット(1)をグイマウントエリヤ(3)に固着した
ところ、良好な接着性とぬれ性を示し、特に半導体素子
ペレット(1)がグイマウントエリヤ(3)から剥離し
たり、半導体素子ペレット(1)が割れたりひび割れし
たりすることも全くなかった。
ペレット(1)をグイマウントエリヤ(3)に固着した
ところ、良好な接着性とぬれ性を示し、特に半導体素子
ペレット(1)がグイマウントエリヤ(3)から剥離し
たり、半導体素子ペレット(1)が割れたりひび割れし
たりすることも全くなかった。
次に、上記したPb合金からなる固着用ろう材の組成に
ついてさらに説明を加える。
ついてさらに説明を加える。
(イ)SnおよびIn
pb系合金のろう材の良好なぬれ性と強い接着強度を確
保するために含有させたものである。含有量が1重量%
未満では固着用ろう材として前記所定の性質をもたせる
ことができないため、1重里%以上含有させる必要があ
る。又一方6596以上を含有させても前記特性改善に
より一層の向上効果が得られないものであった。従って
SnおよびInの含有量は1重量%以上、特に1重量%
以上65重量%以下とすることが好ましいものであった
。
保するために含有させたものである。含有量が1重量%
未満では固着用ろう材として前記所定の性質をもたせる
ことができないため、1重里%以上含有させる必要があ
る。又一方6596以上を含有させても前記特性改善に
より一層の向上効果が得られないものであった。従って
SnおよびInの含有量は1重量%以上、特に1重量%
以上65重量%以下とすることが好ましいものであった
。
(0) Ag
Ag成分の添加はぬれ性および接着強度を一段と向上さ
せる作用があるので、さらにぬれ性および接着強度を高
める必要がある場合には、必要に応じて添加含有させて
も良いものである。そしてその含有量が1重量%未満で
は前記作用の向上効果はあまり認められず、10]i量
%を越えて含有させてもそれ以上の性能を向上させる効
果は少いので、経済性の面で不利になるものである。従
って、Agを含有させる場合には、その含有量を1重量
%以上10重斧%以下とするのが好ましいものであった
。
せる作用があるので、さらにぬれ性および接着強度を高
める必要がある場合には、必要に応じて添加含有させて
も良いものである。そしてその含有量が1重量%未満で
は前記作用の向上効果はあまり認められず、10]i量
%を越えて含有させてもそれ以上の性能を向上させる効
果は少いので、経済性の面で不利になるものである。従
って、Agを含有させる場合には、その含有量を1重量
%以上10重斧%以下とするのが好ましいものであった
。
(ハ)不可避不純物としての放射性同位元素通常の精錬
法により製造されたPI)の中にはV。
法により製造されたPI)の中にはV。
rhなどの放射性同位元素が50ppb以上も含有し、
これは放射性α粒子のカウント数で数カウントから数百
カウントCPH/cnrに相当すえ、。したがって精錬
法の検討により、上記V、Thなどの放射性同位元素の
含有量を50ppb未満とし、放射性α粒子の発生数を
0.5 CPH/ cnr以下としたものを用いた。
これは放射性α粒子のカウント数で数カウントから数百
カウントCPH/cnrに相当すえ、。したがって精錬
法の検討により、上記V、Thなどの放射性同位元素の
含有量を50ppb未満とし、放射性α粒子の発生数を
0.5 CPH/ cnr以下としたものを用いた。
次に、上記の様に各組成物の組成割合が決められた固着
用ろう材を第2図に示すような中空型のセラミック容器
における半導体素子ペレット(1)トセラミックパッケ
ージ(4)のグイマウントエリヤ(5)との電気的、機
械的固着に適用した場合の具体的実施例を説明する。第
2図において半導体素子べレツl−(+)はシリコンを
基板とした64にグイナミツ す。
用ろう材を第2図に示すような中空型のセラミック容器
における半導体素子ペレット(1)トセラミックパッケ
ージ(4)のグイマウントエリヤ(5)との電気的、機
械的固着に適用した場合の具体的実施例を説明する。第
2図において半導体素子べレツl−(+)はシリコンを
基板とした64にグイナミツ す。
クメモリーでその記憶部のセルの寸法は150〜200
平方ミクロンである。容器(4)は4層のアルミナセラ
ミックスを8層mしたもので構成されており、固着用ろ
う+3(6)は上記した各組成物の組成割合をAυ(々
変化させて構成したもの用いられたものである。
平方ミクロンである。容器(4)は4層のアルミナセラ
ミックスを8層mしたもので構成されており、固着用ろ
う+3(6)は上記した各組成物の組成割合をAυ(々
変化させて構成したもの用いられたものである。
またフタOQはコバール材の表面に鮨メッキおよびAU
メッキを施したものでAuの厚さは1.5μ以上であり
、A u/S nの共晶ロー材0υを用いて強固に容器
(4)に気密封止されたものである。
メッキを施したものでAuの厚さは1.5μ以上であり
、A u/S nの共晶ロー材0υを用いて強固に容器
(4)に気密封止されたものである。
この様に構成された半導体装置において、固着用ろう利
(6)における各組成物の組成割合を種々変化させたも
のを用いたものの接着強度、ぬれ性評価、及びソフトエ
ラー発生率を測定した結果を第1表に示すとともに、上
記実施例における半導体装置の500コについて評価試
験を行なった結果を第2表に示す。
(6)における各組成物の組成割合を種々変化させたも
のを用いたものの接着強度、ぬれ性評価、及びソフトエ
ラー発生率を測定した結果を第1表に示すとともに、上
記実施例における半導体装置の500コについて評価試
験を行なった結果を第2表に示す。
なお、第1表には実癲例と比較のため、接着材料として
上記した各組成物の組成割合以外のPl)合金ろう材を
固着用ろう材(6)として用いたものを示半導体特性評
価結果 表から明らかなように、接着強度、ぬれ性うびソフトエ
ラー発生率の総合評価として、−コ各組成物の組成割合
以外のPb合金ろう材こものに比し、優れた結果が得ら
れ、かつ・シら明らかなように金及び銀糸の固着用ろう
材を用いたものと、半導体特性評価も損色なし゛結果が
得られたものである。
上記した各組成物の組成割合以外のPl)合金ろう材を
固着用ろう材(6)として用いたものを示半導体特性評
価結果 表から明らかなように、接着強度、ぬれ性うびソフトエ
ラー発生率の総合評価として、−コ各組成物の組成割合
以外のPb合金ろう材こものに比し、優れた結果が得ら
れ、かつ・シら明らかなように金及び銀糸の固着用ろう
材を用いたものと、半導体特性評価も損色なし゛結果が
得られたものである。
この発明は以上述べたように、ペレット固着領域に半導
体ペレットを固着ろう材を介して固着される半導体装置
において、固着用ろう拐を、1重里%以上のSn及びI
nのうちの1柵又は2種を含有するとともに残りがp)
)と不可避不純物からなる組成物を含有し、かつ上記不
可避不純物としての放射性同位光景の含有量が50pp
b未満であるもの、又はさらに必要に応じて1〜10重
りものAgを含有したものとし、だので、金及び銀糸の
固着用ろう材に比し、安砥でかつ同等以−ヒの性能及び
品質を有する半導体装置が得られるという効果があるも
のである。
体ペレットを固着ろう材を介して固着される半導体装置
において、固着用ろう拐を、1重里%以上のSn及びI
nのうちの1柵又は2種を含有するとともに残りがp)
)と不可避不純物からなる組成物を含有し、かつ上記不
可避不純物としての放射性同位光景の含有量が50pp
b未満であるもの、又はさらに必要に応じて1〜10重
りものAgを含有したものとし、だので、金及び銀糸の
固着用ろう材に比し、安砥でかつ同等以−ヒの性能及び
品質を有する半導体装置が得られるという効果があるも
のである。
第1図及び第2図はそれぞれ半導体素子ペレットをリー
ドフレームまたはセラミックパッケージにダイマウンド
す比例を示す説明図、第8図は中空型セラミック容器に
実装した例を示す!1.「面図である。 図において、(1)は半導体集子ペレット、(2)はリ
ードフレーム、(3)はグイマウントエリヤ、(4)は
セラミックパッケージ、(5)はグイマウントエリヤ、
(6)は固着用ろう材である。 代理人 葛 野 信 − 第1図 第3図 71θ
ドフレームまたはセラミックパッケージにダイマウンド
す比例を示す説明図、第8図は中空型セラミック容器に
実装した例を示す!1.「面図である。 図において、(1)は半導体集子ペレット、(2)はリ
ードフレーム、(3)はグイマウントエリヤ、(4)は
セラミックパッケージ、(5)はグイマウントエリヤ、
(6)は固着用ろう材である。 代理人 葛 野 信 − 第1図 第3図 71θ
Claims (2)
- (1)半導体容器のペレット固着領域又はリードフレー
ムのペレット固着領域に固着用ろう材を介して半導体素
子ペレットが固着される半導体装置において、上記固着
用ろう材を、1重量%以上のSnおよびInのうちの1
種又は2種を含有するとともに、残りがbと不可避不純
物からなる組成物を含有し、かつ上記不可避不純物とし
ての放射性同位元素の含有量が50 ppb未満である
ものとしたことを特徴とする半導体装置。 - (2)半導体容器のペレット固着領域又はリードフレー
ムのペレット固着領域に固着用ろう材を介して半導体素
子ペレットが固着される半導体装置において、上記固着
用ろう材を1重量%以上のSnおよびInのうちの1種
または2種を含有するとともに1〜1096のAgを含
有し、さらに残りがhと不可避不純物からなる組成物を
含有し、かつ不可避不純物としての放射性同位元素の含
有量を50ppb未満であるものとしたことを特徴とす
る半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35083A JPS59125635A (ja) | 1983-01-05 | 1983-01-05 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35083A JPS59125635A (ja) | 1983-01-05 | 1983-01-05 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59125635A true JPS59125635A (ja) | 1984-07-20 |
Family
ID=11471385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35083A Pending JPS59125635A (ja) | 1983-01-05 | 1983-01-05 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59125635A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03207596A (ja) * | 1990-01-10 | 1991-09-10 | Mitsubishi Materials Corp | 半導体装置組み立て用Pb合金はんだ材 |
-
1983
- 1983-01-05 JP JP35083A patent/JPS59125635A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03207596A (ja) * | 1990-01-10 | 1991-09-10 | Mitsubishi Materials Corp | 半導体装置組み立て用Pb合金はんだ材 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0110307B1 (en) | Semiconductor die-attach technique and composition therefor | |
US4401767A (en) | Silver-filled glass | |
US4459166A (en) | Method of bonding an electronic device to a ceramic substrate | |
US4436785A (en) | Silver-filled glass | |
EP0200773B1 (de) | Verfahren zur verkapselung von mikroelektronikschaltungen mit organischen komponenten | |
US6187114B1 (en) | Solder material and electronic part using the same | |
KR900000169B1 (ko) | 반도체 장치용 Pb 합금납재 | |
US6144103A (en) | Graded PB for C4 bump technology | |
DE2234493A1 (de) | Packungen fuer halbleiterchips | |
JP3227851B2 (ja) | 低α線Pb合金はんだ材およびはんだ膜 | |
JPS5873904A (ja) | 銀充填ガラス | |
JPS59125635A (ja) | 半導体装置 | |
KR900003845B1 (ko) | 질화 알루미늄(ain)회로 기판 | |
US4357162A (en) | Solder composition | |
GB2103250A (en) | Silver-filled glass | |
JPS626793A (ja) | はんだペ−スト用Pb合金粉末 | |
JPH11330678A (ja) | 半田接合方法及び回路基板並びにその回路基板を用いた電子装置 | |
JPS6132444A (ja) | 集積回路装置 | |
KR900006013B1 (ko) | 은 충전 유리 금속화 페이스트 | |
JPS6254597B2 (ja) | ||
US11858071B2 (en) | Solder alloy, solder paste, solder ball, solder preform, and solder joint | |
JPH08290288A (ja) | 無鉛はんだ | |
JP2778171B2 (ja) | 半導体装置組み立て用Pb合金はんだ材 | |
JPS6254598B2 (ja) | ||
JPH01273690A (ja) | ロウ付け用材料 |