JPS5912491A - Display of music score - Google Patents

Display of music score

Info

Publication number
JPS5912491A
JPS5912491A JP57121923A JP12192382A JPS5912491A JP S5912491 A JPS5912491 A JP S5912491A JP 57121923 A JP57121923 A JP 57121923A JP 12192382 A JP12192382 A JP 12192382A JP S5912491 A JPS5912491 A JP S5912491A
Authority
JP
Japan
Prior art keywords
display
slot
block
note
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57121923A
Other languages
Japanese (ja)
Other versions
JPH0149957B2 (en
Inventor
遠藤 昭紀
和郎 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Gakki Co Ltd
Original Assignee
Nippon Gakki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Gakki Co Ltd filed Critical Nippon Gakki Co Ltd
Priority to JP57121923A priority Critical patent/JPS5912491A/en
Publication of JPS5912491A publication Critical patent/JPS5912491A/en
Publication of JPH0149957B2 publication Critical patent/JPH0149957B2/ja
Granted legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 この発明は楽器による演奏の過程あるいは記憶媒体に記
憶された演奏データ等を自動的に楽譜化する際に用いら
れる楽譜表示方法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a musical score display method used when automatically converting the process of playing a musical instrument or performance data stored in a storage medium into a musical score.

従来の楽譜表示方法として、画面上に順次音楽記号(音
符、休符、シャープ、フラット等)を表示し、表示領域
がFull  の状態になった場合に、表示された楽譜
を全て消去してまた新たに楽譜表示を行う方法が知られ
ている。しかしながら、このような方法は表示領域がF
ull  の状態になる毎に表示済の楽譜が全て消去さ
れてしまうので、演奏の過程を検討する際、非常に不便
であった。
Conventional music score display methods display musical symbols (notes, rests, sharps, flats, etc.) sequentially on the screen, and when the display area becomes full, all the displayed music scores are erased and restarted. A new method for displaying musical scores is known. However, in this method, the display area is F
Since all of the displayed music scores are erased every time the state is set to ULL, this is very inconvenient when considering the performance process.

そこでこの発明は、表示領域がFull  の状態!F
−なった場合に、表示済の楽譜を次の音楽記号を表示し
得る幅だはシフトし、これによシ生じた余白部に次の音
楽記号を表示するようにし、もって。
Therefore, this invention has a full display area! F
-, the displayed musical score is shifted by a width that can display the next musical symbol, and the next musical symbol is displayed in the margin created by this.

演奏過程の検討に便利な楽譜表示方法を提供するもので
ある。
This provides a musical score display method that is convenient for examining the performance process.

以下、図面を参照しこの発明の一実施例について説明す
る。
An embodiment of the present invention will be described below with reference to the drawings.

第1図はこの発明による方法を適用した楽譜表示装置の
構成を示すブロック図であり、この図に示す楽譜表示装
置はピアノ1による演奏の過程を自動的に楽譜として表
示するものである。
FIG. 1 is a block diagram showing the configuration of a musical score display device to which the method according to the present invention is applied, and the musical score display device shown in this figure automatically displays the process of performance on the piano 1 as a musical score.

すなわち、ピアノlには、各キー(鍵)に対応してキー
操作検出用のキースイッチが設けられており、各キース
イッチの出力が各々楽器インターフェイス2へ供給され
ている。楽器インターフェイス2はピアノ1の各キース
イッチの出力を一定周期で走査することにより、各キー
スイッチのオン/オフ状態を検出し、オン状態にあるキ
ーのキーコードおよび同キーのオン/オフ時刻を示すデ
ータC以下、音長データと称す)を顆次音符選出処理回
路3へ出力する。
That is, the piano 1 is provided with a key switch for detecting a key operation corresponding to each key, and the output of each key switch is supplied to the musical instrument interface 2, respectively. The musical instrument interface 2 detects the on/off state of each key switch by scanning the output of each key switch of the piano 1 at a constant cycle, and then detects the key code of the key in the on state and the on/off time of the same key. The data C shown hereafter referred to as note length data is output to the condylar note selection processing circuit 3.

パラメータ設定装置4は、制泡(ハ長調、イ短調等)、
テンポ(例えば、4分音符の時間)k拍子(4/4拍子
等)を設定するためのもので、設定された制泡、テンポ
、拍子に各々対応する調毛データ、テンポデータ、拍子
データが音符選出処理回路3へ出力される。
The parameter setting device 4 includes bubble control (C major, A minor, etc.);
This is for setting the tempo (for example, the time of a quarter note) and the k time signature (4/4 time signature, etc.), and the hair tone data, tempo data, and time signature data that correspond to the set bubble control, tempo, and time signature, respectively. It is output to the note selection processing circuit 3.

音符選出処理回路3は楽器インターフェイス2から供給
されるキーコードおよび音長データに基づいて、表示す
べき音符の音高および種類(4分音符、8分音符等)を
検知すると共に5表示すべき休符の種類(4分休符、8
分休符等)を検知し。
The note selection processing circuit 3 detects the pitch and type (quarter note, eighth note, etc.) of the note to be displayed based on the key code and note length data supplied from the musical instrument interface 2, and displays five notes. Types of rests (quarter rest, 8
minute rests, etc.).

この検知結果に基づいて楽譜表示、の丸めのデータを第
2図に示すスロットブロックSBO形で作成し、記号組
立処理回路5へ出力する。以下更に説明すると、例えば
第3図に示す楽譜がピアノ1によって演奏された場合、
第1図に示す楽譜表示装置はこの楽譜を略そのままの形
で表示することができる。音符選出処理回路3は、この
楽譜を表示するためのデータを第3図に示すスロットs
、。
Based on this detection result, rounding data for the musical score display is created in the slot block SBO format shown in FIG. 2, and is output to the symbol assembly processing circuit 5. To explain further below, for example, when the musical score shown in FIG. 3 is played on the piano 1,
The musical score display device shown in FIG. 1 can display this musical score substantially in its original form. The note selection processing circuit 3 stores the data for displaying this musical score in the slot s shown in FIG.
,.

S  −−−−一 毎にスロットブロックSBの形で作
戊する。第2図はこのスロットブロックSBの基本構成
を示すもので、その第1〜第4バイトには各々、スロッ
ト幅%TYPE  データ、長さデータ、キーコードが
書込まれ、また、 TYPE  データ、長さデータ、
キーコードからなるブロックSBBがスロッhs1.5
2−−−−一 内の各音符あるいは休符に各々対応して
設けられる1例えば、スロットS1  の場合は2個の
音符に対応して2個のブロックSBB  が設けられk
また、スロットS2の場合は1個のブロックSBBが設
けられる。このスロットブロック5BVcsいて、スロ
ット幅データとは、各スロットS1 ” S2 ==−
の幅C表示の際の#A)を示すデータであり、例えばス
ロットS、のスロット幅データは第3図に示す音符G4
(第4オクターブG4音の音符)の長ざに対応したデー
タとなる。TYPE  データとは、そのブロックSB
Hによって表わされるものが音符であるか休符であるか
を示すデータであり、音符の場合は「1」、休符の場合
は「0」が書込まれる。
Each slot block is created in the form of a slot block SB. FIG. 2 shows the basic configuration of this slot block SB, in which slot width% TYPE data, length data, and key code are written in the first to fourth bytes, respectively. data,
Block SBB consisting of key code has slot hs1.5
For example, in the case of slot S1, two blocks SBB are provided corresponding to two notes.
Furthermore, in the case of slot S2, one block SBB is provided. In this slot block 5BVcs, the slot width data is each slot S1'' S2 ==-
For example, the slot width data of slot S is the data indicating the note G4 shown in Fig. 3.
The data corresponds to the length of the note of the fourth octave G4 tone. TYPE data is its block SB
This is data indicating whether what is represented by H is a note or a rest; "1" is written if it is a note, and "0" is written if it is a rest.

長さデータとは、そのブロックSBHによって表わされ
る音符Cあるいは休符)の長さを示すデータである。ま
た、キーコードとは、そのブロックSBB  によって
表わされる音符のキーコードであす、ソノブロックSB
B  が休符を表わす場合は「Ojとなる。なお、第4
図に、スロットS1  に対応して作成されたスロット
ブロック5B−1を示す。この図において、LN4  
、LN2とは各々4分音符、2分音符の各長さに対応す
る符長コードである。
The length data is data indicating the length of the note C (or rest) represented by the block SBH. Also, the key code is the key code of the note represented by the block SBB.
If B represents a rest, it becomes Oj.
The figure shows a slot block 5B-1 created corresponding to slot S1. In this figure, LN4
, LN2 are note length codes corresponding to the lengths of a quarter note and a half note, respectively.

記号組立処理回路5は、音符選出処理回路3かう供給さ
れる各スロットブロック8Bに対応して、音符あるいは
休符を表示するための表示ブロックHB  (第5図参
照)を作成し、スフミール処理回路6へ出力する。ここ
で、表示ブロックHB [、第5図に示すように最小4
バイトから構成され。
The symbol assembly processing circuit 5 creates display blocks HB (see FIG. 5) for displaying notes or rests corresponding to each slot block 8B supplied to the note selection processing circuit 3, and sends them to the Shumir processing circuit. Output to 6. Here, the display block HB [, as shown in FIG.
Consists of bytes.

その第1〜第4バイトには各々スロット幅、χ座標、y
座標、UDS  コードが書込まれる。また、第2〜第
4バイトからなるブロックI(BB は、スロットブロ
ックSBのブロックSBB  K対応して設けられる。
The first to fourth bytes each contain the slot width, χ coordinate, and y.
Coordinates and UDS code are written. Furthermore, a block I(BB) consisting of the second to fourth bytes is provided corresponding to the block SBBK of the slot block SB.

この表示ブロックHBICi、−いて、スロット幅トシ
テハスロットブロックSBのスロット幅がそのまま書込
まれる。また、χ座標としては、第3図に示すスロット
S1.52−−−−一内にシけふ音符(休符)のχ方向
(横方向)の位置を示すデータ、すなわち、スロットS
1,52−−−−の左端から音符C休符)までの距離に
対応するデータが書込まれる。y座標としてはスロット
S1゜52−−−−一 内におけるy方向の位置、すな
わち第3図に示すG4音@Lからの距離を示すデータが
賽込捷れる。このy方向の位置は、音符の場合はスロッ
トブロックSBのブロックSBB 内のキーコードによ
って決定され%まfC1休符の場合は予め定められた一
定位置となる。捷た。 UDS  コードとしては、音
符あるいは休符の種類を示すUDS  コードが書込ま
れる。このUDS  コードはスロットブロックSBの
ブロックSBB  内の長さデータに基づいて決定され
1例えば、ブロックSBB (7) TYPE f −
1カl−I J  (音符)で−長さデータがLN2 
の場合は、2分音符に対応するUDS  コードが表示
ブロックHBに書込まれる。
In this display block HBICi, the slot width of the slot block SB is written as is. In addition, as the χ coordinate, data indicating the position in the χ direction (horizontal direction) of the shikefu note (rest) in the slot S1.52--1 shown in FIG. 3, that is, the slot S
Data corresponding to the distance from the left end of 1, 52 ---- to the note C rest) is written. As the y coordinate, data indicating the position in the y direction within the slot S1, ie, the distance from the G4 note @L shown in FIG. 3 is inserted. This position in the y direction is determined by the key code in block SBB of slot block SB in the case of a musical note, and is a predetermined constant position in the case of a % or fC1 rest. I cut it. As the UDS code, a UDS code indicating the type of note or rest is written. This UDS code is determined based on the length data in block SBB of slot block SB. For example, block SBB (7) TYPE f −
1 ka l - I J (note) - length data is LN2
In the case of , the UDS code corresponding to the half note is written in the display block HB.

しかして1例えば第3図に示す楽譜がピアノ1によって
演奏された場合、音符選出処理回路3にかいて各スロッ
トSI I ”2−=−に対応してスロットブロックS
Bが作成され、次いでこのスロットブロックSBが記号
組立処理回路5にシいて表示ブロックHBに変換され、
スクロール処理回路6へ出力される。
For example, when the musical score shown in FIG.
B is created, and then this slot block SB is sent to the symbol assembly processing circuit 5 and converted into a display block HB,
It is output to the scroll processing circuit 6.

スクロール処理回路6は、第6図に示すように表示メモ
リ囮、スロット幅加算しジスタSLRポインタPIOを
有して構成されるもので、スクロール処理を行うもので
ある。ここで、スクロール処理とは次の処理をいう。す
なわち、第1図に示す楽譜表示装置においては5表示装
置7の表示画面の表示領域全域にわたって楽譜表示が行
われた場合に、表示画面の表示を所定距離左方向ヘシフ
トし、これにより生じた表示領域の余白部に次の楽譜を
表示するようになっている。この表示画面の表示を所定
距離左方向ヘシフトする処理をスクロール処理という。
As shown in FIG. 6, the scroll processing circuit 6 includes a display memory decoy, a slot width addition register SLR pointer PIO, and performs scroll processing. Here, the scroll process refers to the following process. That is, in the musical score display device shown in FIG. The next score is displayed in the margin of the area. The process of shifting the display on the display screen by a predetermined distance to the left is called a scroll process.

以下、スクロール処理回路6におけるデータ処理過程を
説明するが、この説明に先立って8g1図に示す楽譜表
示装置における楽譜表示方法の概略を説明する。例えば
、8g3図に示す楽譜を表示装置7の画面上に表示する
場合、まず、第7図に示す表示画面9の左側部に基準線
P1  を設定し、この基準線P1  から右方向へ、
スロワh sl、 s。
The data processing process in the scroll processing circuit 6 will be explained below, but prior to this explanation, the outline of the score display method in the score display device shown in FIG. 8g1 will be explained. For example, when displaying the musical score shown in Fig. 8g3 on the screen of the display device 7, first, a reference line P1 is set on the left side of the display screen 9 shown in Fig. 7, and from this reference line P1 to the right,
Thrower h sl, s.

−一一一−に対応して表示スロットS   、S  −
=la     Za −を順次設定する。この場合1表示スロットS  、S
   −−−一 を順次設定する。この場合、la  
  2B   − 表示スロワl   、S  −−−−−の幅C画面上の
1a    2& 幅)は、スロットS  、S  −−−−−に対応する
表2 示ブロックHB内のスロット幅によって決定される。そ
して、設定された各表示スロワ)S1a。
-111- Display slots S, S-
=la Za - are set sequentially. In this case, 1 display slot S, S
−−−1 are set sequentially. In this case, la
2B - Width of the display thrower l, S-----C (1a2&width on the screen) is determined by the slot width in the display block HB corresponding to the slot S, S-----. And each set display thrower) S1a.

52a−−−一部内にスロットs1.52−−−一部内
の音符(休符)を表示する。また1表示画面9の表示領
域全域にわたって楽譜が表示された場合は、まず、表示
スロットS1aの幅だけ表示済の楽譜を左方向ヘシフト
する。そして、このシフトによって生じた余白部に次の
表示スロットが入る場合は。
52a---Slot s1 in part. 52---Display notes (rests) in part. Further, when the musical score is displayed over the entire display area of one display screen 9, the displayed musical score is first shifted to the left by the width of the display slot S1a. And if the next display slot will fit into the blank space created by this shift.

その表示スロットを割当て、楽譜表示を行う。一方、余
白部内に次の表示スロットが入らない場合ハ、更に表示
スロットS2aの幅だけ表示済の楽譜を左方向ヘシフト
する。このようにして、新たに表示すべき音符等を順次
表示画面9の表示領域の最右端に表示し、また、最左端
の表示を順次消去する。
The display slot is assigned and the musical score is displayed. On the other hand, if the next display slot does not fit within the blank space, the displayed musical score is further shifted to the left by the width of the display slot S2a. In this way, notes and the like to be newly displayed are sequentially displayed at the rightmost end of the display area of the display screen 9, and the display at the leftmost end is sequentially erased.

次に、スクロール処理回路6におはるデータ処理の過程
を第8図に示すフローチャートを参照し、まfc1第3
図に示す楽譜を表示する場合を例にとり説明する。
Next, referring to the flowchart shown in FIG. 8, the process of data processing in the scroll processing circuit 6
An example of displaying the musical score shown in the figure will be explained.

まず、記号組立処理回路5からスロットS1  に対応
する表示ブロックHB  (以下、表示ブロックHB 
 −1とする)が供給されると、この表示ブロックHB
  −1が8g8図に示すステップ8P1゜によって検
出され、ステップSP2 の処理へ進む。
First, display block HB (hereinafter, display block HB) corresponding to slot S1 is sent from symbol assembly processing circuit 5.
-1) is supplied, this display block HB
-1 is detected at step 8P1° shown in Figure 8g8, and the process proceeds to step SP2.

ステップSP2 では、表示ブロックHB  −1のス
ロット幅が5表示スロット51a(第7図)の幅を示す
スロット幅データ5LD1 に変換される。
In step SP2, the slot width of display block HB-1 is converted into slot width data 5LD1 indicating the width of five display slots 51a (FIG. 7).

次いで、ステップSP3 へ進むと、スロット幅データ
5LD1とスロット幅加算レジスタSLR(M6図)内
のデータとが加算され、この加算結果がスロット幅加算
レジスタSLRK書込まれる。なお、スロット幅加算レ
ジスタSLRは演奏開始時点でリセットされている。し
たがって、この場合スロット幅加算レジスタSLHの内
容はスロット幅データ5LD1となる。次いでステップ
SP4 へ進ムと、スロット幅加算レジスタSLR内の
データと予め設定されている表示画面9の表示領域の幅
HD(纂7図)とが比較される。この場合。
Next, in step SP3, the slot width data 5LD1 and the data in the slot width addition register SLR (Fig. M6) are added, and the result of this addition is written into the slot width addition register SLRK. Note that the slot width addition register SLR is reset at the start of the performance. Therefore, in this case, the contents of the slot width addition register SLH become slot width data 5LD1. Next, the process proceeds to step SP4, where the data in the slot width addition register SLR is compared with the preset width HD of the display area of the display screen 9 (see Figure 7). in this case.

SLR内のデータ(HDであシ、シたがってステップS
P5 \進む。ステップSP5ではポインタPOI  
がインクリメントされる。なお、このポインタPOI 
 は演奏開始時点でリセットされておシ、したがって、
このステップSP5 の処理の結果ボインクPOI  
の内容がrlJとなる。次にステップSP6 へ進むと
、表示ブロックHB −1がポインタPOI  によっ
て指定される表示メモリ囮の二リアHME−tに書込ま
れる。この場合、表示ブロックHB  −1のスロット
幅のみがスロット幅データSI、D1  に書変えられ
る。そして、ステップSP1 へ戻る。
Data in SLR (HD, therefore step S)
P5 \Proceed. In step SP5, pointer POI
is incremented. In addition, this pointer POI
is reset at the start of play, therefore,
As a result of the processing of this step SP5, the boink POI
The content of is rlJ. Next, when the process proceeds to step SP6, the display block HB-1 is written into the second rear HME-t of the display memory decoy designated by the pointer POI. In this case, only the slot width of display block HB-1 is rewritten into slot width data SI, D1. Then, the process returns to step SP1.

次に、スロットS2 に対応する表示ブロックHB  
−2が供給されると、まずステップSP2においてスロ
ット幅がスロット幅データ5LD2に変換され、次いで
ステップSP3 の処理によってスロット幅加算レジス
タSLHの内容がSLD、+5LD2 となる。次に、
ステップSP4 を介してステップSP5 へ進むと、
ポインタPOI  の内容がr2Jとなり、次いでステ
ップSP6 の処理によって表示ブロックHB  + 
 8が表示メモリHMのエリアHME −2へ書込まれ
る。なお、この時、スロット幅がスロット幅データ5L
D2  に書変えられる。そして、ステップSP0 に
床る。
Next, display block HB corresponding to slot S2
When -2 is supplied, the slot width is first converted into slot width data 5LD2 in step SP2, and then the contents of the slot width addition register SLH become SLD, +5LD2 through the processing in step SP3. next,
Proceeding to step SP5 via step SP4,
The contents of the pointer POI become r2J, and then the display block HB +
8 is written to area HME-2 of display memory HM. At this time, the slot width is the slot width data 5L.
It can be rewritten as D2. Then, go to step SP0.

以下、上述し九過程が繰返えされ、これにより、スロッ
トS1.52−−−−− に対応する表示ブロックHB
  −1、HB  −2が順次表示メモリHMのエリア
HME −1、HME −2−−−−−に書込まれる。
Hereinafter, the above-mentioned nine steps are repeated, thereby displaying the display block HB corresponding to the slot S1.52.
-1 and HB-2 are sequentially written into areas HME-1 and HME-2 of the display memory HM.

また、エリアHME −1、HME−2−−−−−に書
込まれた表示ブロックHBに対応して、表示画面9の表
示スロワ)、S   、SIa    2a −一一一一 内に音符(休符)が表示される。なお。
In addition, corresponding to the display blocks HB written in areas HME-1 and HME-2----, musical notes (rests) are placed in the display throwers), S, SIa 2a-1111 of the display screen 9. mark) is displayed. In addition.

この音符【休符)の表示過程は後に詳述する。また5表
示メモリ囮に表示ブロックHBが書込まれる毎にスロッ
ト幅データSLD がスロット幅加算レジスタSLRに
累算される。
The process of displaying this note (rest) will be described in detail later. Furthermore, every time a display block HB is written to the 5 display memory decoy, slot width data SLD is accumulated in the slot width addition register SLR.

次に、例えば表示ブロックI(B −Kが供給された場
合に、ステップSP4 での判断結果が[’ES Jに
なったとする。ここで、ステツブシでの判断結果がl’
−YES  Jとは、表示ブロックHB−Kが供給され
た時点においてすでに表示画面9の表示領域全域にわた
って表示が行われていたことを意味する。なお、このス
テップSP4 での判断時において、スロット幅加算レ
ジスタSLRの内容は、SLD +  SL’D2 +
  −−−−−+ 5LDkであり、また、ポインタP
OI  の内容は・rK−IJである。そして、ステッ
プSP4 での判断結果が「YES 」の場合はステッ
プSP7 へ進む。ステップSP7 では、スロット幅
加算レジスタSLHの内容からエリアHME−1内のス
ロット幅データsr、D1が減算され、この減算結果が
スロット幅加算レジスタSLRに書込まれる。次にステ
ップSP8 へ進むと、ポインタPOr がデク11メ
ントされる。次いでステップSP、へ進むと、表示メモ
IJ HM内の各データが第6図における左方向へ1工
リア分シフトされる。すなわち、エリアHME−2内の
データがエリアHMF3−xへ、エリアHME 、  
3  内のデータがエリアHME −2へ、−〜−−−
 エリアHME−N  内のデータがエリアI(ME−
(N−1)へ各々書込まれる。このシフトによって、後
述するように、表示画面9に表示された楽譜が表示スロ
ワ)、 S1a  の幅だけ左方へシフトされる。なお
、上述したステツ7’SP7での処理によって、画面表
示シフト後の楽譜表示幅にスロット幅データS LDk
  を加えた値5LD2+5LD3 +  −−−−−
+ 5LDkがスロット幅加算レジスタSLHにセット
され、また、ステップSP8 での処理によって、ポイ
ンタPOI  にデータrK−2jがセットされる。そ
して、ステップ5p4−、、戻る・この場合1ステツプ
SP4 での判断結果が「NO」であったとすると、ス
テップS″P5  へ進み、ポインタPOI  の内容
がrK−1jとなシ、次いでステップSP6 へ進むと
、エリアHME −(K−1)に表示ブロックl  −
Kが書込まれる。これによシ、表示画面9の表示領域の
の最右端に表示ブロックHB −Kに対応する音符(あ
るいは休符)が表示される。一方、ステップSP4 で
の判断結果が「YES 」の場合は1可びステップSP
7〜SP、の処理が行われ、この結果、スロット幅加算
レジスタSLHの内容が。
Next, suppose that, for example, when a display block I (B - K is supplied), the judgment result at step SP4 becomes ['ES J.Here, the judgment result at step SP4 is l'
-YES J means that display was already being performed over the entire display area of the display screen 9 at the time the display block HB-K was supplied. Note that at the time of judgment in step SP4, the contents of the slot width addition register SLR are SLD + SL'D2 +
−−−−−+ 5LDk, and pointer P
The content of OI is ・rK-IJ. If the determination result in step SP4 is "YES", the process advances to step SP7. At step SP7, slot width data sr, D1 in area HME-1 is subtracted from the contents of slot width addition register SLH, and the result of this subtraction is written to slot width addition register SLR. Next, when the process advances to step SP8, the pointer POr is decremented. Next, when the process proceeds to step SP, each data in the display memo IJ HM is shifted by one factory to the left in FIG. That is, data in area HME-2 is transferred to area HMF3-x, area HME,
Data in 3 goes to area HME-2, -~---
The data in area HME-N is
(N-1) respectively. As a result of this shift, as will be described later, the musical score displayed on the display screen 9 is shifted to the left by the width of the display thrower S1a. In addition, by the processing in STETSU7'SP7 described above, the slot width data S LDk is added to the musical score display width after the screen display shift.
Added value 5LD2 + 5LD3 + -------
+5LDk is set in the slot width addition register SLH, and data rK-2j is set in the pointer POI by the process at step SP8. Then, step 5p4-, returns.In this case, if the judgment result at step SP4 is "NO", the process proceeds to step S''P5, where the content of the pointer POI is rK-1j, and then proceeds to step SP6. As you proceed, you will see block l - displayed in area HME - (K-1).
K is written. As a result, the musical note (or rest) corresponding to the display block HB-K is displayed at the rightmost end of the display area of the display screen 9. On the other hand, if the judgment result in step SP4 is "YES", step SP4 is
7 to SP are performed, and as a result, the contents of the slot width addition register SLH are as follows.

SLD   +  SLD  +  −+−〜−+ 5
LDk となり、4 また、ポインタPOI  の内容がl−に−3Jとなシ
SLD + SLD + −+−~−+ 5
LDk becomes 4. Also, the contents of the pointer POI become l- and -3J.

また、表示メモリ腹が1工リア分シフトされる。Also, the display memory area is shifted by one engineering area.

この表示メモリ囮のシフトにより、表示画面9の楽譜表
示が表示スロットS2a の幅だけ更にシフトされる。
Due to this shift of the display memory decoy, the musical score display on the display screen 9 is further shifted by the width of the display slot S2a.

そして、ステップSP4 へ戻り、以後、前述した過程
が繰返えされる、 次に、音符表示処理回路8けスクロール処理回路6の表
示メモl HM内の表示ブロックHBを順次読出し、読
出した表示ブロックHB内のχ、y座標を表示画面9の
X、X座標に変換し、UDSコードと共に表示装置7へ
出力する。すなわち。
Then, the process returns to step SP4, and thereafter the above-described process is repeated.Next, the display blocks HB in the display memory HM of the musical note display processing circuit 8 scroll processing circuit 6 are sequentially read out, and the read display blocks HB The χ, y coordinates within are converted to the X, X coordinates of the display screen 9, and output to the display device 7 together with the UDS code. Namely.

音符表示処理回路8は、まず表示メモIJ I(Mのエ
リア)(ME −1内の表示ブロックHB −1を読出
し、表示画面9の基準線P1  のX座標と、表示ブロ
ックHB  −1内のX座標とからスロットS1(第3
図)内の音符のX座標を算出する。次に、表示画面9の
04音線L1 (第7図)のX座標と1表示ブロックH
B  −1内のX座標とからスロットS1  内の音符
のX座標を算出する。そして、算出したX座標およびX
座標をUDS  コードと共に表示装置7へ出力する。
The musical note display processing circuit 8 first reads the display block HB-1 in the display memo IJI (area of M) (ME-1), and calculates the X coordinate of the reference line P1 on the display screen 9 and the display block HB-1 in the display block HB-1. From the X coordinate to slot S1 (third
Calculate the X coordinate of the note in the figure. Next, the X coordinate of the 04 sound line L1 (Fig. 7) on the display screen 9 and the 1 display block H
The X coordinate of the note in slot S1 is calculated from the X coordinate in B-1. Then, the calculated X coordinate and
The coordinates are output to the display device 7 together with the UDS code.

次に、基準線P1のX座標にスロット幅データ5LD1
を加算することにより、表示スロットS1a  の右端
(スロット線F1)  のX座標を算出する。
Next, slot width data 5LD1 is added to the X coordinate of the reference line P1.
By adding , the X coordinate of the right end (slot line F1) of the display slot S1a is calculated.

次に一表示メモリ腹のエリアHME −1内(D ”f
l示)a ツク’HB  −2を読出し、スロット線F
1 のX座標と表示ブロックHB −2内(DχX座標
からスロットS2 内の音符のX座標を算出し。
Next, in area HME-1 of one display memory (D ”f
l)a Read out tsuku'HB-2 and connect slot line F.
Calculate the X coordinate of the note in slot S2 from the X coordinate of 1 and the DχX coordinate in display block HB-2.

次いで、G4音線L□のX座標と表示ブロックHB  
−2内のX座標とからスロットs2 内の音符のX座標
を算出し、そして、算出したX、X座標をUDS  コ
ードと共に表示装置t7へ出方する。
Next, the X coordinate of the G4 sound ray L□ and the display block HB
-2, the X coordinate of the note in slot s2 is calculated, and the calculated X, X coordinates are displayed on the display device t7 together with the UDS code.

次に、スロット線F1 のX座標に表示ブロックHB 
−2内のスロット幅データ5LD2 を加算することに
より、スロット線F2(第7図)のX座標を算出する。
Next, display block HB at the X coordinate of slot line F1
By adding the slot width data 5LD2 within -2, the X coordinate of the slot line F2 (FIG. 7) is calculated.

以下同様にして、エリアHME −1、HME−2、−
−−−一 内の各表示ブロックHBを順次読出し、同表
示ブロックHBによって表わされる音符(休符)のX、
X座標を算出し、 UDI9  コードと共に表示装置
7へ出力する。また、エリアHME−N内の表示ブロッ
クHBの処理が終了した場合は、再びエリアHME −
1、出任−2−−−−内の表示ブロックの処理を行う。
Similarly, areas HME-1, HME-2, -
---1 Sequentially read out each display block HB in the display block HB, and
The X coordinate is calculated and output to the display device 7 along with the UDI9 code. In addition, when the processing of display block HB in area HME-N is completed, area HME-N is
1. Process the display blocks in 2----.

このように、音符表示処理回路8は、エリアHME −
1内の表示ブロックHBによって表わされる音符(休符
)が表示スロットS1a  内ニ表示されるように、エ
リアHME−2内の表示ブロックHBによって表わされ
る音符(休符)が表示スロットS2a  内に表示され
るように% −−−−−1各音符(休符)のX、X座標
を算出する。この結果、例えば表示メモリ囮が左方向へ
1工リア分シフトされると、今まで表示スロットS2a
  内に表示されていた音符(休符)が表示スロットS
1a内に表示される。 (但し、表示スロットS1aの
幅はシフト前の表示スロットS2a  の幅となる。)
すなわち、表示メモリ腹内のデータを左方向へシフトす
ることにより、表示画面9に表示された楽譜を画面上の
表示スロット幅参位で左方向ヘシフトすることができる
In this way, the musical note display processing circuit 8 displays the area HME −
Just as the note (rest) represented by display block HB in area HME-2 is displayed in display slot S1a, the note (rest) represented by display block HB in area HME-2 is displayed in display slot S2a. % ------1 Calculate the X, X coordinates of each note (rest) so that As a result, for example, when the display memory decoy is shifted to the left by one factory, the display slot S2a
The note (rest) that was displayed in the display slot S
1a. (However, the width of display slot S1a is the width of display slot S2a before shifting.)
That is, by shifting the data in the display memory to the left, the musical score displayed on the display screen 9 can be shifted to the left by the width of the display slot on the screen.

次ニ、メモリ9は予め全ての音符、休符ツバターンがベ
クトルによって記憶されているメモリである。この場合
k例えば4分音符は第9図に示すベクトルV、 、 V
2−−−−一の各始点および終点の座標によって記憶さ
れ、また、2分音符は同図に示すベクトルV  、V 
 −−−−一の各始点および11    12 終点の座標によって記憶されている。そして、これらの
パターンはUDS  コードに基づいて読出される。
Second, the memory 9 is a memory in which all musical notes and rest patterns are stored in advance as vectors. In this case, for example, a quarter note is represented by the vectors V, , V shown in Figure 9.
2----1, the coordinates of each starting point and ending point are stored, and the half note is stored by the vectors V and V shown in the same figure.
--- Stored by the coordinates of 1 each starting point and 11 12 ending points. These patterns are then read out based on the UDS code.

表示装置7はCRT  (ブラウン管)表示装置および
制御回路を有して構成されるもので5表示画面9上に五
線〉よびト音配号等を表示し%聾だ、音符表示処理回路
8から供給されるTJI)S  コードに基づいてメモ
リ9から音符(休符)のパターンを読出し、読出したパ
ターンを構成する各ベクトルの始点よ−よび終点の座標
を音符表示処理回路8から供給されるx、、y  座標
に基づいて座標変換して表示画面9上に順次音符(休符
)を表示する。
The display device 7 is composed of a CRT (cathode ray tube) display device and a control circuit, and displays the musical staff and treble arrangement on the display screen 9. Based on the supplied TJI)S code, a pattern of musical notes (rests) is read from the memory 9, and the coordinates of the starting and ending points of each vector constituting the read pattern are supplied from the musical note display processing circuit 8. , , y coordinates are converted and musical notes (rests) are sequentially displayed on the display screen 9.

なお、第1図に示す回路は通常マイクロコンピュータに
よって構成される。
Note that the circuit shown in FIG. 1 is usually constructed by a microcomputer.

以上詳述し几ように、この発明によれば表示領域がFu
llの状態になった場合に2表示済の楽譜をt次の音楽
記号を表示し得る幅だけシフトし、これによシ生じた余
白部に次の楽譜を表示するようにしたので、過去の演奏
過程が常時画面上に表示され、したがって、演奏過程の
検討に便利な楽譜表示をすることができる。
As described in detail above, according to the present invention, the display area is
When the ll state is reached, the 2-displayed score is shifted by the width that can display the tth musical symbol, and the next score is displayed in the margin created by this, so the past score is The performance process is always displayed on the screen, so it is possible to display the musical score convenient for examining the performance process.

【図面の簡単な説明】[Brief explanation of drawings]

縞1図はこの発明の一実施例の構成を示すブロック図、
第2図はスロットブロックSBの構成を示す図、第3図
は楽曲の一例を示す楽譜、第4図はスロットブロックS
Hの具体例を示す図、第5図は表示ブロックHBの構成
を示す図、第6図は第1図におけるスクロール処理回路
6内に設けられる表示メモリ腹、スロット幅加算レジス
タSLR,ポインタPOI  を示す図、第7図は第1
図における表示装置7の表示画面9を示す図、第8図は
第1図におけるスクロール処理回路6のデータ処理過程
を説明するためのフローチャート。 第9図は音符パターンを構成するベクトルを示す図であ
る。 2・・・・・・楽器インターフェイス、3・・・・・・
音符選出処理回路、5・・・・・・記号組立処理回路、
6・・・・・・スクロール処理回路、7・・・・・・表
示装置、8・・・・・・音符表示処理回路。 第5図″ 第6図 第7図 第9図
Stripe 1 is a block diagram showing the configuration of an embodiment of the present invention.
Fig. 2 is a diagram showing the configuration of slot block SB, Fig. 3 is a musical score showing an example of a song, and Fig. 4 is a diagram showing the structure of slot block SB.
5 is a diagram showing the configuration of the display block HB, and FIG. 6 is a diagram showing a specific example of the display block HB, and FIG. The figure shown in Fig. 7 is the first
FIG. 8 is a flowchart for explaining the data processing process of the scroll processing circuit 6 in FIG. 1. FIG. 9 is a diagram showing vectors forming a note pattern. 2... Instrument interface, 3...
Note selection processing circuit, 5...Symbol assembly processing circuit,
6... Scroll processing circuit, 7... Display device, 8... Music note display processing circuit. Figure 5'' Figure 6 Figure 7 Figure 9

Claims (1)

【特許請求の範囲】[Claims] 供給される楽譜情報に基づいて表示画面に順次楽譜を表
示する楽譜表示方法にかいて、前記表示画面の表示領域
の全域にわたって表示が行われた場合に、前記表示画面
上の表示を、次の音楽記号を表示し得る幅だけシフトし
、これにより生じた前記表示画面の表示領域の余白部に
次の音楽記号を表示することを特徴とする楽譜表示方法
In a score display method that sequentially displays scores on a display screen based on supplied score information, when the display is performed over the entire display area of the display screen, the display on the display screen is changed to: A musical score display method characterized by shifting the musical symbol by a width that can display the musical symbol, and displaying the next musical symbol in the margin of the display area of the display screen created by this.
JP57121923A 1982-07-13 1982-07-13 Display of music score Granted JPS5912491A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57121923A JPS5912491A (en) 1982-07-13 1982-07-13 Display of music score

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57121923A JPS5912491A (en) 1982-07-13 1982-07-13 Display of music score

Publications (2)

Publication Number Publication Date
JPS5912491A true JPS5912491A (en) 1984-01-23
JPH0149957B2 JPH0149957B2 (en) 1989-10-26

Family

ID=14823255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57121923A Granted JPS5912491A (en) 1982-07-13 1982-07-13 Display of music score

Country Status (1)

Country Link
JP (1) JPS5912491A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000242267A (en) * 1999-02-22 2000-09-08 Kawai Musical Instr Mfg Co Ltd Music learning assistance device and computer-readable recording medium where music learning assistance program is recorded

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS494450A (en) * 1972-04-25 1974-01-16
JPS5661869A (en) * 1979-10-23 1981-05-27 Matsushita Electric Ind Co Ltd Character special effect device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS494450A (en) * 1972-04-25 1974-01-16
JPS5661869A (en) * 1979-10-23 1981-05-27 Matsushita Electric Ind Co Ltd Character special effect device

Also Published As

Publication number Publication date
JPH0149957B2 (en) 1989-10-26

Similar Documents

Publication Publication Date Title
JP4389330B2 (en) Performance position detection method and score display device
JP2580720B2 (en) Automatic performance device
JPH0789279B2 (en) Music signal generator
JP3700532B2 (en) Performance information editing / playback device
JPS63193195A (en) Automatic performer
JPS5912491A (en) Display of music score
JPS648354B2 (en)
JPS5915988A (en) Display of music score
JPS58150987A (en) Music display
JPH0350279B2 (en)
JP3346187B2 (en) Performance data editing device and medium storing performance data editing program
JPH0136231Y2 (en)
JPS58221894A (en) Key-on time processing for musical score display
JPS595288A (en) Display of musical score
JPS63192097A (en) Automatic performer
JP3794299B2 (en) Performance information editing apparatus and performance information editing program
JP3604513B2 (en) Performance data editing device
JP2641851B2 (en) Automatic performance device
JP3593945B2 (en) Performance information correction method, performance information correction device, and recording medium
JPH0314714Y2 (en)
JPS5913294A (en) Display of music score
JPH0375875B2 (en)
JPS61215591A (en) Automatic performer
JP3675043B2 (en) Note information input device
JPS61212898A (en) Automatic performer