JPS5913294A - Display of music score - Google Patents

Display of music score

Info

Publication number
JPS5913294A
JPS5913294A JP12257982A JP12257982A JPS5913294A JP S5913294 A JPS5913294 A JP S5913294A JP 12257982 A JP12257982 A JP 12257982A JP 12257982 A JP12257982 A JP 12257982A JP S5913294 A JPS5913294 A JP S5913294A
Authority
JP
Japan
Prior art keywords
display
note
block
musical
displayed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12257982A
Other languages
Japanese (ja)
Inventor
和郎 田中
大木 幹夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Gakki Co Ltd
Original Assignee
Nippon Gakki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Gakki Co Ltd filed Critical Nippon Gakki Co Ltd
Priority to JP12257982A priority Critical patent/JPS5913294A/en
Publication of JPS5913294A publication Critical patent/JPS5913294A/en
Pending legal-status Critical Current

Links

Landscapes

  • Auxiliary Devices For Music (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 この発明は楽器による演奏あるいは記憶媒体に記憶され
た演奏データに基づいて楽譜をCRT(ブラウン管)等
の表示画面に自動的に表示する楽譜表示方法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a musical score display method for automatically displaying a musical score on a display screen such as a CRT (cathode ray tube) based on a musical performance or performance data stored in a storage medium.

従来の楽譜表示装置として、CR7画面上に一段に楽譜
を表示するものが知られている。しかしながら、一段の
楽譜表示では表示される楽譜の量が少く、また表示済の
楽譜が短時間で消去されてしまう九め;・演奏の過程を
検討する際、非常に不便である。
As a conventional musical score display device, one that displays musical scores in one row on a CR7 screen is known. However, the amount of displayed musical scores is small in the single-stage musical score display, and the displayed musical scores are erased in a short period of time, which is extremely inconvenient when considering the process of performance.

そこでこの発明は、演奏過程の検討に便利な楽譜表示を
可能とする楽譜表示方法を提供するもので、表示画面に
複数段にわたって楽譜表示をすることを特徴としている
Therefore, the present invention provides a musical score display method that makes it possible to display a musical score convenient for examining the performance process, and is characterized by displaying the musical score over a plurality of stages on the display screen.

以下、図面を参照しこの発明の一実施例について説明す
る。
An embodiment of the present invention will be described below with reference to the drawings.

第1図はこの発明による方法を適用した楽譜表示装置の
構成を示すブロック図であり、この図に示す楽譜表示装
置はピアノ1による演奏の過程を自動的に楽譜として表
示するものである。
FIG. 1 is a block diagram showing the configuration of a musical score display device to which the method according to the present invention is applied, and the musical score display device shown in this figure automatically displays the process of performance on the piano 1 as a musical score.

すなわち、ピアノlには、各キー(@t)に刈応してキ
ー操作検出用のキースイッチが設けられておシ、各キー
スイッチの出力が各々楽器インターフェイス2へ供給さ
れている。楽器インターフェイス2はピアノlの各キー
スイッチの出力を一定周期で走査することにより、各キ
ースイッチのオン/オフ状態を検出し、オン状態にある
キーのキ−コードおよび同キーのオン/オフ時刻を示す
データ(以下、音長データと称す)を順次音符選出処理
回路3へ出力する。
That is, the piano 1 is provided with key switches for detecting key operations in response to each key (@t), and the output of each key switch is supplied to the musical instrument interface 2, respectively. The musical instrument interface 2 detects the on/off state of each key switch by scanning the output of each key switch of the piano l at a constant cycle, and detects the key code of the key in the on state and the on/off time of the same key. (hereinafter referred to as note length data) is sequentially output to the note selection processing circuit 3.

パラメータ設定装置4は、調毛(・・長調、イ短調等)
、テンポ(例えば、4分音符の時間)1拍子(4/4拍
子等)を設定するためのもので、設定された御名、テン
ポ、拍子に各々対応する調毛データ、テンポデータ、拍
子データが音符選出処理回路3へ出力される。
The parameter setting device 4 is for adjusting the hair (...major key, A minor key, etc.)
, to set the tempo (for example, the time of a quarter note) and one beat (4/4 time signature, etc.), and the hair tone data, tempo data, and time signature data that correspond to the set name, tempo, and time signature, respectively. It is output to the note selection processing circuit 3.

音符選出処理回路3は楽器インターフェイス2から供給
されるキーコードおよび音長データに基づいて、表示す
べき音符の音高および種類(4分音符、8分音符等)を
検知すると共に、表示すべき休符の種類(4分休符、8
分休符等)を検知し、この検知結果に基づいて楽11f
f示のためのデータを第2図に示すスロットブロック8
Bの形で作成し、記号組立処理回路5へ出力する。以下
更に説明すると、例えば第3図に示す楽譜がピアノlに
よって演奏された場合、第1図に示す楽譜表示装置はこ
の楽譜を略そのままの形で表示することができる。音符
選出処理回路3は、この楽器を表示するためのデータを
第3図に示すスロッl”’II8、・・曲毎にスロット
ブロック日Bの形で作成する。第2図はこのスロットブ
ロックSBの基本構成を示すもので、ぞの第1〜第4バ
イトには各々、スロット幅、TYPIliデータ、長さ
データ、キーコードが書込まれ、また、TYP]Iiデ
ータ、長さデータ、キーコードからなるブロック8BB
がスロツ)8m 、8.・・・・・・内の各音符あるい
は休符に各々対応して設けられる。例えば、スロットs
The note selection processing circuit 3 detects the pitch and type of note to be displayed (quarter note, eighth note, etc.) based on the key code and note length data supplied from the musical instrument interface 2, and also detects the pitch and type of note to be displayed (quarter note, eighth note, etc.). Types of rests (quarter rest, 8
minute rests, etc.), and based on this detection result,
The slot block 8 shown in FIG.
It is created in the form B and output to the symbol assembly processing circuit 5. To explain further below, for example, when the musical score shown in FIG. 3 is played on the piano 1, the musical score display device shown in FIG. 1 can display this musical score in substantially the same form. The note selection processing circuit 3 creates data for displaying this musical instrument in the form of a slot block date B for each song, as shown in FIG. This shows the basic configuration of the slot width, TYPIli data, length data, and key code, and the TYP]Ii data, length data, and key code. Block 8BB consisting of
slot) 8m, 8. . . . are provided corresponding to each note or rest in . For example, slot s
.

の場合は2個の音符に対応して2個のブロックEIBB
が設けられ、また、スロット8.の場合は1個のブロッ
クEBBが設けられる。このスロットブロック8Bにお
いて、スロット幅データとは、各スロツ)8.、S、・
曲°の幅(表示の際の幅)を示すデータであシ、例えば
スロットs、のスロット幅データは第3図に示す音符G
4(第4オクターブG4音の音符)の長さに対に6シた
データとなる。TYPEデータとは、そのブロック8B
Bによって表わされるものが音符であるか休符でらるか
を示すデータであ゛す、音符の場合はrxJ、。
In the case of , there are two blocks EIBB corresponding to the two notes.
and a slot 8. In this case, one block EBB is provided. In this slot block 8B, the slot width data refers to each slot)8. ,S,・
This is data that indicates the width of the piece (width when displayed). For example, the slot width data for slot s is the note G shown in Figure 3.
4 (the note of the fourth G4 note in the fourth octave) and six pairs of data. TYPE data is its block 8B
This is data indicating whether what is represented by B is a note or a rest; rxJ in the case of a note.

休符の場合は「0」が書込まれる。長さデータとは、そ
のブロックBBBによって表わされる音符(あるいは休
符)の長さを示すデータである。また、キーコードとは
、そのブロック8BBによって表わされる音符のキーコ
ードであシ、そのブロックSBBが休符を表わす場合は
「0」となる。
In the case of a rest, "0" is written. The length data is data indicating the length of the note (or rest) represented by the block BBB. Further, the key code is the key code of the note represented by the block 8BB, and is "0" when the block SBB represents a rest.

なお第4図に、スロットS、に対応して作成されたスロ
ットブロック8B−1を示す。この図において、LN4
 、LN2とは各々4分音符、2分音符や各長さに対応
する符長コードである。。
Note that FIG. 4 shows a slot block 8B-1 created corresponding to slot S. In this figure, LN4
, LN2 are note length codes corresponding to quarter note, half note, and each length, respectively. .

記号組立処理回路5は、音符選出処理回路3から供給さ
れる各スロットブーツクSBに対応して、音符あるいは
休符を表示するための表示ブロックHB(第5図参照)
を作成し、音符表示処理回路6へ出力する。ζこで、表
示ブロックHBは、第5図に示すように最tJ−4バイ
トから構成され、その第1〜第4バイトには各々スロッ
ト幅、:I:座標。
The symbol assembly processing circuit 5 has display blocks HB (see FIG. 5) for displaying notes or rests corresponding to each slot boot block SB supplied from the note selection processing circuit 3.
is created and output to the note display processing circuit 6. ζ Here, the display block HB is composed of up to tJ-4 bytes as shown in FIG. 5, and the first to fourth bytes each contain the slot width, :I: coordinates.

y座標、tTD8コードが書込まれる。また、第2〜第
4バイトからなるブロックHBBは、スロットブロック
BBのブロック8BBに対応して設けられる。この表示
ブロックHBにおいて、スロット幅としてはスロットブ
ロックBBのスロット幅がそのまま書込まれる。また、
X座標としては、第3図に示すスロット81+8!・・
・・・・内における音符(休符)のX方向(横方向)の
位置を示すデータ、すなわち、スロット81t”!・・
・・・・の左端から音符(休符)までの距離に対応する
データが書込まれる。y座標としてはスロットs、1日
The y coordinate and tTD8 code are written. Further, a block HBB consisting of the second to fourth bytes is provided corresponding to block 8BB of the slot block BB. In this display block HB, the slot width of the slot block BB is directly written as the slot width. Also,
The X coordinate is slot 81+8! shown in FIG.・・・
Data indicating the position of the note (rest) in the X direction (horizontal direction) in ..., that is, slot 81t''!...
Data corresponding to the distance from the left edge of ... to the note (rest) is written. The y coordinate is slot s, day 1.

・・・・・・、内におけるy方向の位置、すなわち第3
図に示すG4音線りからの距離を示すデータが書込まれ
る。このy方向の位置は、音符の場合はスロットブロッ
ク8BのブロックSBB内のキーコードによって決定さ
れ、また、休符の場合は予め定められた一定位置となる
。また、UDSコードとしては、音符あるいは休符の種
類を示すUDEIコードが書込まれる。このUDSコー
ドはスロットブロック8BのブロックEIBB内の長さ
データに基づいて決定され、例えば、ブロックsBBの
TYPlnデータが「1」(音符)で、長さデータがL
N2の場合は、2分音符に対応するUDSコードが表示
ブロックHBに誓込まれる。
......, the position in the y direction within, that is, the third
Data indicating the distance from the G4 sound line shown in the figure is written. This position in the y direction is determined by the key code in the block SBB of the slot block 8B in the case of a musical note, and is a predetermined fixed position in the case of a rest. Further, as the UDS code, a UDEI code indicating the type of note or rest is written. This UDS code is determined based on the length data in block EIBB of slot block 8B. For example, if the TYPln data of block sBB is "1" (musical note) and the length data is L
In the case of N2, the UDS code corresponding to the half note is inserted into the display block HB.

しかして、例えば第3図に示す楽譜がピアノ1によって
演萎された場合、音符蔵出処理回路3において各スロツ
F81+81・・・・・・に対応してスロットブロック
SBが作成され、次いでこのスロットブロック8Bが記
号組立処理回路5において表示ブロックHBに変換され
、音符表示処理回路6へ出力される。
For example, when the musical score shown in FIG. 8B is converted into a display block HB in the symbol assembly processing circuit 5 and output to the note display processing circuit 6.

音符表示処理回路6は記号組立処理回路5から供給され
る表示ブロックHB内のx、X座標を表示装置8の画面
上のX、Y座標に変換し、UDSコードと共に表示装置
8へ出力する。
The musical note display processing circuit 6 converts the x,

メモリ7は予め全ての音符および休符ツバターンがベク
トルによって鶴己憶されているメモリである。この場合
、例えば4分音符は第6図に示すベクトルv1+Vl・
・・・・・の各始点および終点の座標によって記憶され
、また、2分音符は同図に示すベクトルv、 l * 
v、 t・・・・・・の各始点および終点の座標によっ
て記憶されている。そして、これらめパターンはりDB
コードに基づいて読出される。
The memory 7 is a memory in which all notes and rest patterns are stored in advance by vectors. In this case, for example, a quarter note is represented by the vector v1+Vl・
. . . are stored by the coordinates of each start point and end point, and the half note is stored by the vectors v, l * shown in the same figure.
The coordinates of the start and end points of v, t, . . . are stored. And these patterns beam DB
Read based on code.

表示装置8はCRT(ブラウン管)表示装置お−よび制
御回路を有して構成されるもので、CR1画面上に、例
えば第7図に示すように3段に二重五線を表示する。な
お、この図において直線L1+Lt * 1mは各々G
4音線である。また、表示装置8は供給されるUDSコ
ードに基づいてメモリ7から音符(あるいは休符)のパ
ターンを読出し、読出したパターンを構成する各ベクト
ルの始点および終点の座標を音符表示処理回路6から供
給されるX、Y座標に基づいて座標変換してCR1画面
上に順次音符(休符)を表示する。表示された音符(休
符)は音符表示回路6から消去指令が供給されるまで連
続的に表示される。
The display device 8 includes a CRT (cathode ray tube) display device and a control circuit, and displays double staffs in three rows on the CR1 screen, for example, as shown in FIG. In addition, in this figure, each straight line L1+Lt*1m is G
It is a four-tone line. The display device 8 also reads out a pattern of notes (or rests) from the memory 7 based on the supplied UDS code, and supplies the coordinates of the start and end points of each vector constituting the read pattern from the note display processing circuit 6. The coordinates are transformed based on the X and Y coordinates, and notes (rests) are sequentially displayed on the CR1 screen. The displayed notes (rests) are continuously displayed until a deletion command is supplied from the note display circuit 6.

次に、音符表示処理−路6におけるデータ処理過程を第
8図に示すフローチャートを参照して詳細に説明する。
Next, the data processing process in note display processing path 6 will be explained in detail with reference to the flowchart shown in FIG.

例えば、第3図忙示す楽譜を表示装置8のOR丁両画面
上表示する場合、仁の楽譜表示装置は、画面上に鉋3図
に示すスロツ)S、、8.・・・・・・に対応して仮想
上の表示スロットsl’+81′・川−(第7図参照)
を設定し、この表示スロットs、’ 、 s、’・・・
・・・内にスロットs、、s、・・・・・・内の各音符
(休符)を表示する。
For example, when the musical score shown in Figure 3 is displayed on both screens of the display device 8, the musical score display device displays the slots shown in Figure 3 on the screen. . . . Corresponding to the virtual display slot sl'+81'・river- (see Fig. 7)
Set this display slot s, ', s, '...
Each note (rest) in slot s, s, . . . is displayed within .

すなわち、音符表示処理回路6へ最初のスロットB、に
対応する表示ブロックHBが供給されると、この表示ブ
ロックHBが第8図に示すステラ7”8P、によって検
出され、ステップBPtの処理へ進む。ステップsp、
では、表示ブロックHBのスロット幅が表示スロットB
11のスロット幅(画面上の幅)を示すスロット幅デー
タSLDに変換される。次に、ステップBP、へ進むと
1、レジスタxRIeG (第9図参照)内のデータと
スロット幅データ8LDとが加算され、次いで、この結
果が座標xeよυ大か否かが判断される。ここで、レジ
スタX IIIIGは音符表示処理回路6内に予め設け
られているもので、初動状態において座標XOがセット
されている。また、座標xeは第7図に示すCR1画面
上における五線の最右端のX座標(仮想線N、のX座標
)、座標X(lは同画面の左側部に予め設定された仮想
線Nl  (第7図)のX座標である。また、このステ
ップ8P3における処理の意味は画面1段の音符表示が
全て行なわれたか否−かを判断することである。
That is, when the display block HB corresponding to the first slot B is supplied to the note display processing circuit 6, this display block HB is detected by the stellar 7"8P shown in FIG. 8, and the process proceeds to step BPt. .step sp,
Then, the slot width of display block HB is display slot B.
This is converted into slot width data SLD indicating the slot width (width on the screen) of 11. Next, in step BP, the data in the register xRIeG (see FIG. 9) and the slot width data 8LD are added, and it is then determined whether this result is greater than the coordinate xe. Here, the register XIIIG is provided in advance in the note display processing circuit 6, and the coordinate XO is set in the initial state. In addition, the coordinate xe is the X coordinate of the rightmost end of the staff on the CR1 screen shown in FIG. 7 (the X coordinate of the virtual line N), and the coordinate (FIG. 7).The meaning of the process in step 8P3 is to determine whether all musical notes in one row of the screen have been displayed.

そして、この場合ステップ8F、における判断結果は「
NO」であり、したがって、ステップsp、へ進む。こ
のステップsP4では表示ブロックEBBによって宍わ
される音符(休符)が表示されるべきcRTI[111
面上の位置のX座標が算出される。すなわち、レジスタ
Xnxa内のデータ(仁の場合、座標XO)に表示ブロ
ックHBのブロックHBB内のX座標が加算される。そ
して、ステップSP、へ進む。ステップSP、では、ブ
ロックHBBによって表わされる音符(休符)が奴示さ
れるべき画面上の位置のY座標が算出される。すなわち
、音符表示処理回路6内に予め設けられているレジスタ
Yumc (第9図)内のデータとブロックEBB内の
X座標とが加算される。こむで、レジスタYRIGはC
R1画面上の上段のG4音線り、のY座1! Y oま
たは中段の04音線り。
In this case, the judgment result in step 8F is "
"NO", therefore, proceed to step sp. In step sP4, cRTI [111
The X coordinate of the position on the surface is calculated. That is, the X coordinate in block HBB of display block HB is added to the data in register Xnxa (coordinate XO in the case of Jin). Then, proceed to step SP. In step SP, the Y coordinate of the position on the screen where the musical note (rest) represented by block HBB is to be displayed is calculated. That is, the data in the register Yumc (FIG. 9) provided in advance in the note display processing circuit 6 and the X coordinate in the block EBB are added. By the way, register YRIG is C
Y seat 1 of the G4 sound line in the upper row on the R1 screen! Yo or the middle 04 sound line.

のY座標Y、または下段のG4音aLsのY座標Y、の
いずれかが記憶されるもので、初期状態においては座標
Y0が記憶されている。次に、ステップ8pHへ進むと
、ステップSP、、SP、において各々算出されたX座
標、Y座標がブロックHBB内のUD8コードと共に表
示装置8へ出力される。これにより、CRT画面の表示
スロットB、/内に表示ブロックHBのブロックHBB
によって表わされる音符(休符)が表示される。なお、
表示ブロックHB内に複数のブロックHBBがある場合
は、各ブロックHBBの各々についてX座標、Y座標が
算出される。
, or the Y coordinate Y of the lower G4 note aLs, and in the initial state, the coordinate Y0 is stored. Next, when the process proceeds to step 8pH, the X and Y coordinates calculated in steps SP, , and SP are output to the display device 8 together with the UD8 code in block HBB. As a result, block HBB of display block HB is placed in display slot B of the CRT screen.
The musical note (rest) represented by is displayed. In addition,
If there are multiple blocks HBB within the display block HB, the X and Y coordinates of each block HBB are calculated.

次に、ステップ8F、へ進むと、次の表示スロット日、
′の左端のX座標zgbo’rが算出される。
Next, if you proceed to step 8F, the next display slot date,
The left end X coordinate zgbo'r of ' is calculated.

す麦わら、レジスタXttma内のデータ(座標X。)
にステップ1i1Ptにおいて算出されたスロットmデ
ータ8LDが加算される。次いで、ステップSPsへ進
むと、ステップBP、で算出された座標xsLoテがレ
ジスタXRIIGに畳込まれる。そして、再びステップ
8P、へ戻る。
Straw, data in register Xttma (coordinates X.)
Slot m data 8LD calculated in step 1i1Pt is added to . Next, when the process advances to step SPs, the coordinates xsLote calculated in step BP are folded into the register XRIIG. Then, the process returns to step 8P again.

以上が、最初の表示ブロックHBに基づいて音符が表示
される過程である。以後、表示ブロックHBが供給され
る毎に上述したステップBP、〜sp、が実行され、こ
れによシ、CRT画面の上段に順次音符(休符)が表示
される。そして、ある表示ブロックHB(表示ブロック
HB&とする)が供給された場合において、ステップs
’p、の判断結果がrygs」になると、ステップBP
、へ進ム。ステップ8P、では、音符表示処理回路6内
に設けられている表示段レジスタHRI(1(第9図)
の内容がl’−OJ 、rlJ 、J2Jのいずれであ
るかが判断される。ここで、表示段レジスタHnzaは
現在楽譜表示が行われている表示段を示すレジスタであ
り、初期状態においてリセットされている。したがって
、この場合表示段レジスタHnmaの内容は「0」でア
リ、ステップS :Ptoへ進む。ステップs Pso
では中段G4音線L1のY座標Y、がレジスタYRmG
へ書込まれる。これにより、以後ステップ8P、におけ
るY座標の算出が座標Y、に基づいて行われる。次にス
テップs p、、へ進むと、レジスタHRIGがインク
リメントされ、この結果レジスタHRIGの内容が「1
」となる。なおこの「l」は、以後中段に系譜表示が行
われることを意味する。次にステップS Pttへ進む
と、座標X。がレジスタXRIGへ書込まれる。次いで
、前述したステップBP4〜8P、が実行され、これに
より、表示ブロックHB&に対応する音符(休符)が画
面中段の最左端の表示スロット内に表示される。以後、
前述した場合と同様にして、表示ブロックHBが供給さ
れる毎に、順次画面中段に音符(休符)が表示される。
The above is the process by which musical notes are displayed based on the first display block HB. Thereafter, each time the display block HB is supplied, the above-described steps BP, . Then, when a certain display block HB (referred to as display block HB&) is supplied, step s
When the judgment result of 'p' becomes 'rygs', step BP
, proceed to . In step 8P, the display stage register HRI (1 (FIG. 9) provided in the note display processing circuit 6
It is determined whether the content of is l'-OJ, rlJ, or J2J. Here, the display stage register Hnza is a register indicating the display stage in which musical score is currently displayed, and is reset in the initial state. Therefore, in this case, the content of the display stage register Hnma is "0" and the process proceeds to step S:Pto. Steps Pso
Then, the Y coordinate Y of the middle G4 sound ray L1 is the register YRmG.
written to. Thereby, calculation of the Y coordinate in step 8P is performed based on the coordinate Y. Next, when the process advances to step sp, the register HRIG is incremented, and as a result, the contents of the register HRIG become "1".
”. Note that this "l" means that the genealogy will be displayed in the middle row from now on. Next, proceeding to step S Ptt, the coordinate X. is written to register XRIG. Next, the aforementioned steps BP4 to BP8P are executed, whereby the musical note (rest) corresponding to the display block HB& is displayed in the leftmost display slot in the middle of the screen. From then on,
Similarly to the case described above, each time a display block HB is supplied, musical notes (rests) are sequentially displayed in the middle of the screen.

そして、ある表示ブロックHBt+が供給された時点で
ステップ8P、の判断結果が再びryms」になると、
ステップBP・へ進む。この時点で、中段の全域にわた
って楽譜が表示されている。そして、仁の場合レジスタ
HRIGの内容は「l」であり、したがってステップB
P、3へ進む。ステップ8P、、では、座標Y、がレジ
スタYRIGに書込・まれる。これにより、以後ステッ
プ8P、におけるY座標の算出が座標Y、に基づいて行
われる。
Then, when a certain display block HBt+ is supplied, the judgment result in step 8P becomes "ryms" again.
Proceed to step BP. At this point, the musical score is displayed over the entire middle section. Then, in the case of Jin, the content of register HRIG is "l", so step B
Proceed to P.3. In step 8P, the coordinate Y is written into the register YRIG. Thereby, calculation of the Y coordinate in step 8P is performed based on the coordinate Y.

次いで、ステップ8P、、の処理によってレジスタHi
moの内容力ゝ「2」となり、次に、ステップBP1.
の処理によってレジスタX ***に座標x0が書込ま
れる。次いで、ステップBP4〜SP。
Next, the register Hi is set by the process of step 8P, .
mo's content power becomes "2", and then step BP1.
The coordinate x0 is written into the register X*** by the process. Next, steps BP4 to SP.

が実行され、これによシ、表示ブロックHBbに対シロ
する音符(休符)が画面下段の最左端の表示スロット内
に表示される。以後、前述した場合と同様にして、画面
下段に順次音符(休符)が表示される。
is executed, and as a result, a note (rest) corresponding to display block HBb is displayed in the leftmost display slot at the bottom of the screen. Thereafter, notes (rests) are sequentially displayed at the bottom of the screen in the same way as in the case described above.

そして、ある表示ブロックHB6が供給された時にステ
ップ8P3における判断結果が再び「Yis」になると
(すなわち、画面下段の表示がpullの状態になると
)、ステップSP、へ進む。
Then, when a certain display block HB6 is supplied and the determination result in step 8P3 becomes "Yes" again (that is, when the display at the bottom of the screen becomes a pull state), the process proceeds to step SP.

この場合、レジスタHFIIGの内容は「2」であり、
したがってステップ8P14へ進む。ステップSP、4
では座標Y0がレジスタYRIGへ書込まれる。これに
より、以後ステップ8P、におけるY座標の算出が座9
1 Y oに基づいて行われる。次にステップ・BY、
、へ進むと、レジスタH*maがリセットされ、□その
内容が「0」となる。次いでステップpp、、へ進むと
、画面消去指令が表示装[8へ出力される。これによシ
、表示装置8の表示画面に表示されている楽譜が全て消
去される。次にステップsr1.へ進むと、座標x0が
レジスタX RIGに畳込まれる。次いで、ステップS
P、〜SF。
In this case, the content of register HFIIG is "2",
Therefore, the process advances to step 8P14. Step SP, 4
Then, the coordinate Y0 is written into the register YRIG. As a result, the calculation of the Y coordinate in step 8P is performed at the location 9.
1 Y o. Next step BY,
, the register H*ma is reset and its contents become "0". Next, when the process advances to step pp, a screen erase command is output to the display device [8]. As a result, all the musical scores displayed on the display screen of the display device 8 are erased. Next step sr1. Proceeding to , the coordinate x0 is folded into the register X RIG. Then, step S
P,~SF.

が実行され、これにより、画面上段の最左端の表示スロ
ットに表示ブロックHBaに対応する音符(休符)が表
示される。以後、再び上段の楽譜表示が行われる。
is executed, and as a result, a note (rest) corresponding to display block HBa is displayed in the leftmost display slot at the top of the screen. Thereafter, the musical score in the upper row is displayed again.

このように、第1図に示す系譜表示装置においては、表
示画面上段から中段、下段とJ@次楽譜表示が行われ、
そして画面の表示領域全域にわたって楽譜表示が行われ
た時点で表示画の楽譜が全て消去され、以後、再び上段
から順次楽譜表示が行われる。
In this way, in the genealogy display device shown in FIG. 1, the J@Next musical score is displayed from the top to the middle and bottom of the display screen.
When the musical score is displayed over the entire display area of the screen, all the musical scores on the display image are erased, and thereafter, the musical scores are displayed again sequentially from the top.

以上説明したように、この発明によれば表示画面に複数
段にわたって系譜表示をするようにしたので、画面上に
多くの楽譜を表示することができ、したがって演擬過程
の検討に極めて便利である。
As explained above, according to the present invention, the genealogy is displayed in multiple stages on the display screen, so a large number of musical scores can be displayed on the screen, which is extremely convenient for examining the performance process. .

【図面の簡単な説明】[Brief explanation of the drawing]

ツク図、第2図はスロットブロック8Bの構成を示す図
、第3図は楽譜の一例を示す図、第4図はスロットブロ
ック8Bの具体例を示す図、第5図は表示ブロックHB
の構成を示す図、第6図は音符パターンを構成するベク
トルを示す図、第7図は第1図における表示装置8の画
面に表示される楽譜の概略図、第8図は第1図における
音符表示処理回路6のデータ処理過程を説明するための
フローチャート、第9図は同音符表示処理回路6内に設
けられるレジスタを示す図である。 6・・・・・音符表示処理回路、8・・・・・表示装置
。 出願人 日本楽器製造株式会社 第5図 第6眉 第7図 第9図 白=]
2 is a diagram showing the configuration of the slot block 8B, FIG. 3 is a diagram showing an example of a musical score, FIG. 4 is a diagram showing a specific example of the slot block 8B, and FIG. 5 is a diagram showing the configuration of the display block HB.
, FIG. 6 is a diagram showing the vectors composing the note pattern, FIG. 7 is a schematic diagram of the musical score displayed on the screen of the display device 8 in FIG. 1, and FIG. A flowchart for explaining the data processing process of the musical note display processing circuit 6, and FIG. 9 is a diagram showing registers provided in the musical note display processing circuit 6. 6... Musical note display processing circuit, 8... Display device. Applicant: Nippon Musical Instruments Manufacturing Co., Ltd. Figure 5 Figure 6 Eyebrow Figure 7 Figure 9 White = ]

Claims (1)

【特許請求の範囲】[Claims] 供給される楽音情報に基づいて表示画面に楽□譜を表示
する楽譜表示方法において、前記表示−面の上段から複
数段にわたって順次楽譜を表示し、前記表示画面の表示
領域全域にわたって楽譜表示が行われた場合に前記表示
画面に表示された楽譜を消去して新たな楽譜を前記表示
画面の上段から順次表示することを特徴とする楽譜表示
方法。
In the musical score display method of displaying musical notation on a display screen based on supplied musical tone information, the musical score is displayed sequentially over a plurality of stages from the top of the display screen, and the musical score is displayed over the entire display area of the display screen. A musical score display method, characterized in that when the musical score is displayed on the display screen, the musical score displayed on the display screen is erased, and new musical scores are sequentially displayed from the top of the display screen.
JP12257982A 1982-07-14 1982-07-14 Display of music score Pending JPS5913294A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12257982A JPS5913294A (en) 1982-07-14 1982-07-14 Display of music score

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12257982A JPS5913294A (en) 1982-07-14 1982-07-14 Display of music score

Publications (1)

Publication Number Publication Date
JPS5913294A true JPS5913294A (en) 1984-01-24

Family

ID=14839399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12257982A Pending JPS5913294A (en) 1982-07-14 1982-07-14 Display of music score

Country Status (1)

Country Link
JP (1) JPS5913294A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5573088A (en) * 1978-11-27 1980-06-02 Nippon Electric Co Crt display unit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5573088A (en) * 1978-11-27 1980-06-02 Nippon Electric Co Crt display unit

Similar Documents

Publication Publication Date Title
JP4211672B2 (en) Performance data creation device and program
JPH09204163A (en) Display device for karaoke
JPH0789279B2 (en) Music signal generator
JP3448928B2 (en) Music score recognition device
JPS5913294A (en) Display of music score
JP3899778B2 (en) Music score display device and recording medium
JP3972899B2 (en) Music score display device
JPH0136231Y2 (en)
JP3700442B2 (en) Performance system compatible input system and recording medium
JPS648354B2 (en)
JPS595288A (en) Display of musical score
JPS58224387A (en) Musical score display
JP3717651B2 (en) Lyric display device, computer-readable recording medium applied to the device, and lyrics display method
JPS6252596A (en) Electronic musical apparatus with display unit
JP2001265335A (en) Device and method for inputting performance information
JP4402853B2 (en) Performance data generation method and electronic keyboard instrument
JPH1124648A (en) Data display method, data display device, musical score display method and musical score display device
JP2518196B2 (en) Performance information input device
JP3654026B2 (en) Performance system compatible input system and recording medium
JP3197133B2 (en) Karaoke equipment
JP3675043B2 (en) Note information input device
JP4281636B2 (en) Music amusement device and computer program applied to the device
JP3288730B2 (en) Score display device
JP3147114B2 (en) Karaoke equipment
JP2583377B2 (en) Automatic performance device