JPS59119491A - Control system of hard copy - Google Patents

Control system of hard copy

Info

Publication number
JPS59119491A
JPS59119491A JP57226971A JP22697182A JPS59119491A JP S59119491 A JPS59119491 A JP S59119491A JP 57226971 A JP57226971 A JP 57226971A JP 22697182 A JP22697182 A JP 22697182A JP S59119491 A JPS59119491 A JP S59119491A
Authority
JP
Japan
Prior art keywords
line
hard copy
frame buffer
buffer memory
straight line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57226971A
Other languages
Japanese (ja)
Inventor
Toshio Takahashi
敏男 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP57226971A priority Critical patent/JPS59119491A/en
Publication of JPS59119491A publication Critical patent/JPS59119491A/en
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)

Abstract

PURPOSE:To eliminate the thick straight line when a diagram is plotted with straight line by using a frame buffer memory exclusive for hard copy device to store only the information needed for the hard copy. CONSTITUTION:When a line is smoothed, the writing address delivered to a line 12 is coupled with the preceding address. This address is decided by the smoothing process of a vector generator 2. In this case, no writing pulse is applied to a frame buffer memory 11 for hard copy from the generator 2 via a line 17 and the original display position of the straight line is not shown. Therefore no data is written, and only the information needed for hard copy is held by the memory 11. This information is read out for hard copy. In such a way, a copy output which does not thicken the straight lines is obtained when a diagram is plotted by a hard copy device with the straight line.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、C′kLTディスプレイ装置におけるバーP
コピー制御方式の改良に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a bar P in a C'kLT display device.
This paper relates to improvements in copy control methods.

〔発明の技術的背景〕[Technical background of the invention]

ラスクスキャン方式のカラーグラフィックディスプレイ
装置は容易に豊富なカラー表示を行なうことができる利
点を有している。しかし、例えばCRTモニタ上に表示
される傾斜した直線等では、階段状のギザギザが現われ
るため線質が悪くなることがある。この点を改良するた
めに、一般的にはラインスムージングが行なわれる。
A color graphic display device using the Rusk scan method has the advantage of being able to easily display a wide variety of colors. However, for example, in the case of an inclined straight line displayed on a CRT monitor, step-like jaggedness may appear, resulting in poor radiation quality. To improve this point, line smoothing is generally performed.

すなわち、画像の最小単位としての1個の画素(以下ビ
クセル(pixel)と称する)の代りに、近傍の2個
のピクセルを用い、直線との交差面積により輝度変調を
行なうことによって、2個のビクセルの輝度の和をいず
れも一定の値におさえ、叉通常の1個のピクセルの輝度
値を越えないよう設定する。このため、線幅を太くする
ことなく、なめらかな線質が実現され、階段効果を目立
タナいようにしている。
That is, instead of one pixel (hereinafter referred to as a pixel) as the minimum unit of an image, two neighboring pixels are used, and by performing brightness modulation according to the area of intersection with a straight line, two pixels can be The sum of the luminances of each pixel is held to a constant value, and is set so as not to exceed the luminance value of one normal pixel. Therefore, smooth line quality is achieved without increasing the line width, making the staircase effect more noticeable.

し背景技術の問題点〕 前述のラインスムージングを行なうと、CRT両面上で
はギザギザが少なくなり見た目にきれいな+i、C線に
なるが、直線上の一点が2個のビクセルで表示される。
Problems with the Background Art] When the line smoothing described above is performed, the jaggedness is reduced on both sides of the CRT and the +i and C lines appear clean, but one point on a straight line is displayed as two pixels.

このため、この1まハードコピーにこの情報を用いると
、ラインスムージングを行なわない時よりも、むしろギ
ザギザの程度がひどくなり、直線も太くなる欠点を有す
る。
Therefore, if this information is used in the hard copy, the jaggedness will be worse and the straight lines will be thicker than when line smoothing is not performed.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、ラインスムージング処理された情報を
ハードコピーに用いても線が太くなることがないバーr
コピー制往1方式を提供する。
It is an object of the present invention to provide a bar r that does not make the lines thicker even when the information subjected to line smoothing processing is used in a hard copy.
Provides one method for copying.

〔発明の概要〕[Summary of the invention]

本発明は、前述の目的を達成するため、ハードコピーと
して必要な情報のみを格納するへ−rコピー装置専用の
フレームバッファメモリを追加した。そして、このフレ
ームバッファメモリにはラインスムージング処理が施さ
れるビットの情報を格納しないようにしててか、冬が太
くなるのを防止した。
In order to achieve the above-mentioned object, the present invention adds a frame buffer memory dedicated to the copying device to store only the information necessary as a hard copy. Then, perhaps by not storing bit information to which line smoothing processing is applied to this frame buffer memory, winter thickening was prevented.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明の実施例を図面を参照して詳細に説明する
。(1)はマイクロプロセッサ等のCPU1(2)はベ
クトル発生器、(3)はタイミンク゛発生器、(4)は
表示色レジスタ(4)、(5)、 (6)、 (力ばR
GBの各色に対応した表示情報を記1.はするフレーム
バッファメモリである。(8)、 (9)は直線表示の
ラインスムージングをかけろ為に用いられるフレームバ
ッファメモリであり、各ビクセルの輝度レベルを2=4
通り設定できる。(10)はORゲート、(11)はへ
−Pコピー用フレームバッファメモリ、(12)fdア
ドレスライン、(13)は書込みノξルスライン、(1
4)。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. (1) is a CPU such as a microprocessor (2) is a vector generator, (3) is a timing generator, (4) is a display color register (4), (5), (6),
The display information corresponding to each color of GB is described in 1. is the frame buffer memory. (8) and (9) are frame buffer memories used to apply line smoothing for straight line display, and the brightness level of each pixel is set to 2=4.
It can be set as follows. (10) is an OR gate, (11) is a frame buffer memory for to-P copy, (12) is an fd address line, (13) is a write node ξ line, (1
4).

(15)は輝度変調データライン、(16) 、 (1
7)はハードコピー装置のデータラインおよび書込み、
eルスラインである。
(15) is the brightness modulation data line, (16), (1
7) is the hardcopy device data line and write;
This is the e-Russ line.

以下、RGB方式のカラーCRTディスプレイ装置にお
けるラインスムージング処理時のバーPコピー制御につ
いて説明する。
Bar P copy control during line smoothing processing in an RGB color CRT display device will be described below.

一般にRGB方式のカラーCRTディスプレイ装置i’
iはR,G、B各色のデータを保持するために、3枚の
フレームバッファメモリ(5)、 (6)、 (7)を
有している。従って、同時に23=8に)のカラー表示
を行なうことができる。更にTIi線の表示においては
、ラインスムージング処理を行なうために、LSI用フ
レームバッファメモリ(8)及び■JS2用フレ一フレ
ームバッファメモリを用いて、22=4通シの輝度レベ
ルを各ビクセル毎に設定している。
Generally, RGB color CRT display device i'
i has three frame buffer memories (5), (6), and (7) to hold R, G, and B color data. Therefore, 23=8) color displays can be performed at the same time. Furthermore, in the display of TIi lines, in order to perform line smoothing processing, 22 = 4 brightness levels are set for each pixel using the frame buffer memory for LSI (8) and frame buffer memory for JS2. It is set.

直線の表示時の動作は、まずベクトル発生器(2)によ
って発生された直綜上の一点の座標がアドレスライン(
12)を介して書込みアドレス(x、y)としてフレー
ムノ々ツファ(5)〜(9)および(11)の全ビット
に与えられる。
The operation when displaying a straight line is as follows: First, the coordinates of a point on the straight helix generated by the vector generator (2) are set to the address line (
12) as the write address (x, y) to all bits of the frame buffers (5) to (9) and (11).

次に、ベクトル発生器(2)から発生される古込みノリ
レスがライン(13)を介して各フレームメモ’J(5
)〜(9)に与えられることによって、RGB用の各フ
レームバッファメモリ(5)〜(7)にハ、表示色レジ
スタ(4)の表示情報が書込まれる。このとき、LSl
用フレームノ々ツファメモリ(8)及ヒL S 2 用
フレームバッファメモリ(9)には、ベクトル発生器(
2)からう(7(14) 、 (15)に出力されるラ
インスムージング処理を行なうために算出設定された輝
lノtレベル、すなわち輝度変調データが書込まれろ。
Next, the old NoriRes generated from the vector generator (2) is sent to each frame memo 'J (5) via the line (13).
) to (9), the display information of the display color register (4) is written into each of the RGB frame buffer memories (5) to (7). At this time, LSL
A vector generator (8) for frame buffer memory (8) and a frame buffer memory (9) for
2) The luminance level calculated and set for performing the line smoothing process output to (7(14) and (15)), that is, the luminance modulation data, is written.

上記の手順によシフレーム/々ツファメモ!J(5L(
6)、 (7)に表示情報が格納されると共に直線の時
にはラインスムージング用フレームバッファメモリ(8
)、 (9)に輝度変調データが格納されるが、一方こ
の時ムードコピー用フレームバッファメモ’J(11)
のアドレスライン(12)に示されるXYアPレスに0
Rゲー) (10)から出力される情報がライン(17
)の書込みパルスに応じて書込まれる。即ち、ORゲー
ト(10)は、RGB方式のカラーディスプレイ装置に
おいて、カラー・11”1報を単色情報に変換するため
に、表示色レジスタ(4)のR,OB出力データのうち
小なくとも1つが論理“1″である時に、論w II 
1’ PIの信号をフレームバッファメモリ(11)に
出力するものである。
Follow the steps above to create a frame/tsufamemo! J(5L(
Display information is stored in 6) and (7), and when it is a straight line, the frame buffer memory for line smoothing (8) is stored.
), the brightness modulation data is stored in (9), but at this time, the mood copy frame buffer memo'J (11)
0 to the XY address indicated on the address line (12) of
R game) The information output from (10) is line (17
) is written in response to a write pulse. That is, in an RGB color display device, the OR gate (10) converts at least one of the R and OB output data of the display color register (4) in order to convert color 11" information into monochromatic information. When is logic “1”, logic w II
1' PI signal is output to the frame buffer memory (11).

次に、ラインスムージング処理を行なうために、RGB
のフレームバッファメモリ(5)〜(力に表示色し2ス
タ(4)からのRGB辰示情報が書込まれ、またライン
スムージング用フレームバッファメモリ(8)、 (9
)にライン(14)、 (15)に出力されたベクトル
発生器(2)でn出された輝度レベル(前回のレベルと
異なる時もある)がd込唸れる。この時、ライン(12
)に出力される書込みアドレス(x、y)は前回のアド
レスと対をなしたアドレスであジ、これはベクトル発生
器(2)のスムージング処理にて決定される。
Next, in order to perform line smoothing processing, RGB
RGB display information from the frame buffer memory (5) to 2 stars (4) is written to the display color, and the line smoothing frame buffer memory (8), (9
), the brightness level (sometimes different from the previous level) output by the vector generator (2) is output to lines (14) and (15). At this time, line (12
The write address (x, y) output to ) is an address that forms a pair with the previous address, and this is determined by the smoothing process of the vector generator (2).

コノトキ、八−ドコピー用の7レームノ々ツファメモリ
(11)にはベクトル発生器(2)からライン(17)
を介し書込みパルスが与えられず、本来の1α線の表示
位置を示すものでないため、データの書込みは行なわれ
ない。従って、バードコピー用フレームバッファ(11
)にはハードコピーに必要な情報のみが保持され、その
’l’i? ’4’)Jがハードコピーを行なう際に読
出されろ。
The line (17) from the vector generator (2) is in the 7-ram memory (11) for eight-dimensional copying.
Since a write pulse is not applied through the 1α line and does not indicate the original display position of the 1α line, no data is written. Therefore, the bird copy frame buffer (11
) holds only the information necessary for the hard copy, and its 'l'i? '4') Must be read when J makes a hard copy.

〔発明の効果〕〔Effect of the invention〕

以上の説明から明らかなように本発明によれば、ライン
スムージングのために出力されろ表示情報はハードコピ
ー用フレームバッファメモリに格納せず、ハードコピー
として取るべきti7 報だけが格納される。従って、
バードコピー装f)12 &Cおける直線等の作図でF
i直線を太くすることないコピー出力が得られる。
As is clear from the above description, according to the present invention, the display information to be output for line smoothing is not stored in the hard copy frame buffer memory, but only the ti7 information to be taken as a hard copy is stored. Therefore,
Bird copy equipment f) 12 F for drawing straight lines etc. in &C
A copy output can be obtained without making the straight line thicker.

【図面の簡単な説明】[Brief explanation of drawings]

図は本発明の実施例を示すブロックNである。 1・・・CPU、2・・・ベクトル発生器、3・・・タ
イミング発生器、4・・・表示色レジスタ、5,6,7
・・・RGBに対応するフレームノ々ソファメモリ、8
.9・・・ラインスムージング用フレームパックアメモ
リ、10・・・ORゲート、11・・・ハードコピー用
フレームバッファメモリ 代理人 弁理士  則  近  憲  佑(ほか1名)
The figure shows a block N showing an embodiment of the present invention. 1... CPU, 2... Vector generator, 3... Timing generator, 4... Display color register, 5, 6, 7
... Frame sofa memory compatible with RGB, 8
.. 9... Frame pack memory for line smoothing, 10... OR gate, 11... Frame buffer memory for hard copy Agent Patent attorney Noriyuki Chika (and 1 other person)

Claims (1)

【特許請求の範囲】[Claims] ラインスムージング機能を有するCRTディスプレイ装
置において、前記ラインスムージング機能が施されるビ
ット情報以外のデータを格納するハードコピー装置専用
のフレームバッファメモリを設け、前記フレームバッフ
ァメモリに保持されるデータをハードコピーの為に読出
し出力することを特徴とするハードコピー制イL141
方式。
In a CRT display device having a line smoothing function, a frame buffer memory dedicated to the hard copy device for storing data other than bit information to which the line smoothing function is applied is provided, and the data held in the frame buffer memory is transferred to the hard copy device. Hard copy system L141 characterized by reading and outputting for
method.
JP57226971A 1982-12-27 1982-12-27 Control system of hard copy Pending JPS59119491A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57226971A JPS59119491A (en) 1982-12-27 1982-12-27 Control system of hard copy

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57226971A JPS59119491A (en) 1982-12-27 1982-12-27 Control system of hard copy

Publications (1)

Publication Number Publication Date
JPS59119491A true JPS59119491A (en) 1984-07-10

Family

ID=16853483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57226971A Pending JPS59119491A (en) 1982-12-27 1982-12-27 Control system of hard copy

Country Status (1)

Country Link
JP (1) JPS59119491A (en)

Similar Documents

Publication Publication Date Title
US6788309B1 (en) Method and apparatus for generating a video overlay
JPS61107392A (en) Image processing system
JPH04192671A (en) Pin hole delete method
US6078305A (en) Device and method displaying a mesh effect with line buffer
US9001141B2 (en) Method and apparatus for providing independent gamut remapping for multiple screen subsections
WO1999024917A2 (en) Method and apparatus for using interpolation line buffers as pixel look up tables
JPS59119491A (en) Control system of hard copy
US5856817A (en) Display control method and display controller and display apparatus using the same
US6097434A (en) System and method for correcting pixel data in an electronic device
JPH0782315B2 (en) Image processing device
JPH04199975A (en) Image forming device
US20130321449A1 (en) Window combining device
JP2002341855A (en) Anti-alias font generator
JP2798541B2 (en) Image data processing device
JP3172450B2 (en) Image information processing device
JPH05108026A (en) Multilevel display device
JP3015227B2 (en) Image processing device
JP2898569B2 (en) Video accelerator board for computer game development
JPH0683292A (en) Display control device
JPH07325561A (en) Generation system for character pattern with halftone
JPS62197874A (en) Image processor
JPH1078772A (en) High picture quality screen display device
JPS58166387A (en) Image memory reading system
JPS63148295A (en) Display information processor
JPS60201391A (en) Inhibition of flickering of video image interlaced