JPS5911646A - 冷却動作用半絶縁性シリコン基板およびその製造方法 - Google Patents
冷却動作用半絶縁性シリコン基板およびその製造方法Info
- Publication number
- JPS5911646A JPS5911646A JP11994982A JP11994982A JPS5911646A JP S5911646 A JPS5911646 A JP S5911646A JP 11994982 A JP11994982 A JP 11994982A JP 11994982 A JP11994982 A JP 11994982A JP S5911646 A JPS5911646 A JP S5911646A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- oxygen
- heat treatment
- concentration
- donor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、酸素ドナーにより得られる７７に程度の冷却
動作用半絶縁性シリコン基板とその製造方法に係わるも
のである。
動作用半絶縁性シリコン基板とその製造方法に係わるも
のである。
従来、ンリコ／結晶がガリウムひ素結晶等に比べて、エ
ネルギ・ギャップが室温で１．１ｅＶと小さいため、ガ
リウムひ素と違ってンリコン基板自体を半絶縁性化する
ことは困難とされていた。このため、その代替技術とし
て従来この檀装置としては、一般にＳＯ８（５ｉｌｉｃ
ｏｎ ｏｎ ５ａｐｐｈｉｒｅあるいは５ｉｌｉｃｏｎ
ｏｎ ５ｐｉｎｎｅｌ ）と呼ばれているものが知ら
れている。ＳＯＳを用いてＭＯＳＦＥＴ−１’ＭＯ８集
積回路を形成した場合、ＭＯＳＦＥＴのソース・ドレイ
ンと基板間の容量が小さくできるほか、配線と基板間の
容量も小さくでき、さらに、同一基板上のトランジスタ
間の分離が完全であるなとの利点を有している。このた
め、特に高速性を目的とした３７１９７７２９ＭＯ８構
成に応用されている。しかし、ＳＯ８の／リコ／半導体
層は通割ザファイア基板上にＳｉＨ４の熱分解法によっ
てエビタキ／ヤル成長させて形成しており、サファイア
と／リコンの格子間隔が大きく異なることがら、サファ
イアとシリコン半導体層の界面付近の／リコ／半導体層
内に圧縮応力や結晶欠陥が発生ずる。この結果、キャリ
ア移動度の低下やリーク電流の増大をひきおこしており
、ダイナミック回路を有する集積回路にＳＯ８を応用す
るのは困難とされている。
ネルギ・ギャップが室温で１．１ｅＶと小さいため、ガ
リウムひ素と違ってンリコン基板自体を半絶縁性化する
ことは困難とされていた。このため、その代替技術とし
て従来この檀装置としては、一般にＳＯ８（５ｉｌｉｃ
ｏｎ ｏｎ ５ａｐｐｈｉｒｅあるいは５ｉｌｉｃｏｎ
ｏｎ ５ｐｉｎｎｅｌ ）と呼ばれているものが知ら
れている。ＳＯＳを用いてＭＯＳＦＥＴ−１’ＭＯ８集
積回路を形成した場合、ＭＯＳＦＥＴのソース・ドレイ
ンと基板間の容量が小さくできるほか、配線と基板間の
容量も小さくでき、さらに、同一基板上のトランジスタ
間の分離が完全であるなとの利点を有している。このた
め、特に高速性を目的とした３７１９７７２９ＭＯ８構
成に応用されている。しかし、ＳＯ８の／リコ／半導体
層は通割ザファイア基板上にＳｉＨ４の熱分解法によっ
てエビタキ／ヤル成長させて形成しており、サファイア
と／リコンの格子間隔が大きく異なることがら、サファ
イアとシリコン半導体層の界面付近の／リコ／半導体層
内に圧縮応力や結晶欠陥が発生ずる。この結果、キャリ
ア移動度の低下やリーク電流の増大をひきおこしており
、ダイナミック回路を有する集積回路にＳＯ８を応用す
るのは困難とされている。
また、他の従来例として、／リコノ基板全域に金を熱拡
散させ、７リコ／基板を高抵抗化して、その／リコ／基
板内にＭＯＳＦＥＴを形成した例がある。この例では、
ＳＯＩ構造では’Ｊ： ＜ 、／’）コン基板全域に金
が拡散されており、不純物散乱の増大により素子形成領
域のキャリア移動度が低士するという欠点がある。
散させ、７リコ／基板を高抵抗化して、その／リコ／基
板内にＭＯＳＦＥＴを形成した例がある。この例では、
ＳＯＩ構造では’Ｊ： ＜ 、／’）コン基板全域に金
が拡散されており、不純物散乱の増大により素子形成領
域のキャリア移動度が低士するという欠点がある。
これらの欠点を解決するため、本願発明者の一外
ゲま特願昭５６−２６５５号において、／リコン基板内
に深いエネルギーレベルを有する不純物を導入しかつ低
温化することによって、半絶縁性／リコノ基板とする条
件を見い出し、ＳＯ８の絶縁体に相当する領域を／リコ
ン半絶縁性体とすること、すなわち、深い準位を有する
不純物により、キャリアを補償し、冷却動作用半絶縁性
／リコン基板が得られることを示した。この際、深い準
位を形成する不純物であるクロムやタリウムを結晶育成
中に／リコノ中に添加するというのが一般的な考え方で
ある。しかし、この場合には、素子製造工程中で深い準
位を形成する不純物が基板外へ拡散し、基板が低抵抗化
する問題があった。深い準位を形成する不純物は、育成
上も一般に偏析係数が小さいため、梗々な問題がある。
に深いエネルギーレベルを有する不純物を導入しかつ低
温化することによって、半絶縁性／リコノ基板とする条
件を見い出し、ＳＯ８の絶縁体に相当する領域を／リコ
ン半絶縁性体とすること、すなわち、深い準位を有する
不純物により、キャリアを補償し、冷却動作用半絶縁性
／リコン基板が得られることを示した。この際、深い準
位を形成する不純物であるクロムやタリウムを結晶育成
中に／リコノ中に添加するというのが一般的な考え方で
ある。しかし、この場合には、素子製造工程中で深い準
位を形成する不純物が基板外へ拡散し、基板が低抵抗化
する問題があった。深い準位を形成する不純物は、育成
上も一般に偏析係数が小さいため、梗々な問題がある。
例えば、深い準位を形成する不純物の引上げ方向濃度分
布が太きいため、所望の不純物濃度を有する基板の収率
が悪い。
布が太きいため、所望の不純物濃度を有する基板の収率
が悪い。
さらに、結晶成長速度の微視的変動は深い準位を形成す
る不純物の濃度の変動をもたらすため、基板面内の比抵
抗不均一性が大きくなることなど集積回路の製造に大き
な問題を残していた。
る不純物の濃度の変動をもたらすため、基板面内の比抵
抗不均一性が大きくなることなど集積回路の製造に大き
な問題を残していた。
本発明は、これらの欠点を解決し、結晶育成時には深い
準位を形成する不純物を添加せずに素子を製造する際の
一連の高温熱処理後に酸素を含有する基板を低温で熱処
理し発生した酸素ドナーにより既存のアクセプタを補償
する」二相を含むことにより、低温における／リコン基
板の半絶縁性化を図った冷却動作用半絶縁性シリコン基
板とその製造方法を提供するものである。
準位を形成する不純物を添加せずに素子を製造する際の
一連の高温熱処理後に酸素を含有する基板を低温で熱処
理し発生した酸素ドナーにより既存のアクセプタを補償
する」二相を含むことにより、低温における／リコン基
板の半絶縁性化を図った冷却動作用半絶縁性シリコン基
板とその製造方法を提供するものである。
以下図面により本発明の詳細な説明する。
第１図は／リコン結晶のエネルギ・・ンドの模式図であ
る。［ａｌは酸素ドナーを形成する熱処理のない場合で
あって、バンドギャップ中に通常含１れるボロン等によ
るアクセプタ（濃度ＮＡ）１と通常含捷れるリン等によ
るドナー（！ｌ１Ｎｏ）２が存在している場合を示す。
る。［ａｌは酸素ドナーを形成する熱処理のない場合で
あって、バンドギャップ中に通常含１れるボロン等によ
るアクセプタ（濃度ＮＡ）１と通常含捷れるリン等によ
るドナー（！ｌ１Ｎｏ）２が存在している場合を示す。
この基板はＰ型で止孔３が充満帯に存在している。
ところで一般に集積回路に用いられるチョクラルスキー
法による／リコン基板には酸素が１０１８ｉ３程度混入
している。この基板を４００℃〜５５０℃の温度で熱処
理すると、酸素ドナー４，５が発生する（文献、Ｗ、
Ｋａｉｓｅｒ Ｐｈｙｓ、 Ｒｅｖ、 、 １０５ （
１９５７）１７５１およびり、Ｃ，Ｋｉｍｅｒｌｉｎｇ
ａｎｄＪ、Ｌ、Ｂｅｎｔｏｎ Ａｐｐｌ。
法による／リコン基板には酸素が１０１８ｉ３程度混入
している。この基板を４００℃〜５５０℃の温度で熱処
理すると、酸素ドナー４，５が発生する（文献、Ｗ、
Ｋａｉｓｅｒ Ｐｈｙｓ、 Ｒｅｖ、 、 １０５ （
１９５７）１７５１およびり、Ｃ，Ｋｉｍｅｒｌｉｎｇ
ａｎｄＪ、Ｌ、Ｂｅｎｔｏｎ Ａｐｐｌ。
Ｐｈｙｓ、 Ｌｅｔｔ、 ３９ （１９８１） ４１０
に述べられている）。
に述べられている）。
酸素ドナーの準位は浅いもの４と深いもの５の二種類で
あり、その濃度をそれぞれＮＤＩおよびＮ１）２とする
。これらの酸素ドナーは、５５０℃り上の温度では消滅
し、才だ、４００℃以丁の温度では酸素ドナーを発生さ
せるのに長時間を要する。従って、実用的な酸素ドナー
発生用の熱処理温度は４００℃〜５５０℃である。捷た
、ＮＤＩとＮＯ３は、はぼ同程度発生する。今、これら
の酸素ドナー＃度を以ト“に示す条件を満たすように熱
処理により制御することにより基板は半絶縁性化する。
あり、その濃度をそれぞれＮＤＩおよびＮ１）２とする
。これらの酸素ドナーは、５５０℃り上の温度では消滅
し、才だ、４００℃以丁の温度では酸素ドナーを発生さ
せるのに長時間を要する。従って、実用的な酸素ドナー
発生用の熱処理温度は４００℃〜５５０℃である。捷た
、ＮＤＩとＮＯ３は、はぼ同程度発生する。今、これら
の酸素ドナー＃度を以ト“に示す条件を満たすように熱
処理により制御することにより基板は半絶縁性化する。
Ｎｏｌ十ＮＤ２≧ＮＡ Ｎ。
ＮＤＩ ＜ ＮＡ ＮＤ
すなわち、第１図ｔｂｌに示すように、酸素ドナー濃度
の金側が既存の正孔濃度（ＮＡ ＮＤ）より高くかつ
電子の放出の容易な浅い酸素ドナー準位４は完全Ｖ（補
償されるように浅い酸素ドナー準位４の濃度を止孔のａ
度より低くする。この結果、基板は７７にでは］０６ｊ
Ｊ・ｍ以上の比抵抗となり半絶縁性化する０ このように準位の濃度を制御することは基板の酸素濃度
および熱処理時間を選ぶことにより可能であり、具体的
な実施例を第２図に示す。２〜５時間の４５０℃の熱処
理を１０１８ｃｍ−”の酸素を含有する基板に苅し行な
うと、７７ＫＩｌＩＩＩ定では比抵抗が１ｏ６Ｑ−ｃｒ
、程度に高まり基板は半絶縁化している。
の金側が既存の正孔濃度（ＮＡ ＮＤ）より高くかつ
電子の放出の容易な浅い酸素ドナー準位４は完全Ｖ（補
償されるように浅い酸素ドナー準位４の濃度を止孔のａ
度より低くする。この結果、基板は７７にでは］０６ｊ
Ｊ・ｍ以上の比抵抗となり半絶縁性化する０ このように準位の濃度を制御することは基板の酸素濃度
および熱処理時間を選ぶことにより可能であり、具体的
な実施例を第２図に示す。２〜５時間の４５０℃の熱処
理を１０１８ｃｍ−”の酸素を含有する基板に苅し行な
うと、７７ＫＩｌＩＩＩ定では比抵抗が１ｏ６Ｑ−ｃｒ
、程度に高まり基板は半絶縁化している。
以上の原理に基づく基板の半絶縁性化手法を素子製造工
程に取入れる場合、留意すべきことは発生した酸素ドナ
ーはその後に高温熱処理を行なうことにより消滅するた
め、この基板の半絶縁性化のだめの熱処理は一連の高温
熱処理の終了後に行なう必要があることである。
程に取入れる場合、留意すべきことは発生した酸素ドナ
ーはその後に高温熱処理を行なうことにより消滅するた
め、この基板の半絶縁性化のだめの熱処理は一連の高温
熱処理の終了後に行なう必要があることである。
なお、第３図に示すように、系子土程中の尚温熱処理を
経ることにより、その後の低温熱処理による酸素ドナー
濃度は減少するか、一般的に用いられている／リコン基
板のキャリア濃度軛囲である１０１１５〜１０１６ｍ−
３を考えると、第３図から工程中の高温熱処理において
、酸素ドナーの必要量に安する低温熱処理時間への熱処
理温度の違いの影響はほとんどないことがわかる。
経ることにより、その後の低温熱処理による酸素ドナー
濃度は減少するか、一般的に用いられている／リコン基
板のキャリア濃度軛囲である１０１１５〜１０１６ｍ−
３を考えると、第３図から工程中の高温熱処理において
、酸素ドナーの必要量に安する低温熱処理時間への熱処
理温度の違いの影響はほとんどないことがわかる。
なお、第３図で（１）は熱処理なしの場合、（２）は１
２５０℃で１８分の熱処理を行った場合、（３）は１１
１０℃で１時間の熱処理を行った場合、（４）は８００
℃で１時間の熱処理を行った場合、（５）は６５０℃で
１時間の熱処理を行った場合である。
２５０℃で１８分の熱処理を行った場合、（３）は１１
１０℃で１時間の熱処理を行った場合、（４）は８００
℃で１時間の熱処理を行った場合、（５）は６５０℃で
１時間の熱処理を行った場合である。
以上述べたように、酸素を含む／リコン基板を低温熱処
理することにより発生する酸素ドナーによって、冷却動
作用半絶縁性／リコン基板を得ることができる。
理することにより発生する酸素ドナーによって、冷却動
作用半絶縁性／リコン基板を得ることができる。
さらに、６００℃以上で発生するニー−ドナー（文献：
Ａ、 Ｋａｎａｍｏｒｉ他Ｊ、 Ａｐｐｌ、 Ｐｈｙ
ｓ ５０ （１９７９）９２）がエネルギバンドギヤ、
プ中に広がったいくつかの準位を形成し、これ捷でに述
べてきた配素ドナーとは異なるが、本発明で明らかＶＣ
した基板の半絶縁性化に対しては同じ効果を持つ。この
点を考慮すると５００℃以上の熱処理温度でも基板の半
絶縁性化が期待できる。
Ａ、 Ｋａｎａｍｏｒｉ他Ｊ、 Ａｐｐｌ、 Ｐｈｙ
ｓ ５０ （１９７９）９２）がエネルギバンドギヤ、
プ中に広がったいくつかの準位を形成し、これ捷でに述
べてきた配素ドナーとは異なるが、本発明で明らかＶＣ
した基板の半絶縁性化に対しては同じ効果を持つ。この
点を考慮すると５００℃以上の熱処理温度でも基板の半
絶縁性化が期待できる。
以上説明したように、本発明による集積回路製造法では
、深い準位を形成する不純物を添加せずに素子製造時の
高温工程後に酸素を含有する基板に６００℃以斗の熱処
理をすることにより／リコン基板の半絶縁性化が図れる
ため、結晶育成が容易となり、素子製造にも悪影響を全
く及ぼさないなどの利点が多い。
、深い準位を形成する不純物を添加せずに素子製造時の
高温工程後に酸素を含有する基板に６００℃以斗の熱処
理をすることにより／リコン基板の半絶縁性化が図れる
ため、結晶育成が容易となり、素子製造にも悪影響を全
く及ぼさないなどの利点が多い。
才だ、素子特性の向上に適していると考えられている／
リコン素子を冷却して使用する場合において、本発明に
よる半絶縁性基板の比抵抗は史に増加するため、本発明
は極めて有効となる。
リコン素子を冷却して使用する場合において、本発明に
よる半絶縁性基板の比抵抗は史に増加するため、本発明
は極めて有効となる。
第１図は浅い準位をつくる不純物を含む／リコ／結晶の
エネルギバンドの侯弐図、第２図は＋ｙ素ドナーを形成
する熱処理を行なった基板の電子濃度の７７ＫＫおける
熱処理温度依存性を示す特性図、第３図は高温熱処理を
経た基板での酸素ドナー濃度の熱処理時間依存性を示す
特性図である。 １・・・アクセプタ、 ２・・・ドナー、 ３・・
・正孔、４・・・浅い酸素ドナー、 ５・・・深い酸
素ドナー。 特許出願人 日本電信電話公社 代 理 人 白 水 常 雄外１名 第 １ 図 −−−−−−−−” ” ” ” 、−□ ’（０） ｔｘ２ − − − − くく−−４ ＋今一本十一本く、１５ −４−４◆◆令◆４＋４４＋÷◆４７１＋＋／１（ｂ） 躬２図 ４５ｏ０Ｃ烈処理晴間（ｈｒｌ 第３図 ４５０ｏＣ悲処理時間（ｈｒｌ
エネルギバンドの侯弐図、第２図は＋ｙ素ドナーを形成
する熱処理を行なった基板の電子濃度の７７ＫＫおける
熱処理温度依存性を示す特性図、第３図は高温熱処理を
経た基板での酸素ドナー濃度の熱処理時間依存性を示す
特性図である。 １・・・アクセプタ、 ２・・・ドナー、 ３・・
・正孔、４・・・浅い酸素ドナー、 ５・・・深い酸
素ドナー。 特許出願人 日本電信電話公社 代 理 人 白 水 常 雄外１名 第 １ 図 −−−−−−−−” ” ” ” 、−□ ’（０） ｔｘ２ − − − − くく−−４ ＋今一本十一本く、１５ −４−４◆◆令◆４＋４４＋÷◆４７１＋＋／１（ｂ） 躬２図 ４５ｏ０Ｃ烈処理晴間（ｈｒｌ 第３図 ４５０ｏＣ悲処理時間（ｈｒｌ
Claims (2)
- （１）酸素ドナー（２つの準位で構成されている）の一
方の浅い準位の濃度をＮＤＩ、他方の深い準位の濃度を
ＮＤ２ 、既存の不純物によるドナー準位の濃度をＮＤ
ｓアクセプタ準位の濃度をＮＡとしたとき、次の関係 ＮＤＩ ＋ ＮＤ２≧ＮＡ −ＮＤ Ｎｏ！＜ ＮＡ −ＮＤ を満たす冷却動作用半絶縁性シリコン基板。 - （２）キャリア濃度よりも大きい酸素濃度を南するＰ型
シリコン基板を用いた素子製造工程における一連の高温
熱処理工程後に、４ｏｏ℃〜５５０℃の温度で熱処理す
ることにより、酸素ドナー（２つの準位で構成されてい
る）の一方の浅い準位の濃度をＮＤＩ ％ 他方の深い
準位の濃度をＮＤ２、既存の不純物によるドナー準位の
ａ＃をＮ ｏ ｓアクセプタ準位の濃度をＮＡとしたと
き、ＮＤＩ ＋ＮＤ２≧ＮＡ −ＮＤ ＮＤ、 ＜ ＮＡ −ＮＤ に示した条件を満たし、／リコン基板を７７に程度以下
の温度で半絶縁性化することを特徴とする冷却動作用半
絶縁性シリコン基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11994982A JPS5911646A (ja) | 1982-07-12 | 1982-07-12 | 冷却動作用半絶縁性シリコン基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11994982A JPS5911646A (ja) | 1982-07-12 | 1982-07-12 | 冷却動作用半絶縁性シリコン基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5911646A true JPS5911646A (ja) | 1984-01-21 |
Family
ID=14774167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11994982A Pending JPS5911646A (ja) | 1982-07-12 | 1982-07-12 | 冷却動作用半絶縁性シリコン基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5911646A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01119626A (ja) * | 1987-11-04 | 1989-05-11 | Mitsubishi Heavy Ind Ltd | フエライト系耐熱鋼製溶接鋼管の製造方法 |
-
1982
- 1982-07-12 JP JP11994982A patent/JPS5911646A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01119626A (ja) * | 1987-11-04 | 1989-05-11 | Mitsubishi Heavy Ind Ltd | フエライト系耐熱鋼製溶接鋼管の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20040007256A (ko) | 실리콘 기판 상에 Ｓｉ₁-ｘＧｅｘ 막을 제조하는 방법 | |
| JP2002524852A (ja) | 理想的な酸素析出シリコンウエハの製造方法 | |
| Cullis et al. | Correlation of the structure and electrical properties of ion‐implanted and laser‐annealed silicon | |
| US4597804A (en) | Methods of forming denuded zone in wafer by intrinsic gettering and forming bipolar transistor therein | |
| JPH03133182A (ja) | 半導体基板及びその製造方法 | |
| US3226269A (en) | Monocrystalline elongate polyhedral semiconductor material | |
| US3796597A (en) | Method of producing semiconducting monocrystalline silicon on spinel substrates | |
| JPH09199416A (ja) | 半導体基板とその製造方法 | |
| US4693758A (en) | Method of making devices in silicon, on insulator regrown by laser beam | |
| JP2713310B2 (ja) | 高強度シリコンウェハの製造方法 | |
| EP0060676B1 (en) | A method for the production of a semiconductor device comprising annealing a silicon wafer | |
| US3994755A (en) | Liquid phase epitaxial process for growing semi-insulating GaAs layers | |
| JPS5911646A (ja) | 冷却動作用半絶縁性シリコン基板およびその製造方法 | |
| KR100774070B1 (ko) | 실리콘 에피텍셜 웨이퍼의 제조방법 | |
| US4028147A (en) | Liquid phase epitaxial process for growing semi-insulating GaAs layers | |
| Dornberger et al. | Silicon crystals for future requirements of 300 mm wafers | |
| JP2779556B2 (ja) | エピタキシャル基板およびその製造方法 | |
| JP2505222B2 (ja) | 半絶縁体ＧａＡｓ基板の製造方法 | |
| US4032950A (en) | Liquid phase epitaxial process for growing semi-insulating gaas layers | |
| JPH0474320B2 (ja) | ||
| US3217378A (en) | Method of producing an electronic semiconductor device | |
| JP2576131B2 (ja) | 化合物半導体結晶の処理方法 | |
| JPS63198334A (ja) | 半導体シリコンウエ−ハの製造方法 | |
| JPS63116420A (ja) | 半導体基板 | |
| KR100329776B1 (ko) | 실리콘웨이퍼의표면결함제거를위한반도체소자제조방법 |