JPS59106873A - 半導体スイツチング素子の駆動制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、ゲートターンオフサイリスタやパワートラン
ジスタなどのような自己消弧型の半導体スイッチング素
子の駆動制御装置に関するものである。

一般に、半導体スイッチング素子はチョッパやイ／バー
タのような電力制御装置に広く用いられている。このよ
うな半導体スイッチング素子のうち、ゲートターンオフ
サイリスタやパワートランジスタのような自己消弧型ス
イッチング素子は電力制御装置の制御素子として種々の
点で有用なものである。

しかるに、ゲートターンオアサイリスタやパワートラン
ジスタを安全に動作させるためには多くの課題が残され
ている。すなわち、ゲートターンオフサイリスタもしく
はパワートランジスタを安全に動作させるためには、必
要かつ十分な波高値を持つゲートもしくはベース信号を
制御端子に供給しなければならない。

ところがこれらの素子を使用した装置の起動、停止およ
び瞬停時（瞬間的な停電）等においてはゲートもしくは
ベース駆動回路の電源電圧が所定の確立した値よりも低
い値になる期間が存在する。

こうした状態でゲートもしくはベースに信号が印加され
ると、スイッチング過渡期間、特にパワートランジスタ
では定常オン期間を含む電力損失が増大し、極端な場合
にはこれらの素子の破壊につながることがあった。

本発明は、上記の問題点を解決したもので、その目的と
するところは、半導体スイッチング素子の制御電極にオ
ン、オフ信号を供給する駆動制御装置の電源電圧を検出
し、しかもこの付近で発生する動作不安定な領域の影響
を除去するための安定化回路を設け、前記駆動制御回路
の動作を制御することにより、半導体スイッチング素子
を安全に動作させることができるようにした駆動制御装
置を提供することにある。

以下に本発明の実施例に係る半導体スイッチング素子の
駆動制御装置を第１図ないし第３図によっで説明する。

第１図は、半導体スイッチング素子として、ゲートター
ンオフサイリスタ（以下、ＧＴＯと称する。）に適用し
た駆動制御装置の実施例を示し、１０はＧＴＯである。

２０は駆動制御装置の電源回路、３０は、ＧＴＯＩＯの
ゲートに供給する信号をオン、オフするゲート駆動回路
である。このゲート駆動回路３０を制御するために、ゲ
ートトリガ信号入力回路４０、最小オンタイム設定回路
５０およびゲート信号出力回路６０が設けられている。

特に、本発明においては、ＧＴＯＩＯを用いた電力制御
装置（図示せず）の起動、停止および瞬停時などに素子
を安全に動作させるために、ゲート駆動回路３０の電源
電圧、すなわち、駆動制御装置の電源回路２０の電圧が
所定の基準電圧より高いかまたは低いかを検出するため
の電源電圧検出回路７０と、この電源電圧検出回路７０
の検出信号を論理演算する論理回路８０とが設けられて
いる。さらに詳しくは、制御電源回路２０は、１次巻線
２１ａ、２次巻線２１ｂおよび２１ｃを有する電源トラ
ンス２１、整流器２２ａおよび２２ｂ、平滑コンデンサ
２３ａおよび２３ｂ、および定電圧回路２４を有し、そ
れぞれ図示のように接続されている。

ゲート駆動回路３０は、第１の電界効果トランジスタ３
１、第２の電界効果トランジスタ３２および第３の電界
効果トランジスタ３３を有し、前記トランジスタ３１の
ソース・ゲート間に、抵抗３４．３５およびゼナーダイ
オード３６が接続され、かつ駆動制御装置の電源回路２
０に図示Ｃのように接続されている。トランジスタ３１
のドレインはＧＴＯ１０のゲートに、またそのゲートは
抵抗３７を介してトランジスタ３２のドレインに接続さ
れている。

前記トランジスタ３２のゲートは、ゲート信号出力回路
６０へ、そのソースは整流器２２ｂの負極へそれぞれ接
続されている。トランジスタ３３のドレインは、ＧＴＯ
ＩＯのゲートに、そのゲートはゲート信号出力回路６０
へ接続されている。

ゲート信号入力回路４０は、ホトカプラ４１とトランジ
スタ４２および第１のシーミツトトリガ回路４３を有す
る。

ホトカプラ４１０発光ダイオード４１ａＫ＋！、ダイオ
ード４４が逆並列に接続されるとともに抵抗４５ｂが並
列接続されており、これらをま抵抗４５ａを介して入力
端子４６ａと４６ｂ間に接続されている。

ホトカプラ４１におけるホトダイオ−）”４１ｂのアノ
ード側は、トランジスタ４２０ベースに接続され、また
トランジスタ４２のコレクタ側（家、抵抗４５ｃを介し
てホトダイオード４１ｂのカソード側に接続され、さら
にこのカソード側をま前言己と同様に定電圧回路２４に
接続されて℃・る。

第１のシュミットトリガ回路４３０入力端子Ｇまトラン
ジスタ４２のコレクタと抵抗４５ｃの接続点に接続され
ている。電源電圧検出回路７（Ｎよ、電圧検出素子、た
とえばゼナーダイオード７１、トランジスタ７２および
第２のシュミソトド１ツガ回路７３を有し、ゼナーダイ
オード７１（ま、抵抗７４ａ、７４．ｂを介して制御電
源回路２０のコンデンサ２３ｂに並列接続されている。

トランジスタ７２は、抵抗７４ｃを介して電源回路２ｏ
の定電圧回路２４とコンデンサ２３ｂに接続されている
。

第２のシュミットトリガ回路７３０入カ端子は、トラン
ジスタ７２のコレクタに接続されている。

論理演算回路８ｏは、演算素子、たとえば、アンド回路
８１を有し、このアンド回路８１の一方の入力端子は、
ゲートトリガ信号入力回路４ｏの第１シーミツトトリガ
回路４３の出力端子に接続されている。

アンド回路８１の他方の端子は、電源電圧検出回路７０
の第２のシュミットトリガ回路７３の出力端子に安定化
回路７０１を介して接続されている。

この安定化回路７０１ば、第１反転増幅器７５、抵抗７
７および第２反転増幅器７６が直列接続され、さらに第
１反転増幅器７５と抵抗７７との接続両端間釦コンデン
サ７８が並列接続されて構成されている。最少オンタイ
ム設定回路５ｏは、オア回路５１、マルチパイプレーク
５２およびオア回路５３によって構成されている。

オア回路５１の一方の入力端子は、アンド回路８１に接
続され、他方の入力端子は、マルチバイブレータ５２に
接続されるとともに電源回路２０の定電圧回路２４に接
続されている。

オア回路５３の一方の入力端子は、マルチバイブレータ
５２の出力端子に接続され、他方の入力端子は、アンド
回路８１の出力端子に接続されている。ゲート信号出力
回路６０は、増幅器６１と反転増幅器６２、抵抗６３お
よび６４を有し、増幅器６１と反転増幅器６２０入力端
子は、オア回路５３の出力端子に接続されている。

また、増幅器６１の出力端子は、ゲート駆動回路３０の
トランジスタ３２のゲ−１・に接続され、反転増幅器６
２の出力端子は、電界効果トランジスタ３３のゲートに
接続されている。

上記構成のゲート駆動制御装置において、制御電源回路
２０の直流出力電圧は、コンデンサ２３ａと２３ｂによ
って平滑され、定電圧回路２４によって定電圧が作られ
る。

次のこの装置の動作を説明する。駆動制御装置の電源回
路２０の電圧が正常のとき、すなわち、第２図（イ）の
Ｖ■で示す電圧が基準電圧ＶＺＯ以上のときに、ゲート
トリガ信号入力回路４００入力端子４６ａと４６ｂ間に
ゲートトリガ信号が供給されたとすると、ホトカプラ４
１０発光ダイオード４１ａが発光し、ホトダイオード４
１ｂを介してトランジスタ４２が導通する。これに伴な
い、第１のシーミツトトリガ回路４３の入力信号は、ロ
ーレベルになり、その出力は、逆にハイレベルになる。

ここで、駆動制御装置電源回路２ｏのコンデンサ２３ｂ
の端子電圧Ｖ■はゼナーダイオード７１の降伏電圧ｖｚ
Ｄで規定される基準電圧ｖ２Ｄ以上である】 から、このゼナーダイオード７１、抵抗７４ａおよび７
４ｂからなる回路に電流が流れており、抵抗７４ｂの両
端に電位差が発生してトランジスタ７２がターンオンし
ている。

これにより、トランジスタ７２のコレクタ電位は、はぼ
零に近い値になる（第２図（ハ））。この信号を第２の
シュミノ）　トＩＪガ回路７３に入力し、トランジスタ
７２のオン・オフ状態を明確に弁別させる。したがって
、ここではトランジスタ７２はオンしているから、第２
図（／ツに示すｖＯはローレベルであり、第２のシュミ
ットトリガ回路７３の出力はハイレベルになっている（
第２図に））。

ところが第１図中の０点（０点）の電位は、検出基準電
圧付近に第２図（イ）の工および■で示す動作不安定領
域が実際には存在する。この領域は、はぼ１００　ｍＶ
程度であるが、電源電圧の上昇若しくは下降速度が遅い
ため、上記の動作不安定領域は無視することができない
ものである。

しかるに、上記の動作不安定領域において、チャツタリ
ング現象が発生し、このままの信号を後続の回路に送る
と、対応する素子の誤動作が発生し、最悪の場合には、
スイッチング素子１０を破壊させるおそれがある。

そこで、本発明では、前記のようにシュミットトリガ回
路７３の直後に反転増幅器７５、抵抗７７および反転増
幅器７６を直列接続し、また、反転増幅器７５と抵抗７
７とを接続した両端子間に並列コンデンサ７８を接続し
、前記のチャックリング現象が後続の回路に送られる以
前に消去されるようにし、最終的にスイッチング素子１
０を安全に動作させるようにしたものである。すなわち
、第２図（イ）のＩ、ＩＩで示す領域において、同図に
）。

（ホ）に示すように第１図の０点および反転増幅器７５
の反転出力０点でチャタリング現象が生じている。

この時、反転増幅器７５と抵抗７７とを接続した両端間
には、コンデンサ７８が並列接続されているので、同図
（へ）に示すようにコンデンサ７８が放電を開始する。

この放電電流は、コンデンサ７８の陽極側から抵抗７７
、第１反転増幅器７５、コンデンサ７８の陰極側に至る
放電ループによって放電され、したがって第２反転増幅
器７６にはチャツタリングによる不安定波形は入力され
ず、その反転出力は同図（ト）に示すようになる。なお
、前記第２図（イ）の■で示す領域においてチャックリ
ング現象が生じた場合には、コンデンサ７８の陽極側と
陰極側が反対となる。

上記のようにして安定化された信号をアンド回路８１に
入力し、この信号とホトカプラ４１を介して入力された
ゲートトリガ信号との論理積を取ることによって、・・
イレベルの安定した信号が出力される。

第３図は、上記の安定化回路の他の実施例を示し、この
実施例では、コンデンサ２３ａの両端電圧を検出し、他
を先の実施例と同様に構成したものである。したがって
、先の実施例と同一部分には同一符号を付してその詳し
い説明は省略する。なお、ゼナーダイオード７１のカソ
ード側は、抵抗７９ａの一端と接続され、この抵抗７９
ａの他端は、コンデンサ２３ａの一端Ｃに接続され、こ
の一端Ｃと抵抗７４ａとの間には、トランジスタ７９ｃ
のエミッタ・コレクタが図示のように接続され、このト
ランジスタ７９ｃのペースと前記ゼナーダイオード７１
のカソード側との間には抵抗７９ｂが接続されている。

上記の実施例においても検出基準電圧付近での動作不安
定領域で発生するチャタリング現象をコンデンサ７８の
充放電作用により、安定化させることができ、最終的に
スイッチング素子１０の誤動作を防止することができる
。

上記の安定化゛回路、すなわち、チャツタリング現象の
キャンセル回路を経由した信号とシーミツトトリガ回路
４３からの信号との論理積を取ったアンド回路８１の出
力信号（第２図（男）は、オア回路５１を通してマルチ
バイブレータ５２に入力される。これによりマルチバイ
ブレータ５２が動作し、その出力信号（第２図し））が
オア回路５３の一方の入力端子に、またアンドゲート８
１の出力信号が他方の入力端子にそのまま入力される。

したがって、オア回路５３の出力端子には単安定マルチ
バイブレータ５２の出力信号とアンド回路８１の出力信
号のうちパ兎ス幅の広いいずれか一方のパルスに対応す
る出力信号が出力される（第２図Ｑ→）。これにより、
最少オンタイ゛ムが設定される。

オア回路５３の出力信号は、ゲート信号出力回路６０の
増幅器６１と反転増幅器６２に入力される。したがって
、オア回路５３の出力信号はノーイレベルであるから、
ゲート信号出力回路６０の増幅器６１の出力はノーイレ
ベル、反転増幅器６２の出力は反転増幅されてローレベ
ルになって（・る。

これによりゲート駆動回蕗３０の電界効果トランジスタ
３２がターンオンし、その結果、トランジスタ３１がタ
ーンオンし、ＧＴＯＩＯに４家、オン信号がゲート駆動
回路３０に供給されて−・る期間、電源回路２０からゲ
ートに電力が供給され、このＧＴＯＩＯはオン状態にな
る。

次に、駆動制御装置の電源電圧が、前述した要因によっ
て、基準電圧ｖ２Ｄ１以下の時に、ゲートトリガ信号が
ゲートトリガ信号入力回路に入ったときの動作を説明す
る。駆動制御装置の電源回路２０のコンデンサ２３ｂの
端子電圧が外部要因によって基準電圧以下になると、ゼ
ナーダイオード７１には電流が流れない。このため、ト
ランジスタ７２はオフ状態となり、第２シュミットトリ
ガ回路７３０入力は第２図（ハ）に示すＶ■のようにノ
・イレベルとなる。その結果、アンド回路８１０入力を
よ、第１のシュミットトリガ回路４３０ノ−イレベル信
号と、第２のシュミットトリガ回路７３０安定化回路を
介して得られたローレベル信号を特徴とする特許アンド
回路８−１の出力はローレベルとなる。

したがって、オア回路５１の出力はローレベルとなり、
マルチバイブレータ回路はトリガされず動作しない。オ
ア回路５３は入力がいずれもローレベルのためその出力
はローレベルである。その結果ゲート信号出力回路では
、反転増幅回路６２の出力がハイレベルとなり、トラン
ジスタ３３がオンする。トランジスタ３３がオンすると
、コンデンサ２３ｂの正極から、ＧＴＯＩＯのカンード
→ゲート→トランジスタ３３→コンデンサ２３ｂの負極
の閉回路が形成され、ＧＴＯＩＯのゲートは逆バイアス
されオフ状態を維持する。

以上説明したように、駆動制御装置の電源電圧が基準電
圧Ｖ２Ｄ１以下のときに、ゲートトリガ信号を本装置に
入力しても、ＧＴＯＩＯはターンオンすることはない。

以上により、ＧＴＯＩＯを完全に動作させるのに不十分
な波高値をもったゲートパルスがＧＴＯＩＯのゲートに
印加されることはない。

また、ＧＴＯＩＯを安全に動作させるためにその他の条
件としてそのゲートに負のパルスを印加し、ターンオフ
させようとする時点において、ＧＴＯ１０のスナバコン
デンサ（図示せず）の電圧が十分に低い値まで放電され
ていなげればならない。この条件を満足させようとすれ
ば、スナバコンデンサに蓄積されていた電荷を放電させ
るために必要な最少オンタイムを確保しなければならな
い。

本発明の駆動制御装置には、入力されるトリガ、信号に
対し、この保障をするために最少オンタイム設定回路５
０が組み込まれている。この回路を電源電圧検出回路７
０の後に組み込むことにより第４図に示すようにゲート
トリガ信号Ｓ２が印加されている途中状態で電源電圧Ｓ
１が変化し、基準電圧Ｖ２Ｄ以下の状態からそれ以上の
状態へ、または基準電圧Ｖ２Ｄ以上の状態からこれ以下
の状態に遷移する場合にも、ＧＴＯ１０には最少オンタ
イムが確保されたゲート電力が供給される。したがって
、ＧＴＯＩＯを安全にゲートターンオフさせることがで
きる。

すなわち、第３図に示すように、ゲートトリガ信号が、
電源回路２０の電圧Ｓ１が、基準電圧Ｖ２Ｄ１に対し、
低いときから高い方へ移る期間（図示ｔ。）にまたがる
ときは、アンド回路８１の出力がノ・イレベルに変化し
たときにマルチノ（イブレータ回路５２がセットされ、
時間ｔ。から所定の期間出力Ｓ５がオア回路５３に入力
されろ。

また、電圧Ｓ１が、基準電圧ｖ２Ｄ１に対し、高いとき
から低い方へ移る期間（図示ｔ３）にまたがるときは、
アンド回路８１の出力Ｓ４によってマルチノくイブレー
タ回路５２がセットされ、時間ｔ３から所定の期間、出
力Ｓ５がオア回路５３に入力される。

以上により、電力制御装置の起動、停止もしくは瞬停時
等で駆動制御装置の電源回路２０の電源電圧が変化した
場合にも、ＧＴＯやノくワートランジスタ等の制御電極
へ充分電力が供給され、その結果、主スイツチング素子
が破壊されることはな（・。

上記したように、本発明によれば、駆動制御装置電源回
路の電源電圧を検出し、この検出電圧と対応する主スイ
ツチング素子を安全に駆動するために必要な最小電圧と
を比較し、電源電圧がこの基準電圧に至らない時にはオ
ンゲート信号の伝達を停止するようにし自動的に、対応
する主スイツチング素子をオフ状態にすることができ、
この主スイツチング素子の破壊を効果的に防止できる。

また、電源電圧が基準値以上に回復すれば、自動的に通
常の運転状態となり、リセットする必要がない。さらに
検出基準電圧付近の動作不安定領域で発生するチャタリ
ング現象を第２のシーミツトトリガ回路の後方に設けた
安定化回路により消去し、後続回路に誤動作信号が伝達
されないようにしたので、−そうスイッチング素子の安
全動作が確保される。また電源電圧検出回路の後に最少
オンタイム設定回路を設け、オンタイムを常に、スナバ
回路定数をＧＴＯもしくはパワートランジスタの特性で
決る最少許容オンタイム以上に確保できる等、本発明は
、技術的かつ実用的に優れた効果を有する。

【図面の簡単な説明】

第１図は、本発明の実施例に係る半導体スイッチング素
子の駆動制御装置の電気結線図、第２図は、上記装置の
動作タイミングを示す図、第３図は、本発明の他の実施
例に係る安定化回路を示す図、第４図は、上記装置の最
少オンタイム設定回路の動作タイミングを示す図である
。 １０・・ゲートターンオフザイリスタ、２０・・駆動制
御装置電源回路、 ３０・・ゲート駆動回路、 ４０・・・ゲートトリガ信号入力回路、５０・・・最少
オンタイム設定回路、 ６０・・・ゲート信号出力回路、 ７０・・・電源電圧検出回路、 ７０１・・・安定化回路、 ８０・・・論理回路 出願代理人　弁理士　菊　池　五　部

Claims (1)

【特許請求の範囲】
1. （１）半導体スイッチング素子をオンオフ動作させる駆
   動回路と、駆動制御装置の電源回路と、トリガ信号を入
   力とし前記半導体スイッチング素子をオンオフ制御する
   ための制御信号を発するトリガ信号入力回路と、前記電
   源回路の電圧があらかじめ設定された前記半導体スイッ
   チング素子をオンさせるための基準電圧以上になったこ
   とを検出して信号を発する電源電圧検出回路と、この電
   源電圧検出回路の検出信号と前記トリガ信号入力回路の
   制御出力信号とを入力条件とし前記電源回路の電圧が基
   準電圧以上であることを弁別する論理回路と、前記電源
   電圧検出回路により検出される検出基準電圧付近で発生
   するチャツタリング現象を後続のゲート駆動回路へ入力
   される以前に消去する安定化回路とを備えたことを特徴
   とする半導体スイッチング素子の駆動制御装置。