JPS59106070A - Wiring crosstalk processing device - Google Patents

Wiring crosstalk processing device

Info

Publication number
JPS59106070A
JPS59106070A JP57216562A JP21656282A JPS59106070A JP S59106070 A JPS59106070 A JP S59106070A JP 57216562 A JP57216562 A JP 57216562A JP 21656282 A JP21656282 A JP 21656282A JP S59106070 A JPS59106070 A JP S59106070A
Authority
JP
Japan
Prior art keywords
wiring
cell
crosstalk
wiring pattern
route
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57216562A
Other languages
Japanese (ja)
Inventor
Naoto Hayashi
直人 林
Yoshinori Nishino
西野 義典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP57216562A priority Critical patent/JPS59106070A/en
Publication of JPS59106070A publication Critical patent/JPS59106070A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing

Abstract

PURPOSE:To make it possible that the operator checks easily the wiring crosstalk position, by recognizing the external form of a cell which is a trouble for a wiring pattern and generating automatically another wiring route. CONSTITUTION:The wiring crosstalk section where wiring patterns run in parallel for an optional length is detected by a check mechanism 9. A cell matrix storage part 8 divides the wiring pattern, shapes of parts, etc. to cell units and stores them. A wiring route generating machine 10 stores the position of a faulty cell and avoids the faulty cell to generate a wiring route. For example, an A-B horizontal wiring pattern 31 and a C-D horizontal wiring pattern 32 make a wiring crosstalk. A faulty cell 33 adjacent to the wiring pattern 31 is a dead cell, and a wiring route 34 is newly generated. Since two, upper and lower routes 34 exist for horizontal wirings 31 and 32, optimum one of them is selected.

Description

【発明の詳細な説明】 本発明は、プリント回路基板の配線設計において、配線
した後に間鴫となる、任意の距離を平行に走る配線パタ
ーン間に生ずる配線クロストークを処理する配線クロス
トーク処理装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides a wiring crosstalk processing device for processing wiring crosstalk that occurs between wiring patterns that run in parallel over an arbitrary distance, and that occurs between wiring patterns that are left behind after wiring, in the wiring design of a printed circuit board. It is related to.

一般に、計算機用プリント回路基板の配線設計において
、隣接するトラックあるいは上下の層間トラックで、一
定距離以上の2本の配線パターンが平行に走ることによ
って生ずる配線クロストークノイズが問題になるこ七が
あった。%に、使用する部品がE CL (F!m1t
ter Coupled Logic )素子であった
り、各ピン間に2〜3本の配線パターンを収納する高督
度プリント配線基板においては無視できない問題となる
ものである。
Generally, in the wiring design of printed circuit boards for computers, wiring crosstalk noise caused by two wiring patterns running parallel to each other at a certain distance or more on adjacent tracks or upper and lower interlayer tracks can become a problem. Ta. %, the parts used are E CL (F!m1t
This is a problem that cannot be ignored in high-performance printed wiring boards that contain terCoupled Logic elements or two or three wiring patterns between each pin.

第1図(a)及び(b)は配線クロストークを説明する
ための図である。第1図(a)は配線パターンの平行区
間が1ケ所の例であり、lはその平行区間長を示す。第
1図(b)は配線パターンの平行区間が2ケ所の例であ
り、11 ” 12はその平行区間長を示している。
FIGS. 1(a) and 1(b) are diagrams for explaining wiring crosstalk. FIG. 1(a) shows an example in which the wiring pattern has one parallel section, and l indicates the length of the parallel section. FIG. 1(b) shows an example in which the wiring pattern has two parallel sections, and 11" and 12 indicate the lengths of the parallel sections.

従来、上記した配線クロストークを修正する装置として
第2図に示すものが知られている。第2図は従来の配線
クロストークの修正装置を示す構成因である。第2図に
おいて、1は装置全体の中心となる計算機の中央演算処
理部(CPU)、2は配線パターンの形状を表示する部
分であるCI(、T(ブラウン管)、3は配線パターン
、部品ビン等の情報を記憶しているオンライン記憶装置
である磁気ディスク、4及び5は配線パターンの編集命
令を入力するタブレット及びスタイラスペンである。
Conventionally, a device shown in FIG. 2 has been known as a device for correcting the above-mentioned wiring crosstalk. FIG. 2 shows the components of a conventional wiring crosstalk correction device. In Figure 2, 1 is the central processing unit (CPU) of the computer that is the center of the entire device, 2 is the CI (CRT), which is the part that displays the shape of the wiring pattern, and 3 is the wiring pattern and the parts bin. 4 and 5 are tablets and stylus pens for inputting wiring pattern editing commands.

次に、上記した配線パターン間に生ずる配線クロストー
クを修正する場合について説明する。通常、人間が机上
において、第2図に示ずC)(、T2の画面上に表示さ
れる配線パターン図形を目で観測しながら、第1図に示
されるような配線クロストーク箇所を発見し、次いで、
第2図に示す構成の配線クロストークを修正する装置を
用いて入手により配線パターンの修正を行なっていた。
Next, a case will be described in which the wiring crosstalk occurring between the wiring patterns described above is corrected. Normally, a person sits on a desk and visually observes the wiring pattern figure displayed on the screen of T2 (not shown in Figure 2), and discovers the wiring crosstalk points as shown in Figure 1. , then
The wiring pattern was corrected by using a device for correcting wiring crosstalk having the configuration shown in FIG. 2.

また、」二記の配線クロストーク細断の発見を、第2図
に示す計算機の中央演算処理部(CPU)1の処理によ
って行なう場合もあったが、この場合には単にレポート
が提示されるのみであり、このレポートを目で見ながら
同様に、第2図に示す配線クロストークを修正する装置
を用いて人手により配線パターンの修正を行なっていた
In addition, there were cases in which the discovery of wiring crosstalk fragmentation described in ``2'' was performed by the processing of the central processing unit (CPU) 1 of the computer shown in Figure 2, but in this case, a report was simply presented. The wiring pattern was manually corrected using the wiring crosstalk correction device shown in FIG. 2 while visually viewing this report.

// 従来の配線クロストークを修正する装置は以上のように
構成されているので、人間が机上において、あるいは計
算機リストにより配線クロストーク箇所を発見するのに
、CRT2の画面上に表示される配線パターン図形を目
で見ながら捜さなければならず、このため配線パターン
の修正もCRT2の画面のグラフィック上の該当部分を
、障害となる配線パターンを意識しながら入手で行なう
ことが必要であったため、配線パターンの設計効率は下
がり、また人手が介入することにより配線パターンの修
正に手間が掛るとともに、誤配線の生木発明は上記のよ
うな従来のものの欠点を除去するためになされたもので
、配線パターンを表示する部分と、この部分において指
定された範囲にある配線パターンが任意の距離を平行に
走っている区間を検出する部分と、この検出された区間
の一力の配線パターンに対して障害となるセルの外形を
認識することにより、別の配線経路を発生する部分とか
ら成り、自動的にCRTの画面上に表示される配線クロ
ストーク箇所を発見、表示してこれをオペレータに知ら
せることができ、かつ自動的に一方の配線パターンの別
の配線経路を発生させることができ、これにより電気的
腸性の向上を計った配線パターンの設計効率の良い配線
クロス!・−り処理@置を提供するこ♂を目的としてい
以下、本発明の一実施例を図について説明する。
// Conventional devices for correcting wiring crosstalk are configured as described above, so when a person discovers wiring crosstalk points on a desk or using a computer list, the wiring displayed on the CRT2 screen can be It was necessary to visually search for the pattern figure, and for this reason, it was necessary to correct the wiring pattern by obtaining the relevant part on the graphic on the CRT2 screen while being aware of the wiring pattern that was causing the problem. The design efficiency of the wiring pattern is reduced, and it takes time and effort to correct the wiring pattern due to manual intervention. A part that displays the wiring pattern, a part that detects the section where the wiring pattern within the specified range runs in parallel over an arbitrary distance, and a part that displays the wiring pattern of the single force in this detected section. By recognizing the external shape of the cell that is causing the problem, the system automatically discovers and displays wiring crosstalk points on the CRT screen, including parts that generate another wiring route, and notifies the operator of this. It is possible to automatically generate a different wiring route for one wiring pattern, thereby designing a wiring pattern that improves electrical performance.Efficient wiring cross!・An embodiment of the present invention will be described below with reference to the drawings, with the aim of providing a simple and easy-to-understand process.

第3図は本発明の一実施例である配線クロストーク処理
装置を示す構成図で、第2図と同一部分には同一符号を
用いて表示してあり、その詳細な説明は省略する。第3
図において、6は命令データを入力するコンソール、7
は中央演算処理部(CPU)1と本発明の装置の後記す
る各部分との仲立ちをするインクフェイスである。8は
セルマトリックス記憶部であり、配線パターン及び部品
形状等をセル単位に分割して記憶している。9は配線ク
ロストークチェック機構であり、セルマトリックス記憶
部8に格納されている配線パターン情報から配線クロス
トーク箇所を発見する部分である。10は配線経路発生
機構であり、新しい配線経路を発生する租5分である。
FIG. 3 is a block diagram showing a wiring crosstalk processing device according to an embodiment of the present invention. The same parts as in FIG. 2 are designated by the same reference numerals, and detailed explanation thereof will be omitted. Third
In the figure, 6 is a console for inputting command data; 7 is a console for inputting command data;
is an ink face that acts as an intermediary between the central processing unit (CPU) 1 and various parts of the apparatus of the present invention to be described later. Reference numeral 8 denotes a cell matrix storage section, which stores wiring patterns, component shapes, etc., divided into cells. Reference numeral 9 denotes a wiring crosstalk check mechanism, which detects wiring crosstalk points from the wiring pattern information stored in the cell matrix storage section 8. 10 is a wiring route generation mechanism, which generates a new wiring route.

ここで、上記セル7) IJラックス憶部8の基本構成
をなすセルマトリックス構造につき、第4図を用いて説
明する。第4図は第3図の配線クロストーク処理装置に
適用されるプリント回路基板のセル7) IJラックス
造を示す図である。第4図に示されるセルマトリックス
構造とは、プリント回路基板を水平並びに垂直力向の最
小実装単位(水平トラック並びに垂直トラック〕で分割
した場合に、水平トラックと垂直トラックとによって仕
切られた矩形領域(セル)をもって表わしたものであり
、各セルごとにさまざまな情報を記憶させるごとができ
るように構成される。第4図におG)で、11はセル、
12は配線パターン、13は部品孔又は中継孔、14.
15はそれぞれ水平並びに垂直トラックであり、点線に
て示しである。
Here, the cell matrix structure forming the basic structure of the cell 7) IJ rack storage unit 8 will be explained using FIG. 4. FIG. 4 is a diagram showing the cell 7) IJ Lux structure of the printed circuit board applied to the wiring crosstalk processing device of FIG. 3. The cell matrix structure shown in Fig. 4 is a rectangular area partitioned by horizontal tracks and vertical tracks when a printed circuit board is divided into minimum mounting units (horizontal tracks and vertical tracks) in horizontal and vertical force directions. (G) in Fig. 4, 11 is a cell,
12 is a wiring pattern; 13 is a component hole or relay hole; 14.
15 are horizontal and vertical tracks, respectively, which are indicated by dotted lines.

上記した本発明の装置では、CRT2などのグラフィッ
クディスプレイを用いて常に「マン−マシン会話型」形
式の修正システムを取ることにより、その演算速度や処
理能率の向上を計っている〇そして、配線パターンが任
意の距離を平行に走る区間を検出する場合、及び別の配
線経路を発生する場合に、その検索範囲はCRT2の画
面上に表示される範囲内にあり、常にプリント回路基板
全体を検索する必要がないので、演算速度が知かくて済
むという特長を有している。
In the device of the present invention described above, the calculation speed and processing efficiency are improved by always using a "man-machine interactive" type correction system using a graphic display such as a CRT 2. Also, the wiring pattern When detecting a section running in parallel over an arbitrary distance, or when generating another wiring route, the search range is within the range displayed on the CRT2 screen, and the entire printed circuit board is always searched. Since it is not necessary, it has the advantage that the calculation speed does not need to be high.

千発券赤會寺 次に、上記第3図に示す本発明の一実施例である配線ク
ロストーク処理装置の動作について説明する。配線パタ
ーンが任意の距離を平行に走る配線クロストーク区間は
、配線クロストークチェック機構9によって検出される
。その動作態様を第5図を用いて述べる。第5図は第3
図の配線クロストーク処理装置における配線クロストー
クチェック機構の動作を説明するための図である。第5
図にはCRT2の画面上に表示される指定された範囲部
分が示されており、同図中21.22は互いに隣り合う
水平トラック、23.24はそれぞれ各水平トラック2
1.22上に存在する水平配線パターンである。今、水
平トラック21に注目した時、この水平トラック21上
の水平配線パターンを左から順番に検索してゆき、例え
ばA−B水平配線パターン23を検索したとする。水平
トラック21に対して常にその1つ下の瞬接する水平ト
ラック22に対して、その水平トラック22上の水平配
線パターンを左から順次に検索してゆき、水平配線パタ
ーンの両端座標からA−B水平配線パターン23と平行
に走っている水平配線パターンがあるかどうか8調べる
。もしあった時、(ここでは、第5図中のC−D水平配
線パターン24とする)その平行区間長lを計算する。
Next, the operation of the wiring crosstalk processing device, which is an embodiment of the present invention shown in FIG. 3, will be explained. A wiring crosstalk section in which wiring patterns run in parallel over an arbitrary distance is detected by the wiring crosstalk check mechanism 9. Its operation mode will be described using FIG. Figure 5 is the third
FIG. 3 is a diagram for explaining the operation of a wiring crosstalk check mechanism in the wiring crosstalk processing device shown in the figure. Fifth
The figure shows the specified range displayed on the screen of the CRT 2, in which 21 and 22 are horizontal tracks that are adjacent to each other, and 23 and 24 are each horizontal track 2.
This is a horizontal wiring pattern existing on 1.22. Now, when attention is paid to the horizontal track 21, it is assumed that the horizontal wiring patterns on the horizontal track 21 are searched in order from the left, and for example, the A-B horizontal wiring pattern 23 is searched. The horizontal wiring pattern on the horizontal track 22 is searched sequentially from the left for the horizontal track 22 that is always in momentary contact with the horizontal track 21 one level below, and A-B is searched from the coordinates of both ends of the horizontal wiring pattern. It is checked 8 whether there is a horizontal wiring pattern running parallel to the horizontal wiring pattern 23. If there is, the length l of the parallel section (here, it is assumed to be the CD horizontal wiring pattern 24 in FIG. 5) is calculated.

このlの値が、第3図に示すコンソール6より入力され
たデータの値(平行区間長の最大容量値〕を超えている
場合lζは、その情報を出力する。この出力情報は、中
央演算処理部(CPU)1を介してCRT2の画面上の
該当する部分に表示され、視覚的にオペレータに伝えら
れる。
If the value of l exceeds the value of the data input from the console 6 shown in Fig. 3 (the maximum capacity value of the parallel section length), lζ outputs that information.This output information is The information is displayed on the corresponding part of the screen of the CRT 2 via the processing unit (CPU) 1, and visually communicated to the operator.

一般に、セルを用いて配線経路を探索する場合に、その
セルに物理的なピンのある場合は云うまでもなく、既に
配線経路を割り尚てられたセルも障害物とみなして、そ
のセルを利用することはできないのが普通である。とこ
ろが、本発明の装置における配線経路発生機構10によ
る手法では、配線経路を発生するのに障害となるセルを
回赴する方法上して、障害セルの位置を記憶することに
より配線経路を発生するようにしたことを特長としてい
る。この、ように、本。発明の装置での上記手法を用い
たセル単位の探索は、配線可能な配線経路があれは必す
それを発見することができるという特長があるため、配
線パターンの設計に対して最後に用いる手段として適し
ており、才た探索領域はCRT2の画面上に表示される
指定された範囲としているので、処理速度も速(するこ
とが可能々なる。ここで、上記手法のアルゴリズムを示
すき、下記の通りきなる。
Generally, when searching for a wiring route using a cell, it goes without saying that if the cell has a physical pin, cells that have already been reassigned to the wiring route are considered obstacles, and the cell is searched for. It is usually not possible to use it. However, in the method using the wiring route generation mechanism 10 in the device of the present invention, in addition to the method of relocating cells that are an obstacle to generating a wiring route, the wiring route is generated by storing the position of the faulty cell. It is characterized by the following. This, like, books. The cell-by-cell search using the above-mentioned method in the device of the invention has the advantage of being able to discover any possible wiring route, so it is the last method used for designing a wiring pattern. Since the search area is a specified range displayed on the screen of the CRT2, the processing speed is also fast.Here, to show the algorithm of the above method, the following It's so loud.

(11プリント回路基板をセルマトリックス構造に分割
する。
(11 Divide the printed circuit board into cell matrix structures.

(2)配線クロストークを成す配線パターンに隣接する
障害セル〔以後、死セル(I)ead Ce1l )と
云って障害セルと区別する〕を見付ける。
(2) Find a faulty cell [hereinafter referred to as a dead cell (I) ead Ce11] to distinguish it from a faulty cell] adjacent to a wiring pattern that causes wiring crosstalk.

(3)この死セルを取り囲んだ使用可能なセルが新しい
配線経路である。
(3) The usable cells surrounding this dead cell are the new wiring route.

実際に、上記した死セルになるものは、配縁クロストー
クパターンの楓するセルに瞬接する障害セル、及びこれ
らの障害セルに隣接するすべての障害セルである。この
態様は、第6図に明示されている。第6図は第3図の配
線クロストーク処理装置における配線経路発生機構の動
作を説明するための図である。第6図において、A−H
水平配線パターン31とC−D水平配線パターン32が
配線クロストークを成しているものとする。図中で斜線
の部分33が死セルであり、また太線で示す配線経路の
34が新しく発生した別の配線経路の−例を示している
。ただし、第6図からも明らかなように、上記した別の
配線経路34は、配線々ロストークを成す上部のA−B
水平配線ノ々ターン31について上下2種類、下部のC
−D水平配線パターン32について上下2 a類存在す
るので、そのうちで最適なものを1つ選択する。また、
ここで云う隣接するセルとは、第7図に示すようlこ周
囲の7つのセルである。
In fact, the dead cells mentioned above are the faulty cells that are in momentary contact with the mapped cells of the wiring crosstalk pattern, and all the faulty cells adjacent to these faulty cells. This aspect is clearly illustrated in FIG. FIG. 6 is a diagram for explaining the operation of the wiring route generation mechanism in the wiring crosstalk processing device of FIG. 3. In Figure 6, A-H
It is assumed that the horizontal wiring pattern 31 and the CD horizontal wiring pattern 32 form wiring crosstalk. In the figure, a hatched area 33 is a dead cell, and a wiring route 34 indicated by a bold line is an example of another newly generated wiring route. However, as is clear from FIG.
2 types of horizontal wiring no-no-turn 31, upper and lower, lower C
-D Regarding the horizontal wiring pattern 32, there are upper and lower types 2a, so the optimal one is selected from among them. Also,
The adjacent cells referred to here are the seven surrounding cells as shown in FIG.

1時 なお、上記実施例ではCRT2の画Inj上の指定され
た範囲部分においての配線クロストークの発見、及び別
の配線経路の発生を示したが、こイを以外に、まずプリ
ント回路基板全体で配線クロストーク部分を発見してこ
れをセルマトリックス記憶部8内にマークして置き、C
RT2の画面上番ζ11−次発見した配線クロストーク
を表示し、配線経路発生機構10を用いて別の配線経路
を発生させることもできる。
1. In the above example, wiring crosstalk was discovered in a specified range on the image Inj of the CRT 2, and the occurrence of another wiring route was shown. Find the wiring crosstalk part with C, mark it in the cell matrix storage section 8, and
It is also possible to display the discovered wiring crosstalk at the top number ζ11 on the screen of RT2 and generate another wiring route using the wiring route generation mechanism 10.

また、上記実施例以外の他の実施例として、配線経路発
生機kloにより別の配線経路を発生させる場合、障害
となるセルをCRT 2の画面上に表示して、入間によ
る上配別の配線経路を発見する際の手助けとすることが
可能である。すなわち、配線クロストークチェック機構
9による配線クロストークチェックは、通常、配線パタ
ーンの設計の最後に行なうので、数多くある障害セルを
表示することにより、反対に残りのスペースが浮かび上
り、人間に対する人手による負担を軽減させることがで
きる。
In addition, as another embodiment other than the above embodiment, when another wiring route is generated by the wiring route generator klo, the cell that becomes the obstacle is displayed on the screen of the CRT 2, and the upper distribution wiring by Iruma is displayed. It can be used as an aid in finding routes. In other words, the wiring crosstalk check by the wiring crosstalk check mechanism 9 is normally performed at the end of wiring pattern design, so by displaying a large number of faulty cells, the remaining space becomes visible, and human intervention is reduced. The burden can be reduced.

幸〔発明の効果コ 以上のように、本発明に係る配線クロストーク処理装置
によれば、配線パターンを表示する部分において、指定
された範囲にある配線パターンが任意の距離を平行に走
っている区間を自動的に検出し、この検出された区間の
一力の配線パターンに対して障害となるセルの外形を認
識することにより、別の配線経路を自動的に発生するこ
とができるように構成したので、配線クロストーク箇所
の位置を入間が一目で容易にチェックでき、これにより
入手介入による配線パターンの修正作業を大幅に軽減で
きるようになし、配線パターンの設計効皐及び信頼性を
著しく向上させ得るという優れた効果を奏するものであ
る。
[Effects of the Invention] As described above, according to the wiring crosstalk processing device according to the present invention, in the area where wiring patterns are displayed, wiring patterns within a specified range run in parallel over an arbitrary distance. The system is configured to automatically detect sections and automatically generate another wiring route by recognizing the outline of cells that are an obstacle to the main wiring pattern in the detected section. As a result, Iruma can easily check the location of wiring crosstalk points at a glance, which greatly reduces the work required to correct wiring patterns through acquisition intervention, and significantly improves the design effectiveness and reliability of wiring patterns. This has the excellent effect of making it possible to

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(a)及び(blは配線クロストークを説明する
ための図、第2図は従来の配線クロストークの修正装置
を示す構成図、第3図は本発明の一実施例である配線ク
ロストーク処理装置を示す構成図、第4図は第3図の配
線クロストーク処理装置に適用されるプリント回路基板
のセルマトリックス構造を示す図、第5図は第3図の配
線クロストーク処理装置における配線クロストークチェ
ック機構の動作をi説明するための図、第6図は第3図
の配線クロストーク処理装置における配線経路発生機構
の動作を説明するための図、第7図は第3図の配線クロ
ストーク処理装懺に適用される任意のセルに隣接するセ
ルの範囲を示す図である。 1・・・・・・・・・中央演算処理部(CPU)、2・
・・・・・・・CRT。 3・・・・・・・・・磁気ティスフ、4・・・・・・・
・・タブレット、5・・・・・・・・スタイラスペン、
6・・・・・・・・・コンソール、7・・・・・・・・
・インタフェイス、8−・・・・セルマトリックス記憶
部、99.1.・・・・・配線クロストークチェック機
構、10・・−・・・・・配線経路発生機構、11・・
・・・・・・・セル、12・・・・・・・・・配線ノ々
ターン、13・・・・・・・・・部品孔又は中継孔、1
4,21゜22・・・・−・・・・水平トラック、15
・・・・・・・・・垂直トラ゛ンク、23.24,31
.32・・・・・・・・・水平配線ノ々ターン、33・
・・・・・・・・死セル(Dead Ce1l ) 、
34・・・・・・・・・新しく発生した別の配線経路の
一例。 なお、図中、同一符号は同一、又は相当部分を示す。 代理人 葛野信− 第5図 第7図
Figures 1 (a) and (bl) are diagrams for explaining wiring crosstalk, Figure 2 is a configuration diagram showing a conventional wiring crosstalk correction device, and Figure 3 is a wiring diagram that is an embodiment of the present invention. A block diagram showing the crosstalk processing device; FIG. 4 is a diagram showing the cell matrix structure of a printed circuit board applied to the wiring crosstalk processing device shown in FIG. 3; FIG. 5 is a diagram showing the wiring crosstalk processing device shown in FIG. 3. 6 is a diagram for explaining the operation of the wiring route generation mechanism in the wiring crosstalk processing device of FIG. 3, and FIG. 7 is a diagram for explaining the operation of the wiring route generation mechanism in the wiring crosstalk processing device of FIG. 1 is a diagram showing a range of cells adjacent to an arbitrary cell applied to the wiring crosstalk processing system of 1. Central processing unit (CPU); 2.
・・・・・・CRT. 3... Magnetic Tisf, 4...
...Tablet, 5... Stylus pen,
6・・・・・・・・・Console, 7・・・・・・・・・
- Interface, 8-...Cell matrix storage section, 99.1. ...Wiring crosstalk check mechanism, 10...Wiring route generation mechanism, 11...
......Cell, 12...Wiring no-turn, 13...Parts hole or relay hole, 1
4,21゜22...--Horizontal track, 15
・・・・・・・・・Vertical trunk, 23.24,31
.. 32......Horizontal wiring turns, 33.
...Dead Cell (Dead Ce1l),
34...An example of another newly generated wiring route. In addition, in the figures, the same reference numerals indicate the same or equivalent parts. Agent Makoto Kuzuno - Figure 5 Figure 7

Claims (1)

【特許請求の範囲】[Claims] 配線パターンを表示する部分と、該部分において指定さ
れた範囲にある配線パターンが任意の距離を平行に走っ
ている区間を検出する部分と、この検出された区間の一
方の配線パターンに対して障害となるセルの外形を認識
することにより、別の配線経路を発生する部分とから成
り、配線パターンが前記平行に走っている区間に生ずる
配線クロストークの区間を自動的に検出し、前記別の配
線経路を自動的に発生させることを特徴きする配線クロ
ストーク処理装置。
A part that displays wiring patterns, a part that detects sections where wiring patterns within a specified range run parallel to each other over an arbitrary distance, and a section that detects faults with wiring patterns on one of the detected sections. By recognizing the outer shape of the cell, it is possible to automatically detect the section of wiring crosstalk that occurs in the section where the wiring pattern runs parallel to the section where another wiring route is generated, and A wiring crosstalk processing device characterized by automatically generating a wiring route.
JP57216562A 1982-12-10 1982-12-10 Wiring crosstalk processing device Pending JPS59106070A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57216562A JPS59106070A (en) 1982-12-10 1982-12-10 Wiring crosstalk processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57216562A JPS59106070A (en) 1982-12-10 1982-12-10 Wiring crosstalk processing device

Publications (1)

Publication Number Publication Date
JPS59106070A true JPS59106070A (en) 1984-06-19

Family

ID=16690368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57216562A Pending JPS59106070A (en) 1982-12-10 1982-12-10 Wiring crosstalk processing device

Country Status (1)

Country Link
JP (1) JPS59106070A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855929A (en) * 1986-10-09 1989-08-08 Nec Corporation Routing method for use in wiring design
JPH03106054A (en) * 1989-09-20 1991-05-02 Hitachi Ltd Layout design assisiting device
CN117641744A (en) * 2024-01-24 2024-03-01 苏州元脑智能科技有限公司 PCB wiring crosstalk distance determining method and device, electronic equipment and medium
CN117641744B (en) * 2024-01-24 2024-04-26 苏州元脑智能科技有限公司 PCB wiring crosstalk distance determining method and device, electronic equipment and medium

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855929A (en) * 1986-10-09 1989-08-08 Nec Corporation Routing method for use in wiring design
JPH03106054A (en) * 1989-09-20 1991-05-02 Hitachi Ltd Layout design assisiting device
CN117641744A (en) * 2024-01-24 2024-03-01 苏州元脑智能科技有限公司 PCB wiring crosstalk distance determining method and device, electronic equipment and medium
CN117641744B (en) * 2024-01-24 2024-04-26 苏州元脑智能科技有限公司 PCB wiring crosstalk distance determining method and device, electronic equipment and medium

Similar Documents

Publication Publication Date Title
TW595063B (en) System display apparatus and storing medium
US8347253B2 (en) Designing supply wirings in semiconductor integrated circuit by detecting power supply wiring of specific wiring layer in projection area
CN101825987A (en) Chart display control unit and program
JP5731837B2 (en) Design support apparatus and information processing method thereof
JPS59106070A (en) Wiring crosstalk processing device
JP6233034B2 (en) Substrate analysis program, information processing apparatus, and substrate analysis method
CN107229444A (en) The asynchronous double aobvious double touch control methods and device of double LVDS screens
JPS63213076A (en) Back-up method for design of printed circuit board
JPH0253824B2 (en)
JPH0896001A (en) Flowchart editing device
JP2898977B2 (en) How to arrange windows
JPH044471A (en) Parts position deciding device
JP3179894B2 (en) Wiring path automatic design equipment
CN114299856A (en) Correction coefficient processing method and device for LED display screen
JPH0424722B2 (en)
JPH028966A (en) Partial image displaying and processing method
JPS59111073A (en) Digital radar video generator
JPH04361375A (en) Method for forming bundled wiring
JPS59176866A (en) Automatic wiring method of printed board
JP2011118659A5 (en)
JP2003180033A (en) Method of drawing underground circuit connection diagram
JPH02287769A (en) Cad device
JPS60196880A (en) Control method of drawn data arithmetic circuit
JPS59161769A (en) Automatic correction system of wiring pattern of printed board
JPH0740278B2 (en) Logic circuit drawing generator