JPS59105116A - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JPS59105116A JPS59105116A JP21528482A JP21528482A JPS59105116A JP S59105116 A JPS59105116 A JP S59105116A JP 21528482 A JP21528482 A JP 21528482A JP 21528482 A JP21528482 A JP 21528482A JP S59105116 A JPS59105116 A JP S59105116A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- channel
- threshold
- threshold voltage
- mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本元明はＭＯ８集４責Ｎｌ１者における定′市流回路に
関する。
関する。
促米のｌφＯＳ果槓回路における矩「Ｌ泥回路ν１」と
しては第１図の回路や第２図の回路が代表的な例として
あけられる。、第１図は特性はあまり期待できないが簡
便な回路としてＭＯＳ果（責回路におけるオペアンプや
コンパレータの９を電流源としてよく用いられる回路で
ある。第１図においてＰチャネルＩｖｌ ＯＳ Ｆ Ｋ
Ｔ ３のβｔβＰＡ、スレッシュホールド亀圧’ｔＶ
ｌｐとし、ＫチャネルＭＯ８Ｆ’ Ｅ Ｔ ４のβ７β
ＩＩＡ、スレッシュホールド電圧ｋ Ｖ４Ｎとし、Ｎチ
ャネルＭ ＯＳ Ｆ Ｅ Ｔ ２のβｒβＮＢ１スレツ
／ユホールド１狂圧ｒ曹ＩＩとする。また′亀諒５の電
圧釦ＶＤＤとし、−Ｖ別］ １Ｉ４１Ｊτ０亀位の恭準
にとる。またＰチ＝ヤネルＭ ＯＳ Ｆ Ｋ Ｔ ３と
ＮチャネルＩ過ＯＳＦ’ ｌ！： Ｔ ４の吸ワ゛シ点
の上位ｆ’ＩＪｈとする。 このときＰチャネルＭ Ｏ
Ｓ Ｆ Ｋ Ｔ ５とＮチャネルＭ ＯＳ ＦＥＴ４に
流！しる―＋ｉｉｆ、が等しいことからが成りノヒち、
ｒ’＋Ｖ ＜と となる。したがって負蘭１に流れるｔｔＩ、υｉｔより
はＮチャネル１φＯＳ Ｂ’ Ｅ Ｔ ２が飼料領域で
鯛１乍する１・艮り工ＩＩ ＝−”βＮＢ（ＶＡ−ＶＴ
Ｎ）”となり。（１０２）式ケ見ると負荷が変動しても
一定値の１Ｌ流を流す定電流回路となっているが、’ｒ
１４＃屯圧ＶＤＤの変動に対する定屯流特１１は悪く、
またスレッシュホールド電圧ｖＴＰは製造上のバラツキ
があるので定亀流旭の製造上の友定烙にも欠けることが
わびる。
しては第１図の回路や第２図の回路が代表的な例として
あけられる。、第１図は特性はあまり期待できないが簡
便な回路としてＭＯＳ果（責回路におけるオペアンプや
コンパレータの９を電流源としてよく用いられる回路で
ある。第１図においてＰチャネルＩｖｌ ＯＳ Ｆ Ｋ
Ｔ ３のβｔβＰＡ、スレッシュホールド亀圧’ｔＶ
ｌｐとし、ＫチャネルＭＯ８Ｆ’ Ｅ Ｔ ４のβ７β
ＩＩＡ、スレッシュホールド電圧ｋ Ｖ４Ｎとし、Ｎチ
ャネルＭ ＯＳ Ｆ Ｅ Ｔ ２のβｒβＮＢ１スレツ
／ユホールド１狂圧ｒ曹ＩＩとする。また′亀諒５の電
圧釦ＶＤＤとし、−Ｖ別］ １Ｉ４１Ｊτ０亀位の恭準
にとる。またＰチ＝ヤネルＭ ＯＳ Ｆ Ｋ Ｔ ３と
ＮチャネルＩ過ＯＳＦ’ ｌ！： Ｔ ４の吸ワ゛シ点
の上位ｆ’ＩＪｈとする。 このときＰチャネルＭ Ｏ
Ｓ Ｆ Ｋ Ｔ ５とＮチャネルＭ ＯＳ ＦＥＴ４に
流！しる―＋ｉｉｆ、が等しいことからが成りノヒち、
ｒ’＋Ｖ ＜と となる。したがって負蘭１に流れるｔｔＩ、υｉｔより
はＮチャネル１φＯＳ Ｂ’ Ｅ Ｔ ２が飼料領域で
鯛１乍する１・艮り工ＩＩ ＝−”βＮＢ（ＶＡ−ＶＴ
Ｎ）”となり。（１０２）式ケ見ると負荷が変動しても
一定値の１Ｌ流を流す定電流回路となっているが、’ｒ
１４＃屯圧ＶＤＤの変動に対する定屯流特１１は悪く、
またスレッシュホールド電圧ｖＴＰは製造上のバラツキ
があるので定亀流旭の製造上の友定烙にも欠けることが
わびる。
第２図はつ［米の定−流回路のイ君２レリであり、特許
出願公−１１ｒ４５６ １２１１１４で王放さ扛ている
回路である。第２図においてＰチャイ・ルＭ ０８ＦＥ
Ｔ ８とＮチャネルＭＯ８ＦＥＴ１０のβをそルそ２ｆ
ｉ Ｋ＋’＋ 、 ＫＮｊ とし、スレッシュホールド
屯圧−ｖ ’ｃれぞ几ＶＴｐ１． ＶＴＩ＋ トする。
出願公−１１ｒ４５６ １２１１１４で王放さ扛ている
回路である。第２図においてＰチャイ・ルＭ ０８ＦＥ
Ｔ ８とＮチャネルＭＯ８ＦＥＴ１０のβをそルそ２ｆ
ｉ Ｋ＋’＋ 、 ＫＮｊ とし、スレッシュホールド
屯圧−ｖ ’ｃれぞ几ＶＴｐ１． ＶＴＩ＋ トする。
１ ｆｃ Ｐ ｆ ヤネルノｎｏｓＦＥＴ９とＮチャネ
ルＭ ＯＳ Ｆ’ Ｅ ’１’ １１のβ’ｄ： ’Ｃ
ｎ ソｎ Ｋｐ ２ 、 ＫＮ ２としスレッシュホー
ルド−圧才それぞルＶＴＰ２ 、 ＶＴＩ＋とする。−
チたＮチャネルＭ ＯＳ Ｆ ＩりＴｉ２のβケＫＩＩ
Ｏとし、スレッシュホールド電圧ｋ ＶＴＮとする。ま
たＶＧＰ忙ＰチャネルＩＡ ＯＳ Ｆ Ｅ Ｔ ８と９
のゲート・ソース間′ｑ口王、ＶＧｌｌを１４チヤネル
Ｉｖｌ○５ＦＥＴＩＬｌと１１のゲート・ソース間電圧
とすると ７（ｖａｐ−ｖｒｐ２）’ ７（Ｖｏｕ−ＶＴＮ）”
・・・（１Ｕａ ）の式が成りたち、（１０３） 、
（１０り式を屏くとＶＧＮ ＝ Ｖｔｎ＋０１（Ｖｔｐ
＋−ＶＴｐｚ） −−−−（１０５）が得られる
。但し よって第２図に示す如く定′亀流ｋ（Ｎ、ｊべき貝何７
に直列に接続されたＮチャ坏ルＭＯ８ＦＥ’ｒ１２のゲ
ート電極に（１０５）式で与えらルる電圧葡印加すると
ＮチャネルＭＯ８ＦＥＴ１２及び貝荷電流工ｒｅｆ
ｉＪ （１０７，）式となる。
ルＭ ＯＳ Ｆ’ Ｅ ’１’ １１のβ’ｄ： ’Ｃ
ｎ ソｎ Ｋｐ ２ 、 ＫＮ ２としスレッシュホー
ルド−圧才それぞルＶＴＰ２ 、 ＶＴＩ＋とする。−
チたＮチャネルＭ ＯＳ Ｆ ＩりＴｉ２のβケＫＩＩ
Ｏとし、スレッシュホールド電圧ｋ ＶＴＮとする。ま
たＶＧＰ忙ＰチャネルＩＡ ＯＳ Ｆ Ｅ Ｔ ８と９
のゲート・ソース間′ｑ口王、ＶＧｌｌを１４チヤネル
Ｉｖｌ○５ＦＥＴＩＬｌと１１のゲート・ソース間電圧
とすると ７（ｖａｐ−ｖｒｐ２）’ ７（Ｖｏｕ−ＶＴＮ）”
・・・（１Ｕａ ）の式が成りたち、（１０３） 、
（１０り式を屏くとＶＧＮ ＝ Ｖｔｎ＋０１（Ｖｔｐ
＋−ＶＴｐｚ） −−−−（１０５）が得られる
。但し よって第２図に示す如く定′亀流ｋ（Ｎ、ｊべき貝何７
に直列に接続されたＮチャ坏ルＭＯ８ＦＥ’ｒ１２のゲ
ート電極に（１０５）式で与えらルる電圧葡印加すると
ＮチャネルＭＯ８ＦＥＴ１２及び貝荷電流工ｒｅｆ
ｉＪ （１０７，）式となる。
工ｒｅｆ ＝７（ＶＧＩＩ−ＶＴす２
−一＝７−・ Ｃｔ（■ＴＰ１−ｖＴＰ２ン２
・・・・・・ （１ｏ７）したがって負荷や電源電圧の
変動に対して良い定電流特注を待つと特訂出願公開昭５
６−１２１１１４は主張している。なお時計出願公開昭
５６−１２１１１４においてに となっているが（１０６）式の誤りである、さて第２図
の回路は以上の説明のように定電流回路ヶ構成している
。し〃＼しながら定直流値會決める要因のひとつである
Ｃ１Ｕ（１ｏ６）式で表わされるのでＫＰ２とＫＨ２の
比が貧−ｆれておシ、異質の導゛亀承のトランジスタ間
では製造上の要因の変動が相殺されずにバラツキとして
残ってし１つ可能性が高い。′まだ同じ＜（１０６）式
においてＫｐ＋＝＝Ｋｐ２刀）つＫＮｊ＝ＫＮ２とする
と０１の値が不足となって定゛屯流回路としての動１千
葡しなくなる為 ｘｐ＋４ｘｐ２もしくは工（Ｎ１＋ＫＮ２とせねばなら
ない。したがってＭＯ８ＦＢＴは互いに異なった形状で
構成しなくてはならないが、このような場合、製造工程
上の要因が変動したときに形状の異なったＭ ＯＳ Ｆ
’ Ｅ Ｔ間では異なった影２＃？支ける可能性が尚く
な９、製造工程上の様々な女囚のバラツギが定電流回路
の特性や電流値のバラツキとなって表われやすい。
・・・・・・ （１ｏ７）したがって負荷や電源電圧の
変動に対して良い定電流特注を待つと特訂出願公開昭５
６−１２１１１４は主張している。なお時計出願公開昭
５６−１２１１１４においてに となっているが（１０６）式の誤りである、さて第２図
の回路は以上の説明のように定電流回路ヶ構成している
。し〃＼しながら定直流値會決める要因のひとつである
Ｃ１Ｕ（１ｏ６）式で表わされるのでＫＰ２とＫＨ２の
比が貧−ｆれておシ、異質の導゛亀承のトランジスタ間
では製造上の要因の変動が相殺されずにバラツキとして
残ってし１つ可能性が高い。′まだ同じ＜（１０６）式
においてＫｐ＋＝＝Ｋｐ２刀）つＫＮｊ＝ＫＮ２とする
と０１の値が不足となって定゛屯流回路としての動１千
葡しなくなる為 ｘｐ＋４ｘｐ２もしくは工（Ｎ１＋ＫＮ２とせねばなら
ない。したがってＭＯ８ＦＢＴは互いに異なった形状で
構成しなくてはならないが、このような場合、製造工程
上の要因が変動したときに形状の異なったＭ ＯＳ Ｆ
’ Ｅ Ｔ間では異なった影２＃？支ける可能性が尚く
な９、製造工程上の様々な女囚のバラツギが定電流回路
の特性や電流値のバラツキとなって表われやすい。
以上のように従来のＭｐＳ未槓未結回路ける定電流回路
は亀ｍ、電圧の変動や製造工程上の要因の変動に対して
定電流特注が悪刀１つた９、足屯流値のバラツキが太き
いという欠点があった。
は亀ｍ、電圧の変動や製造工程上の要因の変動に対して
定電流特注が悪刀１つた９、足屯流値のバラツキが太き
いという欠点があった。
本発明は負荷や電源−圧の震動に対して特注が良く、製
造工程上のバラツキの影響も受けにくいという特徴を持
った足−流回路葡ＭＯ８果槓回路において提供す゛るも
のである。
造工程上のバラツキの影響も受けにくいという特徴を持
った足−流回路葡ＭＯ８果槓回路において提供す゛るも
のである。
第３図は本発明の芙施例ケ示した回路図である。
第６図に２いて１３は′電源、１４は貝何、１５゜１６
はＰチャネルＭＯ８ＦＥＴ、１７，１８゜１９はＮチャ
ネルＭＯ８ＦＥＴ、２０はスレッシュホールド′電圧供
給回路である。ＰチャネルＭＯ８ＦｇＴ１５のソースは
＋ＶｎｎＫ接を光さし、トレインＵＮチャネルＭＯ８Ｆ
ＫＴ １７のドレインに接続されている。ＮチャネルＭ
Ｏ８ＦＫＴ １７のソースは−Ｖｌｌｌ＋に接続されて
いる。Ｐチャネル間Ｏ８ＦＥＴ１６のソースは＋ＶＤＤ
に接続され、ドレインはＮチャネルＭＯ８ＦＦｉＴ １
８のドレインに接続されている。ＰチャネルＭＯ８ＦＫ
’［’１５のゲートとドレインハ按絖されている。Ｎチ
ャイ・ルＭＯ８ＦＥＴ１７のゲートとＮチャネ／ｌ／
ＭＯ’ＳＦ’ＫＴ１８のゲートはＮチャネルＭＯ８ＦＥ
Ｔ １ Ｂのドレインにｉ！！されている。スレッシュ
ホールド電圧供坩回路２０は′電源１３に並列（接続さ
れている。ＰチャネルＭＯ８ＦＫＴ１６のゲートはスレ
ッシュホールド電圧供給回路２０の出力に接続嘔れてい
る。負荷１４の一端は＋ＶＤＤ ＩＩＣ接続され、他端
ＩＮチャネルＭＯ８ＦＫＴ １９のドレインに接続され
ている、ＮチャネルＭＯ８ＦＥＴ １９のソースは−Ｖ
８１］に接続され、ゲートはＰチャネルＭＯ８ＦＥＴ
１５のドレインに＋ｉ ＋Ａされている。
はＰチャネルＭＯ８ＦＥＴ、１７，１８゜１９はＮチャ
ネルＭＯ８ＦＥＴ、２０はスレッシュホールド′電圧供
給回路である。ＰチャネルＭＯ８ＦｇＴ１５のソースは
＋ＶｎｎＫ接を光さし、トレインＵＮチャネルＭＯ８Ｆ
ＫＴ １７のドレインに接続されている。ＮチャネルＭ
Ｏ８ＦＫＴ １７のソースは−Ｖｌｌｌ＋に接続されて
いる。Ｐチャネル間Ｏ８ＦＥＴ１６のソースは＋ＶＤＤ
に接続され、ドレインはＮチャネルＭＯ８ＦＦｉＴ １
８のドレインに接続されている。ＰチャネルＭＯ８ＦＫ
’［’１５のゲートとドレインハ按絖されている。Ｎチ
ャイ・ルＭＯ８ＦＥＴ１７のゲートとＮチャネ／ｌ／
ＭＯ’ＳＦ’ＫＴ１８のゲートはＮチャネルＭＯ８ＦＥ
Ｔ １ Ｂのドレインにｉ！！されている。スレッシュ
ホールド電圧供坩回路２０は′電源１３に並列（接続さ
れている。ＰチャネルＭＯ８ＦＫＴ１６のゲートはスレ
ッシュホールド電圧供給回路２０の出力に接続嘔れてい
る。負荷１４の一端は＋ＶＤＤ ＩＩＣ接続され、他端
ＩＮチャネルＭＯ８ＦＫＴ １９のドレインに接続され
ている、ＮチャネルＭＯ８ＦＥＴ １９のソースは−Ｖ
８１］に接続され、ゲートはＰチャネルＭＯ８ＦＥＴ
１５のドレインに＋ｉ ＋Ａされている。
またＰチャネルＭＯ８ＦＫＴｉ５と１６のβをそレソレ
βｐ＋ 、βＰ２とし、スレッシュホールド電圧會それ
ぞれＶＴＰＬ 、 ＶＴＰ）ｌ とする。Ｎチャネル
ＭＯ８ＦＥＴ１７と１８のβ食それぞれβＮ１．βＮ２
とし、スレツノュホールド亀圧は共にＶＴＮとする。
βｐ＋ 、βＰ２とし、スレッシュホールド電圧會それ
ぞれＶＴＰＬ 、 ＶＴＰ）ｌ とする。Ｎチャネル
ＭＯ８ＦＥＴ１７と１８のβ食それぞれβＮ１．βＮ２
とし、スレツノュホールド亀圧は共にＶＴＮとする。
ＮチャネルＭ ＯＳ Ｆ Ｆｉ Ｔ １９のβ盆βＮＬ
、スレツンユホールド電圧ｋ ＶＴＮＯとする。スレッ
シュホールド電圧供給回路２０の出力−圧はＶＴＮＯと
する。
、スレツンユホールド電圧ｋ ＶＴＮＯとする。スレッ
シュホールド電圧供給回路２０の出力−圧はＶＴＮＯと
する。
ここでスレッシュホールド電圧ＶＴＮ ＦＪ ＶＴＮＯ
と等しくとも共なっていても７Ｊｈ’！わない。またス
レツシユホールド電圧ＶＴＰＩ（はＶＴＰＬ ｊり扁い
１直盆付つ。
と等しくとも共なっていても７Ｊｈ’！わない。またス
レツシユホールド電圧ＶＴＰＩ（はＶＴＰＬ ｊり扁い
１直盆付つ。
さて以上の回路において−Ｖｓｓ ｆ Ｏ電位、十ＶＤ
Ｄと−ＶＩＮＳの電位差１： ＶＤｂとし、Ｐｆヤネル
Ｍ ’Ｏ５ＦＥＴ１６とＮチャネＡｙＭＣ）Ｂ ＦＩＴ
１８のａｈ点の電位２ Ｖ２、 ＰチャネルＭＯ８Ｆ
ＥＴ１５とＮチャネルＭＯ８ＦＥＴ１７の接続点の区恒
τ■。
Ｄと−ＶＩＮＳの電位差１： ＶＤｂとし、Ｐｆヤネル
Ｍ ’Ｏ５ＦＥＴ１６とＮチャネＡｙＭＣ）Ｂ ＦＩＴ
１８のａｈ点の電位２ Ｖ２、 ＰチャネルＭＯ８Ｆ
ＥＴ１５とＮチャネルＭＯ８ＦＥＴ１７の接続点の区恒
τ■。
とすればＰチャネルＭＯ８ＦｊＤＴ１６に流れる一流と
ＮチャネルＭＯ８ＦＥＴ１８に流れる一流は等しい７Ｊ
Ａら ２”βｐ２（ＶＤｎ−ＶＴＮｏ−ＶｒｐＪ” ＝−Ｅｉ
−＋β＋１２（Ｖ２−ＶＴす２・・・・・（１１１） またＰチャイ・ルＭＯ８ＦＥＴ１５に流れる′一流とＮ
チャネルＭＯ８ＦＥＴ１７に流れる一流は等しい刀）ら ７・βｐ＋（Ｖｂｎ−ＶＮ−ＶＴｐＪ２＝ｉ”βＮ Ｉ
（Ｖ２−ＶＴＮ）’・・・・・・（１１２） ここで βＰ＝βＰ１−βＰ２ ・・・・（１１
すβＮ−β１ｌｌ＝βＮ２ ・・・（
１１りとすれば ｖｉ ＝ ＶＴＮＯ＋ＶＴＰＨ−ＶＴＰＬ
−＝−（１１５）が得られる。なお（１１１）式と（１
１２）式ＵＭＯ８ＦＥＴ１５、 １６，１７．１８がす
べて飽オｌ憤域で動作する場会であって ＶＴＩＩＯ＞ Ｑ −−−・（１
１７）ＶＴＲ＞ Ｄ・−（１１す ＶＴｐｒ、 ＞ Ｏ・−・−（１１９）ＶＴＰＨ＞ ［
１・山・−（１２０） ＶＤＤ ＞ Ｖｘｕｏ ＋ＶＴＰＨ・＝・−（１２１）
のずべての粂件式が成りたっように各定数全設定するも
のとする。さて（１１５）式よりＮナヤネルＭＯ８ＦＥ
Ｔ １９が飽和領域で動作すると負荷１４に流れる亀流
工りは ＩＬ＝−・βＮＬ（Ｖｌ−ＶＴＮす２ ＝−骨βｌ１ｈ（ＶｒｐＩＩ−ＶＴＰｒ、）”
−＝…（１２Ａ）となる。（１２り式は人荷の夏期に
対しても電源幅圧の変動に対しても第３図の回路が一定
１世の電流を供給する’ｉＥ ”ｔｊｆ流回路となって
いることを示している。ｉｌｃ＜１２４）式にンいてス
レッシュホールド電圧に関する項（ｄ ＶＴＰＨとＶＴ
ＰＬの左となっている。−ｊ投にＭＯ８果績回路におい
てスレッシュホールド酸三の櫃は製造工程上のイオンの
打ち込み量、ケート膜厚、基板製置のハラソキャ各工程
における不純物の汚染等の多種の原因によって影響を受
は変動する。したがってスレッシュホールド電圧の′１
ｍ ｋ ’＋１ｉｌＪ呻する為には多数の要因、工程ケ
看理する必要がある。−万、同タイプのＭＯＳＦＥＴの
スレッシュホールド電圧の差はその要因がイλン打ぢ込
み量の差といった、その走ｔ１乍り出ず限られた工程で
き壕り、前述したスレツ／ユホールド電圧全変動させる
多数の侠因は２１向のＭ Ｏ８Ｆ Ｅ Ｔのスレッシュ
ホールド′電圧葡共に変化させる為、スレッシュホール
ド電圧の差に保存され影響を受けないので製造にあたっ
て升席に制御卸じやすく賀定している。したがって（１
２り式ば製造上・も女足した匝のｊＪｌ亀流回流回路る
ことがわ〃）な。−また（１１３）と（１１Ａ）武力）
ら βＰ１−βＰ２． βＮ１−βＮ２ であるのでＭＯＳＦＥＴの形状はそれぞれ全く同一に設
定すれば良いので形状点による製造上の影響や定電流特
性の差も少ない。以上の理由から第６図の回路は刀扛た
定′亀流回路であることがわかる。
ＮチャネルＭＯ８ＦＥＴ１８に流れる一流は等しい７Ｊ
Ａら ２”βｐ２（ＶＤｎ−ＶＴＮｏ−ＶｒｐＪ” ＝−Ｅｉ
−＋β＋１２（Ｖ２−ＶＴす２・・・・・（１１１） またＰチャイ・ルＭＯ８ＦＥＴ１５に流れる′一流とＮ
チャネルＭＯ８ＦＥＴ１７に流れる一流は等しい刀）ら ７・βｐ＋（Ｖｂｎ−ＶＮ−ＶＴｐＪ２＝ｉ”βＮ Ｉ
（Ｖ２−ＶＴＮ）’・・・・・・（１１２） ここで βＰ＝βＰ１−βＰ２ ・・・・（１１
すβＮ−β１ｌｌ＝βＮ２ ・・・（
１１りとすれば ｖｉ ＝ ＶＴＮＯ＋ＶＴＰＨ−ＶＴＰＬ
−＝−（１１５）が得られる。なお（１１１）式と（１
１２）式ＵＭＯ８ＦＥＴ１５、 １６，１７．１８がす
べて飽オｌ憤域で動作する場会であって ＶＴＩＩＯ＞ Ｑ −−−・（１
１７）ＶＴＲ＞ Ｄ・−（１１す ＶＴｐｒ、 ＞ Ｏ・−・−（１１９）ＶＴＰＨ＞ ［
１・山・−（１２０） ＶＤＤ ＞ Ｖｘｕｏ ＋ＶＴＰＨ・＝・−（１２１）
のずべての粂件式が成りたっように各定数全設定するも
のとする。さて（１１５）式よりＮナヤネルＭＯ８ＦＥ
Ｔ １９が飽和領域で動作すると負荷１４に流れる亀流
工りは ＩＬ＝−・βＮＬ（Ｖｌ−ＶＴＮす２ ＝−骨βｌ１ｈ（ＶｒｐＩＩ−ＶＴＰｒ、）”
−＝…（１２Ａ）となる。（１２り式は人荷の夏期に
対しても電源幅圧の変動に対しても第３図の回路が一定
１世の電流を供給する’ｉＥ ”ｔｊｆ流回路となって
いることを示している。ｉｌｃ＜１２４）式にンいてス
レッシュホールド電圧に関する項（ｄ ＶＴＰＨとＶＴ
ＰＬの左となっている。−ｊ投にＭＯ８果績回路におい
てスレッシュホールド酸三の櫃は製造工程上のイオンの
打ち込み量、ケート膜厚、基板製置のハラソキャ各工程
における不純物の汚染等の多種の原因によって影響を受
は変動する。したがってスレッシュホールド電圧の′１
ｍ ｋ ’＋１ｉｌＪ呻する為には多数の要因、工程ケ
看理する必要がある。−万、同タイプのＭＯＳＦＥＴの
スレッシュホールド電圧の差はその要因がイλン打ぢ込
み量の差といった、その走ｔ１乍り出ず限られた工程で
き壕り、前述したスレツ／ユホールド電圧全変動させる
多数の侠因は２１向のＭ Ｏ８Ｆ Ｅ Ｔのスレッシュ
ホールド′電圧葡共に変化させる為、スレッシュホール
ド電圧の差に保存され影響を受けないので製造にあたっ
て升席に制御卸じやすく賀定している。したがって（１
２り式ば製造上・も女足した匝のｊＪｌ亀流回流回路る
ことがわ〃）な。−また（１１３）と（１１Ａ）武力）
ら βＰ１−βＰ２． βＮ１−βＮ２ であるのでＭＯＳＦＥＴの形状はそれぞれ全く同一に設
定すれば良いので形状点による製造上の影響や定電流特
性の差も少ない。以上の理由から第６図の回路は刀扛た
定′亀流回路であることがわかる。
第４図は第５図の回路におけるスレッシュホールド電圧
供比回路２０に具坏的回ｉ＠？与えた第１の例であり、
その池の構成は第５図と同一である。
供比回路２０に具坏的回ｉ＠？与えた第１の例であり、
その池の構成は第５図と同一である。
第４図において２１はＰチャネルＭＯ８ＦＥＴ。
２２１’ＪＮチャネルＭ ＯＳ Ｆ Ｅ Ｔである。Ｐ
チャネルＭ ＯＳ Ｆ Ｅ Ｔ ２１のソースは＋ＶＤ
Ｄ Ｋ接続され、１４チャネルＭ ＯＳ Ｆ Ｅ Ｔ
２２のソースは−Ｖ８１］に求並亡さノしている。Ｐチ
ャ不、Ａ；ＭＯＳＦＥＴ２１＋７）ドレインとＮチャ坏
ルＭＯ８ＦＥＴ２２のドレインは依ｍｌシされている。
チャネルＭ ＯＳ Ｆ Ｅ Ｔ ２１のソースは＋ＶＤ
Ｄ Ｋ接続され、１４チャネルＭ ＯＳ Ｆ Ｅ Ｔ
２２のソースは−Ｖ８１］に求並亡さノしている。Ｐチ
ャ不、Ａ；ＭＯＳＦＥＴ２１＋７）ドレインとＮチャ坏
ルＭＯ８ＦＥＴ２２のドレインは依ｍｌシされている。
Ｐチャ坏ルＭ ＯＳ Ｆ Ｅ Ｔ２１のゲートとＮチャ
ネルＭ Ｏｓ Ｆ Ｅ２ Ｔ ２２のゲートｉ共に１９
チャネルＭ０８ＦＥＴ２２のドレインに按枕さ肚ている
。唸瓦Ｎチャイ、ルＩｖｉ ｏ Ｓ Ｆ Ｅ Ｔ２２の
ドレインはスレッシュホールド電圧供給回路の出力とな
ってＰチャネルＭＯ８ＦＢＴ１ 乙のゲートに接続され
ている。以上の回路によりスレッシュホールド電圧供給
回路が構成さルている。
ネルＭ Ｏｓ Ｆ Ｅ２ Ｔ ２２のゲートｉ共に１９
チャネルＭ０８ＦＥＴ２２のドレインに按枕さ肚ている
。唸瓦Ｎチャイ、ルＩｖｉ ｏ Ｓ Ｆ Ｅ Ｔ２２の
ドレインはスレッシュホールド電圧供給回路の出力とな
ってＰチャネルＭＯ８ＦＢＴ１ 乙のゲートに接続され
ている。以上の回路によりスレッシュホールド電圧供給
回路が構成さルている。
なおスレッシュホールド電圧供給回路？ｌＩ″構成する
Ｐチャイ・ルＭＯ８ＦＫＴ２１とＮチャネルＩｉａ Ｏ
５ＦＫＴ２２以外の素子１３，１４，１５，１６゜１７
．１８．１９及び接続は第３図と同じである。
Ｐチャイ・ルＭＯ８ＦＫＴ２１とＮチャネルＩｉａ Ｏ
５ＦＫＴ２２以外の素子１３，１４，１５，１６゜１７
．１８．１９及び接続は第３図と同じである。
第４図においてＰチャネルＭＯ８ＦＫＴ２１のβ會βＰ
Ｏ、スレッシュホールド電圧ｋＶＴＰとシ、Ｎチャネル
Ｍ ＯＳ Ｆ Ｅ Ｔ ２２のβ葡β１１０、スレッシ
ュホールド屯圧’ｃ ＶＴＮＯとする。壕・たＮチャネ
ルＭＯ８ＦＥＴ２２のドレインの′電位ｆ Ｖｏとすれ
ばＰチャネルＭＯ８ＦＥＴ２１とＮチャ坏ルＭＯ８ＦＥ
Ｔ２２に流れる電流は等しい刀・ら−・μＰＯ（ＶＤＤ
−ＶＯ−ＶＴＰ）” ＝７１１βＮｏ（ＶＣ−ＶＴ＊ｏ
）２・・・・・・（１２５） が成ジたち、解くと ＼ ・・・・・・（１２６） となる。ここで βＮｏ＞βＰＯ・・・・・・（１２７）とすれは（１２
６ン式より ＶＱ ：ＶＴｎｏ −−（１２
Ｂ）となりＰチャネルＭ０８ＦＥＴ ２１とＮチャネル
Ｍ ＯＳ Ｆ Ｅ Ｔ ２２刀）うするスレッシュホー
ルド邂圧供帖回路はスレッシュホールド電圧ＶＴＮＯｋ
出力することがわ刀）る。なお（１２５）弐ｒＪ Ｐチ
ャネルＩＡ ＯＳ Ｆ Ｅ Ｔ ２１とＮチャネルＭＯ
８Ｆ’ＫＴ２２は共に飼料領域で動作する場合に成りた
つ式であるが ｖＴＮＯ〉０・山・・（１２９） ＶＴＰ＞０ ・山・・（１３
０）ＶＤＤ ＞ＶＴＰ＋ＶＴＲ（＋
−（１３１）の条件式が成りたては飽和条件は成立す
る。１だスレッシュホールド′電圧供絽回路以外の回路
動作は弗６図の回路と同様である。
Ｏ、スレッシュホールド電圧ｋＶＴＰとシ、Ｎチャネル
Ｍ ＯＳ Ｆ Ｅ Ｔ ２２のβ葡β１１０、スレッシ
ュホールド屯圧’ｃ ＶＴＮＯとする。壕・たＮチャネ
ルＭＯ８ＦＥＴ２２のドレインの′電位ｆ Ｖｏとすれ
ばＰチャネルＭＯ８ＦＥＴ２１とＮチャ坏ルＭＯ８ＦＥ
Ｔ２２に流れる電流は等しい刀・ら−・μＰＯ（ＶＤＤ
−ＶＯ−ＶＴＰ）” ＝７１１βＮｏ（ＶＣ−ＶＴ＊ｏ
）２・・・・・・（１２５） が成ジたち、解くと ＼ ・・・・・・（１２６） となる。ここで βＮｏ＞βＰＯ・・・・・・（１２７）とすれは（１２
６ン式より ＶＱ ：ＶＴｎｏ −−（１２
Ｂ）となりＰチャネルＭ０８ＦＥＴ ２１とＮチャネル
Ｍ ＯＳ Ｆ Ｅ Ｔ ２２刀）うするスレッシュホー
ルド邂圧供帖回路はスレッシュホールド電圧ＶＴＮＯｋ
出力することがわ刀）る。なお（１２５）弐ｒＪ Ｐチ
ャネルＩＡ ＯＳ Ｆ Ｅ Ｔ ２１とＮチャネルＭＯ
８Ｆ’ＫＴ２２は共に飼料領域で動作する場合に成りた
つ式であるが ｖＴＮＯ〉０・山・・（１２９） ＶＴＰ＞０ ・山・・（１３
０）ＶＤＤ ＞ＶＴＰ＋ＶＴＲ（＋
−（１３１）の条件式が成りたては飽和条件は成立す
る。１だスレッシュホールド′電圧供絽回路以外の回路
動作は弗６図の回路と同様である。
ふ５図は第６図の回路におけるスレッシュホールド電圧
供給回路２０に具体的回路を与えた第２の例であり、そ
の他の構、ｂＸ、は第６図と同一である。
供給回路２０に具体的回路を与えた第２の例であり、そ
の他の構、ｂＸ、は第６図と同一である。
第５図において２３ばＰチャネルＭＯ８ＦＥＴ。
２ＡＤＮチャネルＭＯ８ＦＥＴである。ＰチャネルＭＯ
８ＦＦｉＴ２３０ソースは＋ＶＩ）Ｄに１妾絖され、Ｎ
チャネルＭＯ８ＦＥＴ２４のソースは−Ｖｓｓに接続さ
れている。Ｐチャイ、ルＭ ＯＳ Ｆ Ｅ Ｔ２５のド
レインとＮチャネルＭＯ８ＦＥＴ２１１のドレインはう
妾絖されている。ＰチャネルＭＯ８Ｆ’ＥＴ２３のゲー
トは−ＶＳＢにう妾絖され、ＮチャネルＭ ＯＳ Ｆ
’Ｆｆ： Ｔ ２４のゲートｌ′ｌ：Ｎチャ４ルＭＯｓ
ＦＫＴ２４のドレインに接続されている。またＮチャネ
ルＭＯ８ＦＥＴ２４のドレインげスレッシュホールド′
電圧供絽回路の出力となってＰチャネルＭＯ８ＦＫＴ
１６のゲートに接続されている。以上の回路によりスレ
ッシュホールド電圧供給回路が構成されている。なおス
レッシュホールド酸三供給回路葡構成するＰチャネルＭ
ＯＳ Ｆ Ｅ Ｔ ２３とＮチャネルＭＯ８ＦＥＴ２
４以外の素子１３゜１４．１５，１６．．１７，１８，
１９及び接ｆ１元は第６図と同じである。第５図におい
てＰチャネルＭ ’ＯＳ Ｆ Ｂ Ｉｒ２３のβｔβＰ
Ｏ、スレッシュホールド′屯圧ｋｖｔｐとし、Ｎチャネ
ルＭＯ８’ＦＢＴ２Ａのβ葡βＮＯ、スレッシュホール
ド電圧（ｚＶＴＮｏとする。このときＮチャネルＭＯ８
ＦＥＴ２４のドレイン電圧ｙａ＝ｙ、 とすれば ｖｏ＝ ＶＴＮＯ＋ａ −−（１
５２）と表わされる。但し α−α１もしく（都α２ ・・・・・・（１
３５）・・・・・・（１３５） ＶＴ！ｔｏ ＞ Ｕ
−−＜１３６）ＶＴＰ ） Ｑ
・・・・・・（１ろ７）βＮｏ
＞βＰＯ・・・・・（１３Ｂ） であり、（１３３）式においてＰチャ坏ルＭＯ８ＦＥＴ
２３が ｖ′ｏキｖＴｌＩＯ・・・・（１３９）となり、Ｐチャ
ネルＭＯ８ＦＦ；Ｔ２３とＮチャイ・ルＭ ＯＳ Ｆ
Ｆ２ Ｔ ２４刀１らなるヌレツシュホールト９′電圧
供絽回路はスレッシュホールド電圧ｖｑ゛ｙｏを出力す
ることがわ７Ｊｈる。なおスレッシュホールド圧供ボａ
回路以外の回路動作は第３図のｌ蹟と同様である。
８ＦＦｉＴ２３０ソースは＋ＶＩ）Ｄに１妾絖され、Ｎ
チャネルＭＯ８ＦＥＴ２４のソースは−Ｖｓｓに接続さ
れている。Ｐチャイ、ルＭ ＯＳ Ｆ Ｅ Ｔ２５のド
レインとＮチャネルＭＯ８ＦＥＴ２１１のドレインはう
妾絖されている。ＰチャネルＭＯ８Ｆ’ＥＴ２３のゲー
トは−ＶＳＢにう妾絖され、ＮチャネルＭ ＯＳ Ｆ
’Ｆｆ： Ｔ ２４のゲートｌ′ｌ：Ｎチャ４ルＭＯｓ
ＦＫＴ２４のドレインに接続されている。またＮチャネ
ルＭＯ８ＦＥＴ２４のドレインげスレッシュホールド′
電圧供絽回路の出力となってＰチャネルＭＯ８ＦＫＴ
１６のゲートに接続されている。以上の回路によりスレ
ッシュホールド電圧供給回路が構成されている。なおス
レッシュホールド酸三供給回路葡構成するＰチャネルＭ
ＯＳ Ｆ Ｅ Ｔ ２３とＮチャネルＭＯ８ＦＥＴ２
４以外の素子１３゜１４．１５，１６．．１７，１８，
１９及び接ｆ１元は第６図と同じである。第５図におい
てＰチャネルＭ ’ＯＳ Ｆ Ｂ Ｉｒ２３のβｔβＰ
Ｏ、スレッシュホールド′屯圧ｋｖｔｐとし、Ｎチャネ
ルＭＯ８’ＦＢＴ２Ａのβ葡βＮＯ、スレッシュホール
ド電圧（ｚＶＴＮｏとする。このときＮチャネルＭＯ８
ＦＥＴ２４のドレイン電圧ｙａ＝ｙ、 とすれば ｖｏ＝ ＶＴＮＯ＋ａ −−（１
５２）と表わされる。但し α−α１もしく（都α２ ・・・・・・（１
３５）・・・・・・（１３５） ＶＴ！ｔｏ ＞ Ｕ
−−＜１３６）ＶＴＰ ） Ｑ
・・・・・・（１ろ７）βＮｏ
＞βＰＯ・・・・・（１３Ｂ） であり、（１３３）式においてＰチャ坏ルＭＯ８ＦＥＴ
２３が ｖ′ｏキｖＴｌＩＯ・・・・（１３９）となり、Ｐチャ
ネルＭＯ８ＦＦ；Ｔ２３とＮチャイ・ルＭ ＯＳ Ｆ
Ｆ２ Ｔ ２４刀１らなるヌレツシュホールト９′電圧
供絽回路はスレッシュホールド電圧ｖｑ゛ｙｏを出力す
ることがわ７Ｊｈる。なおスレッシュホールド圧供ボａ
回路以外の回路動作は第３図のｌ蹟と同様である。
第６図は第６図の回路におけるスレッシュホールド電圧
供給回路２０／ｆ：Ｐチャ４フ１続された回路によって
氷ねた第５の例である、第６図は第３図の回路において
ＰチャイルＭ Ｏ Ｓ ’Ｆ ＢＣ Ｔ１６のゲートに
Ｎチャイ・ルＭＯＳＦＥＴ１８のドレイン２スレツシユ
ホールド祇圧供ｔ８回路の１ｂ力として接続したもので
あり、他の構成は第５図と同一である，第６図において
Ｐチャ坏ルＭＯＳＦＥＴ１５、１６及びＮチャネルＭＯ
ＳＦＥＴ １ ７。
供給回路２０／ｆ：Ｐチャ４フ１続された回路によって
氷ねた第５の例である、第６図は第３図の回路において
ＰチャイルＭ Ｏ Ｓ ’Ｆ ＢＣ Ｔ１６のゲートに
Ｎチャイ・ルＭＯＳＦＥＴ１８のドレイン２スレツシユ
ホールド祇圧供ｔ８回路の１ｂ力として接続したもので
あり、他の構成は第５図と同一である，第６図において
Ｐチャ坏ルＭＯＳＦＥＴ１５、１６及びＮチャネルＭＯ
ＳＦＥＴ １ ７。
１８、１９のそれぞれのβ及びスレッシュホ電圧リド屯
圧會第６図の場合と同じとする。但しＶＴＮＯ ＝ Ｖ
ＴＮ ・−＝ （ Ｉ ＡＯ）と
する。このとき第６図において −・βＦ（ＶＤＴＩ−ｖ２−ＶｔｐＪ２７βＮ（Ｖ２−
ＶＴｎ）”・・・・・（１１） −・βｐ （ Ｖｎｐ−Ｖｌ−ＶＴＰす２＝，ｊ−／！
７′Ｎ（ｖ２−Ｖｒす２・・・・・・（ １ ｌＬ２） の２式が成りたち、慇くと Ｖｌ ＝ＶｒＮ＋ＶＴｐＩＩ−Ｖ丁ｐｂ＋Ｑ：ｘ，
パ ・パ （ １Ａ５）が得られ
る。しだがって β１１２βＦ ’・−（１ａ５）
とすればα５は無視できて Ｖｌ 子ＶＴＩＩ ＋ＶＴＰＩＩ − ｖＴｐｂ
−＝−（ Ｉ Ｉｉ６）となめ。なお（１４
１）式といＡ２）式はＰチャネルＭＯＳＦｍＴ １ ５
．１ ６及びＩ（チャＡルＭＯＳＦＩＵＴ１７、１８は
すべて飽和領域で動作した場合であるが ＶＴＮ＞Ｏ ・・・・・
（ＩＬ７）ＶＴｐｇ ＞ ＶＴＰＬ
−− （１４８）であ几ば良い。さて（ＩＡ
６）式よジＮチャ坏ルＭＯＳＦＥＴ１９が飽和領域で動
作すると負荷１４にＩすれる電流工りは（１２４）式と
同様に工Ｌ−ｉ・βＮＬ（Ｖｌ−ＶＴｓ）２ ＝−拳βＮＸＪ（Ｖ丁ｐＩ（−ＶＴｐす２と表わされ、
秀れた定電流回路になることがわ〃≧る。
圧會第６図の場合と同じとする。但しＶＴＮＯ ＝ Ｖ
ＴＮ ・−＝ （ Ｉ ＡＯ）と
する。このとき第６図において −・βＦ（ＶＤＴＩ−ｖ２−ＶｔｐＪ２７βＮ（Ｖ２−
ＶＴｎ）”・・・・・（１１） −・βｐ （ Ｖｎｐ−Ｖｌ−ＶＴＰす２＝，ｊ−／！
７′Ｎ（ｖ２−Ｖｒす２・・・・・・（ １ ｌＬ２） の２式が成りたち、慇くと Ｖｌ ＝ＶｒＮ＋ＶＴｐＩＩ−Ｖ丁ｐｂ＋Ｑ：ｘ，
パ ・パ （ １Ａ５）が得られ
る。しだがって β１１２βＦ ’・−（１ａ５）
とすればα５は無視できて Ｖｌ 子ＶＴＩＩ ＋ＶＴＰＩＩ − ｖＴｐｂ
−＝−（ Ｉ Ｉｉ６）となめ。なお（１４
１）式といＡ２）式はＰチャネルＭＯＳＦｍＴ １ ５
．１ ６及びＩ（チャＡルＭＯＳＦＩＵＴ１７、１８は
すべて飽和領域で動作した場合であるが ＶＴＮ＞Ｏ ・・・・・
（ＩＬ７）ＶＴｐｇ ＞ ＶＴＰＬ
−− （１４８）であ几ば良い。さて（ＩＡ
６）式よジＮチャ坏ルＭＯＳＦＥＴ１９が飽和領域で動
作すると負荷１４にＩすれる電流工りは（１２４）式と
同様に工Ｌ−ｉ・βＮＬ（Ｖｌ−ＶＴｓ）２ ＝−拳βＮＸＪ（Ｖ丁ｐＩ（−ＶＴｐす２と表わされ、
秀れた定電流回路になることがわ〃≧る。
さて第３図，第４図，第５図，第６図の回路構成におい
てＰチャイルＭＯＳＦＥＴとＮチャネルＭＯＳＦＥＴの
関係會相互に入れ替えた回路も当然のごと〈秀扛た定″
電流Ｉ！２１路となる。
てＰチャイルＭＯＳＦＥＴとＮチャネルＭＯＳＦＥＴの
関係會相互に入れ替えた回路も当然のごと〈秀扛た定″
電流Ｉ！２１路となる。
第７図は第４図の回路のＰチャイ・ルとＮチャイルの関
係ケ入れ替えた回路であな。
係ケ入れ替えた回路であな。
第８図は渠５図の回路のＰチャネルとＮチャイ・ルの関
係を入れ暦えた回路である。
係を入れ暦えた回路である。
第９図は第６図の回路のＰチャイ・ルとＮチャネルの関
係を入れ誉えた回路である。
係を入れ誉えた回路である。
以上第７図，第８図，第９凶も不発明の定電流回路の実
施例である。
施例である。
１だ．貼５図の回路の説明において（１１３）式及び（
１１Δ）式で βＰ１−βＰ２， βＮ＋＝βＮ２ としたが βＰ１ βＰ２ βＮ１／／）１２ の関係があれば（１２Ｏ式の関係式が得られ、やはジ尼
篭流回路が構成でき／）０ 以上、不発明は前述した回路）構成にすることによジ貝
荷や電源電圧の変動に対して良好な定電流Ｌ＋！ｆ性葡
狩つだけでなく、製造工程上の要因の変動にＡＪシても
定電θｉｔ１直のバラツキの少ない定′電流回路を提供
するものである。
１１Δ）式で βＰ１−βＰ２， βＮ＋＝βＮ２ としたが βＰ１ βＰ２ βＮ１／／）１２ の関係があれば（１２Ｏ式の関係式が得られ、やはジ尼
篭流回路が構成でき／）０ 以上、不発明は前述した回路）構成にすることによジ貝
荷や電源電圧の変動に対して良好な定電流Ｌ＋！ｆ性葡
狩つだけでなく、製造工程上の要因の変動にＡＪシても
定電θｉｔ１直のバラツキの少ない定′電流回路を提供
するものである。
第１図，第２凶ばぞｆｔぞれ従来の尼゛龜流回路図第３
図，第４図，第５図，第６図，第７図，第８図９第９図
はそれぞれ不発明の矩゛屯流回路の実施例ケ下す図であ
る。 １、−７．４・・・（＝（イ釘 ５、６．１３・・・亀諒 ２、 ４． １０． １１，１２． ｉｙ、 ｉａ
、１９゜２２，２４，２５，２６，３０．５２−Ｎチャ
ネルＭＯ８ＦＥＴ ！ｌ、８，９． １５，１６，２１，２３，２７゜２８
．２ｑ、３１．３３−ＰチャネルＭＯ８ＦｇＴ２０・・
・スレッシュホールド祇圧供給回路以 上 出願人 株式会社趣訪梢工台 第１図 第２図− 第３図 第′・４図 第５図 第６詠ｊ 第７図 第８図 第９図 手続補正書（自発） ｌｌＩゴ和５８年１２月７Ｆ」 特許庁長官殿 ■、小事件表示 昭和５７匂−特ｒｒ願第２１５２８４＋３２ 児明の３
称 定電流回路 ３、補正をする者 ５、 補正により増加する発明の数 、６．補正の対象 手続補正書（自発） １、 明細書１８頁下がら２行〜１９頁２行目「（１３
３）式においてＰチャネ＃ＭＯ８ＦＥＴ２３が”Ｊ’ｏ
−＝Ｖ ＴＮＯ−・−−−−（１３９）［（１３３）式
においてＰｆヤネ／Ｉ／ＭＯ８Ｆｆ！２Ｔ２３が 飽和領域のとき α＝α１ １・不飽和領域のとき α＝α２となる。しかし
ながら（１３８）式が満たされていればαはα１の場合
でもα２の場合でも無視できて（ｉｊ２）式より ｖ”ニーＶ ＴＮＯ＝−−−（１３９）となり、」に補
正する。 す、上
図，第４図，第５図，第６図，第７図，第８図９第９図
はそれぞれ不発明の矩゛屯流回路の実施例ケ下す図であ
る。 １、−７．４・・・（＝（イ釘 ５、６．１３・・・亀諒 ２、 ４． １０． １１，１２． ｉｙ、 ｉａ
、１９゜２２，２４，２５，２６，３０．５２−Ｎチャ
ネルＭＯ８ＦＥＴ ！ｌ、８，９． １５，１６，２１，２３，２７゜２８
．２ｑ、３１．３３−ＰチャネルＭＯ８ＦｇＴ２０・・
・スレッシュホールド祇圧供給回路以 上 出願人 株式会社趣訪梢工台 第１図 第２図− 第３図 第′・４図 第５図 第６詠ｊ 第７図 第８図 第９図 手続補正書（自発） ｌｌＩゴ和５８年１２月７Ｆ」 特許庁長官殿 ■、小事件表示 昭和５７匂−特ｒｒ願第２１５２８４＋３２ 児明の３
称 定電流回路 ３、補正をする者 ５、 補正により増加する発明の数 、６．補正の対象 手続補正書（自発） １、 明細書１８頁下がら２行〜１９頁２行目「（１３
３）式においてＰチャネ＃ＭＯ８ＦＥＴ２３が”Ｊ’ｏ
−＝Ｖ ＴＮＯ−・−−−−（１３９）［（１３３）式
においてＰｆヤネ／Ｉ／ＭＯ８Ｆｆ！２Ｔ２３が 飽和領域のとき α＝α１ １・不飽和領域のとき α＝α２となる。しかし
ながら（１３８）式が満たされていればαはα１の場合
でもα２の場合でも無視できて（ｉｊ２）式より ｖ”ニーＶ ＴＮＯ＝−−−（１３９）となり、」に補
正する。 す、上
Claims (5)
- （１）ＭＯ８集積回路において第１の４電型を有する第
１の絶縁ゲート電界効果型トランジスタ（以下ＭＯ８Ｆ
ＥＴと略すンに第２の導電型を有する第２のＭＯ８ＦＫ
Ｔｋ直列に接続した回路と、前記第１のＭＯＢＦＥＴと
異なるスレッシュホールド電圧の第１の導電型の第３の
ＭＯＢＦＥＴに前記第２のＭＯＳＦＥＴとスレッシュホ
ールド紙圧が等しい第２の導電型の第４のＭＯ８ＦＥＴ
ｉ直列に接続した回路と、佐述する第５のＭ ＯＳ Ｆ
Ｅ Ｔのスレッシュホールド電圧に等しい電圧ケ供箔
するスレッシュホールド亀圧供給回路とヲ厖源に対して
そ几ぞれ並列に接続すると共ば、前記第１０Ｍ０８Ｆｆ
ｆＴのゲート亀他を前記第１と第２のＭＯ８ＩＰＥＴの
接続点に接続し、前記第２と第４のＭＯＢＦＥＴのゲー
ト′区他を前記第６と弗４のＭ’０８ＦＥＴの接続点に
接続し、前記第３のＭＯ８ＦＦｉＴのゲート′也極會前
ｉ己スレッシュホールド電圧供給回路の出力に接続して
定電圧回路を構成し、史に負荷に第２の導電型上層する
第５のＭＯ８ＦＥＴｋ直列に接続した回路ケミ源に対し
て並列に接続し、前記第５のＭＯＢＦＥＴのゲート′電
極を前記第１と第２のＭＯＥ３ＦＥＴの接続点に接続し
たこと２％値とする足′亀流回路。 - （２） 前記第３のＭ、ＱＳＦＦｉＴのスレッシュホ
ールド屯圧が前記第１のＭＯ５ＩＦＫＴのスレッシュホ
ールド屯圧よシ高いことを％徴とする特許請求の範囲第
１項記載の定藏流回路。 - （３） 前す己第２と第５のＭＯＢＦＥＴのスレッシ
ュホールド・電圧が等しいこと葡特徴とする特許請求の
範囲第１項記載の定電流回路。 - （４） 前記スレッシュホールド′電圧供給回路が第
１の導電型を有する第６のＭＯＢＦＥＴに前記第５のＭ
ＯＢＦＥＴとスレッシュホールド電圧が等しい第２の導
電型の第７のＭＯＢＦＥＴを直列に接続した回路勿電源
に対して速効に接続すると共に、ＭｉＩ ６己第６と第
７のＩφＯＳ Ｔｊ” Ｅ Ｔのゲート電極ケ［丁：Ｊ
ｉｉ己第６と頁Ａ７のＭ ＯＳ Ｌ” Ｅ Ｔのゴ夛
絖点にコ要成すること７Ｊ＼ら４４４成され、前記第６
と第７のＭＯ８］Ｉ′Ｅ Ｔのｙｉ、絖点がＷＩＪ＝已
スレッシュホールド電圧供４・１）回ｉｐｉの出力とし
て＋３ｉＪ記第うのＭ ＯＳＦ Ｅ Ｔのグー １−
’に極に接Ｕ℃したこと葡特畝とする何訂請求の範囲′
Ｐ１１項１ｉｅｌ或の足祇流回路。 - （５） 目１工記スレッシュホールド蹴圧供給口路が第
１の導′市型ｒ有する第８のＭＯＳＦＥＴにｒｇｉＪ
ｉｉ己第５のＭ ＯＳ Ｆ” Ｅ Ｔとスレッシュホー
ルド電圧が等しい第２の導電型の第９のＭＯＳ ＦＥＴ
勿直列に接続した回路を厄源に対して並列に接続すゐと
共に、前記第８のＭ ＯＳ Ｆ Ｅ Ｔのゲート軍使を
前記・氾９のＭＯＳＦＥＴのノース１則の′を既源市ｌ
愼に接続し、前記第９のＭＯＳＦＥＴのゲート屯嵐ケ前
６１第８と第９のＭ ＯＳ Ｆ Ｅ Ｔの接続点に接続
すること７）＞ら構成され、前記第８と第９のノＡ Ｏ
Ｓ Ｆ Ｅ Ｔの３Ｈｆｔ＝ｆｊ１点が前す己スレッシ
ュホールド電圧供ｉ６回路の出力として前ｉ上床３のＭ
ＯＳ ＦＥＴのゲート電極に接続したことに’ｌ！ｆ徴
とする財計請求の１記囲第１項記依の定′−流回路。 （６１−ｎ’１Ｊｉｊ己スレッシュホールド′祇圧供趙
回路が前記第ろと第４の１φＯＳ Ｆ ＲＴ娑直列に接
１航した回路によって兼ねらｎ 、、Ｌｍ ｉｉ己ム化
３と第４のＭＯＳ ＦＥＴの接続点が削韻スレツノユホ
ールド電圧供ん回路の出力として前記第５のｋｔ＋ Ｏ
ＳＦ ＲＴのゲート電極に接続したことに何伝とする峙
計謂氷の範囲第１狽記戦の定′亀滝回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21528482A JPS59105116A (ja) | 1982-12-07 | 1982-12-07 | 定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21528482A JPS59105116A (ja) | 1982-12-07 | 1982-12-07 | 定電流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59105116A true JPS59105116A (ja) | 1984-06-18 |
| JPH0370808B2 JPH0370808B2 (ja) | 1991-11-11 |
Family
ID=16669765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21528482A Granted JPS59105116A (ja) | 1982-12-07 | 1982-12-07 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59105116A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63303411A (ja) * | 1987-01-16 | 1988-12-12 | Hitachi Ltd | 半導体回路 |
| JPH027866A (ja) * | 1988-06-21 | 1990-01-11 | Matsushita Electric Ind Co Ltd | 電源電圧変換回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS554647A (en) * | 1978-06-27 | 1980-01-14 | Nippon Precision Saakitsutsu Kk | Constant voltage circuit |
-
1982
- 1982-12-07 JP JP21528482A patent/JPS59105116A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS554647A (en) * | 1978-06-27 | 1980-01-14 | Nippon Precision Saakitsutsu Kk | Constant voltage circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63303411A (ja) * | 1987-01-16 | 1988-12-12 | Hitachi Ltd | 半導体回路 |
| JPH027866A (ja) * | 1988-06-21 | 1990-01-11 | Matsushita Electric Ind Co Ltd | 電源電圧変換回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0370808B2 (ja) | 1991-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0327934B2 (ja) | ||
| JPS6329854B2 (ja) | ||
| US20060033557A1 (en) | Reference circuit | |
| CN105094206B (zh) | 偏置电路 | |
| JPS59105116A (ja) | 定電流回路 | |
| CN108983858A (zh) | 一种高电源抑制比耗尽基准电压源 | |
| JP3322357B2 (ja) | 定電圧発生回路 | |
| JP2541296B2 (ja) | 相補型ｍｉｓｆｅｔ集積回路 | |
| JPS62271458A (ja) | 半導体集積回路 | |
| JPS5849813B2 (ja) | 温度検出回路 | |
| JPS6273755A (ja) | 電源電圧降下回路 | |
| JPS6272019A (ja) | 基準電圧発生回路 | |
| JPS62104313A (ja) | 半導体集積回路装置 | |
| JPS6277620A (ja) | 定電流回路 | |
| JPS62239216A (ja) | 定電流回路 | |
| JPS60139020A (ja) | 電圧変換回路 | |
| JPS6312010A (ja) | 中間電位生成回路 | |
| JPS5996763A (ja) | 半導体集積回路 | |
| JPS61110217A (ja) | 定電圧回路 | |
| JPH02122315A (ja) | 半導体装置 | |
| JPH0317714A (ja) | 基準電圧回路 | |
| JPH09237126A (ja) | 定電圧回路 | |
| JPS61242419A (ja) | 三値入力弁別回路 | |
| JPS58215135A (ja) | 三値入力回路 | |
| JPS59191627A (ja) | 定電流回路 |