JPS59100674A - ピ−ククランプ回路 - Google Patents

ピ−ククランプ回路

Info

Publication number
JPS59100674A
JPS59100674A JP57209372A JP20937282A JPS59100674A JP S59100674 A JPS59100674 A JP S59100674A JP 57209372 A JP57209372 A JP 57209372A JP 20937282 A JP20937282 A JP 20937282A JP S59100674 A JPS59100674 A JP S59100674A
Authority
JP
Japan
Prior art keywords
transistor
current
emitter
base
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57209372A
Other languages
English (en)
Inventor
Koichi Hirose
広瀬 幸一
Himio Nakagawa
一三夫 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57209372A priority Critical patent/JPS59100674A/ja
Publication of JPS59100674A publication Critical patent/JPS59100674A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/52Automatic gain control

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Television Receiver Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はピーククランプ回路に係り、特に自動利得制御
の検波回路や映像信号処理等に好適なピーククランプ回
路に関する。
〔従来技術〕
従来のピーククランプ回路は、クランプトランジスタの
ベース・エミッタ間電圧C以下VBEと記す)がトラン
ジスタの電流増幅率C以下hFBと記す)に依存してお
夛、この補償が十分でないためにhFEばらつきや温度
変化に対して性能が不十分という問題があった。
以下、−例を用いて従来の問題を説明する。
第1図は、従来のピーククランプ回路全用因たAGC回
路を示したものであり、集積回路に適した回路である。
1は信号入力端子、2は可変利得増幅器、3は信号出力
端子、4は利得制御信号入力端子、5は検波回路である
。可変利得増幅器2の利得は検波回路5から端子4に供
給される制御信号によシ制御される。検波回路5は、可
変利得増幅器2の出力信号のレベルの大きさに応じて可
変利得増幅器2の利得を制御する制御信号を発生する回
路である。検波回路5の出力は、可変利得増幅器2の利
得制御信号入力端子4に供給され、可変利得増幅器2と
検波回路5とで自動利得制御回路を構成している。
次に検波回路5の動作を簡単に説明する。検波回路5は
、2つの入力に直流電圧差を持たせたトランジスタ8と
9から成る差動増幅器の一方の入力に、可変利得増幅器
2の出力をコンデンサ18ヲ介して信号のピークをクラ
ンプした信号を供給している。第2図に示すようにトラ
ンジスタ90ベース電圧(α)をトランジスタ80ベー
ス電圧よυ高く設定しておくと、トランジスタ8のベー
スには下側尖端がクランプされた信号(Alが供給され
るため、信号の上側ピーク電圧がトランジスタ90ベー
ス電圧と概略同じ値になるような振幅が検波回路5に入
力されるとトランジスタ8がオンするようになる。差動
増幅器のトランジスタ8の出力はトランジスタ10゜ト
ランジスタ11ヲ介してトランジスタ14と抵抗25の
直列回路に伝達される。該直列回路の一端は、外部端子
20に接続され、端子20にはフィルター用のコンデン
サ19がアース間に接続されている。容量19で信号の
交流分を取シ除き直流電圧を取り出し、この電圧がトラ
ンジスタ150ペースに導かれ、トランジスタ15のコ
レクタは可変利得増幅器2の利得制御入力端子4に接続
されている。トランジスタ15のコレクタ電流で可変利
得増幅器の利得が制御される。
トランジスタ8.9から成る差動増幅器の利得が大きく
、可変利得増幅器の制御感度が太きいと、可変利得増幅
器2の出力電圧は差動増幅器の2つの入力の直流電圧オ
フセットt(Vo)でほとんど決定さ゛れる。このオフ
セット量のばらつきを小さく抑えるべく、トランジスタ
8ト9のベース電圧は、電圧V、なる定電圧源16と電
圧V、なる定電圧源17からそれぞれ2つのトランジス
タのベース・エミッタ間電圧C以下VIEと記す、)だ
け電圧降下した電圧にバイアスされ。
はぼ対称な回路構成で設計されて因る。そしてトランジ
スタ7とトランジスター3.トランジスタ6とトランジ
スター2に同じ電流を流すように設計すれば両者のトラ
ンジスタのVnxハm’x、温度変化に対してもトラン
ジスタ8とトランジスタ9のベース電圧のオフセット量
は一定に保たれる。
ところで、トランジスタ60VBEはクランプ時の電流
を考慮する必要がある。クランプ期間にトランジスタ乙
に流れる電流は、クランプ期間以外に流れるトランジス
タ7のべ−X1itR、!:4 。
(1+N)の積に等しI、−h(Nは非クランプ期間と
クランプ期間の比)、信号が正弦波の場合、クランプ期
間と非クランプ期間の割合は約1:4である事が観測さ
れた。従って、トランジスタ7の定常ベース電流が1μ
Aであるとすれば、クランプ時トランジスタ6に流れる
電流は5μAである。このクランプ電流はトランジスタ
7のルFHに関係するため、 hFBがかわるとクラン
プ電流力力わシ、従ってトランジスタ6のVBEがかわ
る。一方、トランジスタ12のエミッタ電流はVsEn
/R,(Vnz+sはトランジスタ13のVBE 、 
R,は抵抗27の値)で決まるが、この値はトランジス
タのんFHに依存しない、このため、hFBの変化によ
ってトランジスタ8とトランジスタ90ベース電圧オフ
セ・ソト量(札)がかわることになり。
可変利得増幅器2の出力レベルがかわることに女る。h
FKが大きな温度依存性をもつことと。
さらに、トランジスタ12とトランジスタ6の電流が同
一でなくなるためVBEの温度特性が一致しなくなるこ
とから、出力レベルが温度依存性を持つという欠点もあ
る。
また、従来のピーククランプ回路はクランプトランジス
タのVBEのばらつき補償が不十分なため、クランプさ
れた信号の直流電圧がhFEや温度によりばらついてし
まうという部組があった。゛ 〔発明の目的〕 本発明は従来の欠点をなくし、トランジスタのhFEや
温度に依存せず、クランプ電圧ばらつきを完全に補償す
るピークランプ回路を提供することにある。
〔発明の概要〕
本発明の特徴は、信号をクランプするトランジスタの電
流と尋しい電流を流すようにしたトランジスタを用いて
クランプ電圧ばらつきを補償するようKした事である。
〔発明の実施例〕
以下1本発明の一実施例を第3図により説明する。第2
図は1本発明によるピーククランプ回路を採用したAG
C回路を示しておシ、集積回路に適した回路である。
1は信号入力端子、2は可変利得増幅器、3は信号出力
端子、4は利得制御信号入力端子、5は検波回路である
。検波回路5はトランジスタ6〜15.30、定電圧源
16.17.コンデンサ1B。
19、定電流源21.31. 32.33、抵抗23〜
25.28゜29、で構成されて込る。20はコンデン
サ19を接続するだめのIC端子を示しておシ、従来と
同じものには同じ符号を記している。
可変利得増幅器2と検波回路5とでAGC回路を構成し
ているのは従来と同じである。概略動作も従来と同じで
あるので説明は省略する。
本発明が従来例と異なるのはピーククランプ回路を含む
検波回路5の構成であシ、以下検波回路5を具体的に説
明する。可変利得増幅器2の出力は検波回路5に供給さ
れ、コンデンサ18を介してトランジスタ6のエミッタ
に入力される。トランジスタ6のベースは電圧V1なる
定電圧源16に接続されている。トランジスタ6のエミ
ッタはトランジスタ7のベースに接続され、トランジス
タ7のエミッタがら差動増幅器を構成するトランジスタ
8のベースに信号が伝達される。差動増幅器を構成する
もう一方のトランジスタ9のベースはトランジスター3
のエミッタに接続され、トランジスター3のベースはト
ランジスタ12のエミッタに、トランジスター2のベー
スは電圧V、なる定電圧源17に接続されている。
トランジスタ30はトランジスター3と互いにベースが
接続されておシ、トランジスター3と共にトランジスタ
12のエミッタ電流を決める電流源となっている。
差動増幅器を構成するトランジスタ8のベースの直流電
圧は、(Vl −VBJ!6 VB均)(たたしVBE
6 #Vn尉ij: ) 5ンジスタ6,7のベース・
エミッタ間電圧)で示される。又トランジスタ9のベー
スの直流電圧は同様に、(V*  ’nxs* Vnz
u ) (ただしVEEIm l VEEImはトラン
ジスタ12.15のベースエミッタ間電圧)で示される
。従ってトランジスタ9.トランジスタ8のベースの直
流電圧オフゞットVOは(V2H仙−Vnh12+VI
Ixe +’mrs十Vn醇)で与えら、 8 。
れる。VEm2とVBE6+VEm3とVBEtが常に
等しければ、オフセット電圧は(Ft ’t )となり
、温度やhFBの影響を受けなくなる。上記条件を達成
するには。
トランジスタ12とトランジスタ6、トランジスタ13
とトランジスタ6のエミッタ電流を等しくする事が必要
である。
トランジスタ13のエミッタ電流は、エミッタに接続さ
れた定電流源32の電流I2に等しい、トランジスタ7
のエミッタ電流は、エミッタに接続された定電流源31
の電流IIに等しい、従ってI、とIs k等しくすれ
ばトランジスタ13とトランジスタ70VBEは等しく
なる1次にトランジスタ12のエミッタ電流とトランジ
スタ6のエミッタ電流について説明する。トランジスタ
7のベデンサ18から何も信号が供給されない時はこの
電流がトランジスタ6のエミッタ電流となる。
ところが、差動増幅器の直流電圧オフセットを決定する
のは、コンデンサ18ヲ介してトランジスタ6に信号が
印加され下側尖端がクランプされる時のレランジスタ6
のエミッタ電流である。
非クランプ期間とクランプ期間の比全Nとすると、クラ
ンプ時のトランジスタ6のエミッタ電流ICLはIHT
 (1+A’)で与えられる。すなわち、トランジスタ
70ベース電流の(1−1−#)倍の電流が流れる。ク
ランプ時、トランジスタ6のVan Id。
上記電流に対応する値となる。
次にトランジスタ12のエミッタ電流につ−て説明する
。トランジスタ12のエミッタにはトランジスタ13と
トランジスタ300ベースが接続すれているので2つの
トランジスタのベース電流の和(l7113 + In
v )がエミッタ電流となる@  (Ijhsはトラン
ジスタのベース電流、Jimはトランジスタ30のベー
ス電流)トランジスタ13のエミッタ電流I、は、トラ
ンジスタ7のエミッタ電流(と等しくなる様に決めるの
は前述の通夛であるため、”taはIIn と等しくな
る。トランジスタ6のクランプ時のエミッタ電流はIv
rC1+N)  であるので、トランジスタ30のベー
ス電流f I my xA’にしてやれば、トランジス
タ12のエミッタ電流とトランジスタ6の工εツタ電流
は等しく々る。
トランジスタのhFEはエミッタ電流が多少かわっても
ほとんど変化しないので、トランジスタ30のエミッタ
電流を決めている定電流源3′5の電fi’st)ラン
ジスタ13のエミッタ電流I、のN倍に設定すれば、ト
ランジスタ300ベース電流はIB3o=NIB、、と
なる、従ってトランジスタ12のエミッタ電流とトラン
ジスタ6のクランプ電流とは等しくなる。
以上の様に、トランジスタ7とトランジスタ13のエミ
ッタ電流は等しくされるのでVBEは互いに等しくなる
。又トランジスタ30のエミッタ電流I、をトランジス
タ7.13のN倍に設定しているため、トランジスタ1
2のエミッタ電流とトランジスタ6のクランプ時のエミ
ッタ電流は等しくされるのでVEEは互いに等しくなる
。トランジスタ12,6のエミッタ電流はトランジスタ
13、30およびトランジスタの1kyxに依存するが
両者の電流比は従来のようにhpxの絶対値には依存せ
ず、ルyxが整合さえしていればその比は、11 。
一定に保たれる。集積回路におりては同一チップ内に近
接して配置されたトランジスタのVBEhpxの整合性
は非常によい、従って差動増幅器の直流電圧オフセット
量はhFEの絶対値ばらつきや温度変化の影響を受ける
事なく一定にする事が可能になる。
第4図は本発明によるAGC回路の他の実施例を示した
ものである。第3図の実施例と異なるのは、クランプ用
トランジスタ6のVER補償をトランジスタ60ベース
側で行なっている事である。電圧源16のアノード側に
トランジスタ36ノエミツタが接続されてお〕、そのベ
ースニハトランジスタ38のベースおよびトランジスタ
37のエミッタが接続されている。トランジスタ38の
エミッタには定電流源35が接続されている。
トランジスタ′56のコレクタにはトランジスタ37の
ベース・コレクタト、トランジスタ6のベースと、電源
VCCとの間に定電流源34が接続されている。クラン
プ用トランジスタ60ベース電圧は(V、+Vnzma
 + ’nest )となシ、(Vnxss * VB
Errはト12 。
ランジスタ36.37のペースエミッタ間電圧)トラン
ジスタ8のベース電圧は(’H+VJlffsa +’
JIJ?S7 ’JIJ+6−Vnxr )で与えられ
る。トランジスタ90ベースには電圧V、なる定電圧源
が接続されているので、差動増幅器を構成するトランジ
スタ9とトランジスタ8の直流電圧オフセットは(V、
 −Vl −VJIA!86+Vnx7−Vnxyr 
+Vnxa )となる、前実施例と同様にVBE&6と
VBE71 VBEBY  とVBE6が常に等しくな
ればオフセット量は安定となる。これはたがいのトラン
ジスタのエミッタ電流を等しくすることで達成される。
トランジスタ36のエミッタ電流は。
通常トランジスタ6とトランジスタ80ベース電流が無
視されるように設計されるため定電流源34の電流I、
にほぼ等しくなる。従って定電流源34の電流I2を定
電流源31の電流11と等しくすればVBE7とvnx
おは等しくなる。一方トランジスタ37のエミッタ電流
は、トランジスタ36とトランジスタ38のベース電流
の和である。トランジスタ38のエミッタ電流すなわち
定電流源35の電流1sf (IixAr)  にすれ
ばこの電流は”’ ”FEsa 十1 N写;)となるm  (h1xms+hxE38はトラ
ンジスタ36゜38のhpx ) )ランジスタロのク
ランプ時の電流ジスタフのhyx )前述の通り同一チ
ップ内ではVBM 、 hFB の整合性は非常によく
、又ImとI、は等しいからトランジスタ6とトランジ
スタ57には同じ電流が流れVBE も等しくなる1以
上の事から、前実施例と同様に差動増幅器のオフセット
量はhFKの絶対値や温度変化の彰l#ヲ受けることな
く常に安定に保たれる。
正弦波入力の場合、Nキ4の実測値が得られたが、この
Nは信号波形により異なる。クランプする信号の波形に
応じてダミートランジスタ(第3図の場合トランジスタ
30、第4図の場合トランジスタ38)に流す電流を変
えてやればよい、この時、hFEが変わる恐れがある場
合は。
hyxが同じになるような電流とした並列接続トランジ
スタの構成にしてもよい、第3図に示した実施例では検
波手段を差動増幅器を用いるものとして説明したが、第
4図に示した実施例ではトランジスタ7のエミッタには
安定な直流電圧を持つ信号が得られるので検波回路だけ
でなく、たとえば映像信号をピーククランプしFM変調
するような磁気記録再生装置の映像信号処理回路に用す
ても好適である。
〔発明の効果〕
以上述べたように本発明によれば、信号をクランプする
トランジスタのVIEと等しい電圧のVBEのトランジ
スタを得られるため、  hpzの絶対値や温度によっ
てかわるクランプトランジスタのVnx k完全に補償
できるピーククランプ回路が実現できる。したがって、
AGC回路の検波回路に用いればhxのばらつきや温度
変化による出力電圧の変動をきわめて小さくできるとい
う効果がある。さらにクランプ電圧の安定化が図れるの
で映像信号音FM変調する前段のクランプ回路に用いれ
ば発振周波数の安定化が図れるという効果もあり、クラ
ンプ回路をもつすべての装置に利用できる。
【図面の簡単な説明】
5 第1図は、従来のピーククランプ回路の問題を説明する
ための回路図、第2図は回路動作を説明するため信号波
形図、第3図は本発明の一実施例を示す回路図、第4図
は本発明の他の実施例を示す回路図である。 2・・・可変利得増幅器  5・・・検波回路6・・・
クランプ用トランジスタ 18・・・クランプ用コンデンサ 、16゜

Claims (1)

  1. 【特許請求の範囲】 1、一端に信号が供給されるコンデンサと、該コンデン
    サの他端にエミッタが接続される第1のトランジスタと
    、ベースが上記第1のトランジスタのエミッタに接続さ
    れクランプされた信号を取り出す第2のトランジスタを
    有するピーククランプ回路において、信号のクランプ期
    間に上記第1のトランジスタに流れるエミッタ電流に等
    しい電流を発生する電流源と、該電流源からエミッタ電
    流が供給される第3のトランジスタとを少なく共具備し
    。 該第3のトランジスタのベース@エミッタ間電圧ニよシ
    上記第1のトランジスタのベース・エミッタ間電圧を補
    償するようにした事を特徴とするピーククランプ回路。 2 上記電流源が第1の電流源と第2の電流源から成シ
    、該第1の電流源の電流は上記第2のトランジスタと等
    しいエミッタ電流を有するトランジスタのベース電流で
    あり、上記第2電流源の電流は上記第1のトランジスタ
    の非クランプとクランプの期間比と上記第2のトランジ
    スタのエミッタ電流の積に等し込エミッタ電流を有する
    少なく共1個以上で構成されるトランジスタのベース電
    流の和である事を特徴とする特許請求の範囲第一項記載
    のピーククランプ回路
JP57209372A 1982-12-01 1982-12-01 ピ−ククランプ回路 Pending JPS59100674A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57209372A JPS59100674A (ja) 1982-12-01 1982-12-01 ピ−ククランプ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57209372A JPS59100674A (ja) 1982-12-01 1982-12-01 ピ−ククランプ回路

Publications (1)

Publication Number Publication Date
JPS59100674A true JPS59100674A (ja) 1984-06-09

Family

ID=16571833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57209372A Pending JPS59100674A (ja) 1982-12-01 1982-12-01 ピ−ククランプ回路

Country Status (1)

Country Link
JP (1) JPS59100674A (ja)

Similar Documents

Publication Publication Date Title
CA1096036A (en) Dynamic transducer biasing signal amplifying circuitry
EP0196906B1 (en) Automatic gain control detection circuit
US5345346A (en) Positive feedback low input capacitance differential amplifier
US4935703A (en) Low bias, high slew rate operational amplifier
US5323121A (en) Folded cascode operational amplifier with gain enhancing base current compensation
EP0124944B1 (en) Peak detector
JP2704245B2 (ja) 基準電圧発生回路
US4216436A (en) High gain differential amplifier
JPS61212933A (ja) 電子光学的トランスジユーサ
JPS60204107A (ja) 増幅装置
JPS6341446B2 (ja)
JPS59100674A (ja) ピ−ククランプ回路
US5424682A (en) Variable gain amplifier circuit
JPH07509825A (ja) 熱による歪みが小さい増幅段
JPH05102755A (ja) 差動増幅器
JP3406468B2 (ja) 定電圧発生回路
JP2722769B2 (ja) 利得制御回路
KR930001882Y1 (ko) 입력 바이어스 전류 제거회로
JPS648954B2 (ja)
JPH0112417Y2 (ja)
JPS6029229Y2 (ja) 差動増幅器
KR960008145Y1 (ko) 전류원 회로
JPH0346574Y2 (ja)
JP2567869B2 (ja) 電圧/電流変換回路
JPS6175613A (ja) 振幅制限回路