JPS59100653A - ポ−リングアドレス選択方式 - Google Patents
ポ−リングアドレス選択方式Info
- Publication number
- JPS59100653A JPS59100653A JP57210132A JP21013282A JPS59100653A JP S59100653 A JPS59100653 A JP S59100653A JP 57210132 A JP57210132 A JP 57210132A JP 21013282 A JP21013282 A JP 21013282A JP S59100653 A JPS59100653 A JP S59100653A
- Authority
- JP
- Japan
- Prior art keywords
- address
- buffer
- register
- microprocessors
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 7
- 238000010187 selection method Methods 0.000 claims description 5
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
四 発明の技術分野
本発明にダブルポーリングシステムにおいて回線接続の
ために用いる回線処理装置のアドレス選択方式に関する
。
ために用いる回線処理装置のアドレス選択方式に関する
。
但)技術の背景
例えば、競馬等に用いられる投票券発売システムにおい
ては、1台の端末制御装置と約80台の端末装置との間
でポーリング方式によるデータの送受信をおこなってい
るが、ポーリング周期の短縮あるいは故障によるシステ
ムダウンの回避等を目的として、端末制御装置に2台の
制御用コンピュータを備え、いわゆるダブルポーリング
方式によるデータの授受をおこなっている。
ては、1台の端末制御装置と約80台の端末装置との間
でポーリング方式によるデータの送受信をおこなってい
るが、ポーリング周期の短縮あるいは故障によるシステ
ムダウンの回避等を目的として、端末制御装置に2台の
制御用コンピュータを備え、いわゆるダブルポーリング
方式によるデータの授受をおこなっている。
このようなシステムを回線接続する場合、端末制御装置
と複数台の端末装置との間に回線処理装置を設け、複数
台の端末装置のインタフェースの制御を訃こなうのであ
るが、前記インタフェースの制御をおこなうためには回
線処理装置はポーリングをうけている端末装置のアドレ
スを常に保持しなければならない。
と複数台の端末装置との間に回線処理装置を設け、複数
台の端末装置のインタフェースの制御を訃こなうのであ
るが、前記インタフェースの制御をおこなうためには回
線処理装置はポーリングをうけている端末装置のアドレ
スを常に保持しなければならない。
(Q 従来技術と問題点
前記回線処理装置においてポーリングをうけている端末
装置のアドレスを堂に4稗す八憑色シIて、従来2回線
処理装置内に端末装置毎のマイクロプロセッサを設ける
という方法が知られている。
装置のアドレスを堂に4稗す八憑色シIて、従来2回線
処理装置内に端末装置毎のマイクロプロセッサを設ける
という方法が知られている。
しかし、このような方法によると2例えば前記投票券発
売システムにおいては80台ものマイクロプロセッサを
用いることになり、これに伴って回路が膨大となり、し
たがってまた信頼性が低下するという欠点がある。
売システムにおいては80台ものマイクロプロセッサを
用いることになり、これに伴って回路が膨大となり、し
たがってまた信頼性が低下するという欠点がある。
(D) 発明の目的
本発明の目的は、前記回線処理装置において。
多数のマイクロプロセッサを用いることなく、シたがっ
て信頼度を低下することのないアドレス選択方式を提供
することを目的とする。
て信頼度を低下することのないアドレス選択方式を提供
することを目的とする。
(ト) 発明の構成
本発明になるポーリングアドレス選択方式は。
ダブルポーリング方式による端末制御装置の制御をうけ
る複数の端末装置毎に設けられ前記端末制御装置が送出
するデータを受信する受信部と、前記複数の受信部の各
々に設けられ受信データを一時記憶するバッファと、前
記複数のバッファのいずれかを選択するマルチプレクサ
と、前記マルチプレクサが選択すべきバッファを前記端
末装置毎に与えられるアドレスによって記憶するレジス
タと、前記複数の受信部のうちデータ受信中の受信部に
対応する端末装置に与えられているドレスを前記レジス
タに書込む書込手段とを備えるものである。
る複数の端末装置毎に設けられ前記端末制御装置が送出
するデータを受信する受信部と、前記複数の受信部の各
々に設けられ受信データを一時記憶するバッファと、前
記複数のバッファのいずれかを選択するマルチプレクサ
と、前記マルチプレクサが選択すべきバッファを前記端
末装置毎に与えられるアドレスによって記憶するレジス
タと、前記複数の受信部のうちデータ受信中の受信部に
対応する端末装置に与えられているドレスを前記レジス
タに書込む書込手段とを備えるものである。
(F′)発明の実施例
以下本発明の要旨を図示実施例によって具体的に説明す
る。
る。
第1図は本発明の適用対象例を示し1は2台のマイクロ
プロセッサ(MPU)2を備えダブル科リング方式によ
って80台の端末の制御をおこなう端末制御装置、3は
2台のマイクロプロセッサ4と2進同期アダプタ(BS
A)6を備える回線処理装置である。
プロセッサ(MPU)2を備えダブル科リング方式によ
って80台の端末の制御をおこなう端末制御装置、3は
2台のマイクロプロセッサ4と2進同期アダプタ(BS
A)6を備える回線処理装置である。
第2図は本発明を第1図に示す回線処理装置3に適用す
る場合の一実施例のシステムブロック図を示し、第1図
と共通する符号は同一対象物を表わすほか、7は端末制
御装置1の制御をうけろ80台の端末装置(図示せず)
毎に設けられ端末装置3− が送出するデータを受信する受信部、8は80台の受信
部7の各々に設けられ受信データを一時記憶するバッフ
ァ、9と10T:それぞれ80台のバッファ8のいずれ
かを選択するマルチプレクサ。
る場合の一実施例のシステムブロック図を示し、第1図
と共通する符号は同一対象物を表わすほか、7は端末制
御装置1の制御をうけろ80台の端末装置(図示せず)
毎に設けられ端末装置3− が送出するデータを受信する受信部、8は80台の受信
部7の各々に設けられ受信データを一時記憶するバッフ
ァ、9と10T:それぞれ80台のバッファ8のいずれ
かを選択するマルチプレクサ。
11と12はそれぞれマルチプレクサ9と10が選択す
べきバッファ8を80台の端末装置毎に与えられている
アドレスによって記憶するレジスタ。
べきバッファ8を80台の端末装置毎に与えられている
アドレスによって記憶するレジスタ。
13と14はそれぞれマルチプレクサ9と10が選択し
たバッファ8の記憶データを1列に読出して並列に変換
する変換部、15と16と17は80台の受信S57の
うちデータ受信中の受信部に対応する端末装置に与えら
れているアドレスをレジスタ11と12VC書込むため
の書込手段を構成し。
たバッファ8の記憶データを1列に読出して並列に変換
する変換部、15と16と17は80台の受信S57の
うちデータ受信中の受信部に対応する端末装置に与えら
れているアドレスをレジスタ11と12VC書込むため
の書込手段を構成し。
15はレジスタ11と12がいずれもアドレス書込可能
な状態にあるときレジスタ11と12に同じアドレスが
書込まれるのを防止するために予め決定した書込優先順
位を格納するメモIJ、16U80台のバッファ8のう
ち受信データの書込みを=4− と12に書込むための制御をおこなう制御部、17は8
0台の端末装置に与えられているアドレスを発生するカ
ウンタである。
な状態にあるときレジスタ11と12に同じアドレスが
書込まれるのを防止するために予め決定した書込優先順
位を格納するメモIJ、16U80台のバッファ8のう
ち受信データの書込みを=4− と12に書込むための制御をおこなう制御部、17は8
0台の端末装置に与えられているアドレスを発生するカ
ウンタである。
以上のような構成において、80台の受信部7のうち同
時にデータを受信する受信部は2台以下である。
時にデータを受信する受信部は2台以下である。
制御部16は前記データを受信する受信部を検出しカウ
ンタ17が該受信部に対応するアドレスを発生したとき
、レジスタ11あるいは12に対しアドレス書込制御信
号を発生し、このとき、カウンタ17が発生したアドレ
スがレジスタ11あるいは12に書込まれる。
ンタ17が該受信部に対応するアドレスを発生したとき
、レジスタ11あるいは12に対しアドレス書込制御信
号を発生し、このとき、カウンタ17が発生したアドレ
スがレジスタ11あるいは12に書込まれる。
マルチプレクサ9と10は、それぞれ、レジスタ11あ
るいは12に書込まれたアドレスによって指定されるバ
ッファを選択し、該バッファに記憶されている受信デー
タは、それぞれ、変換部13と14ひよびマイクロプロ
セッサ4と5とを介して2進同期アダプタ6に導かれる
。
るいは12に書込まれたアドレスによって指定されるバ
ッファを選択し、該バッファに記憶されている受信デー
タは、それぞれ、変換部13と14ひよびマイクロプロ
セッサ4と5とを介して2進同期アダプタ6に導かれる
。
ば端末装置が80台であっても2台のマイクロプロセッ
サを用いろのみで回線制御をおこなうことができる。
サを用いろのみで回線制御をおこなうことができる。
(Q 発明の詳細
な説明したように2本発明によれば多数のマイクロプロ
セッサを用(へることなく、シたが〕C1偏頼度の低下
を生ずることのないアドレス選択方式を碍ることができ
る。
セッサを用(へることなく、シたが〕C1偏頼度の低下
を生ずることのないアドレス選択方式を碍ることができ
る。
第1図は本発明の適用対象例の要部、また第2図は本発
明一実施例のシステムブロック図を示しlは端末制御装
置、7は受信部、8はバッファ。 9と10はマルチプレクサ、11と12にレジスタ、1
51dメモリ、16は制御部、1 ’7inウンタであ
る。 7−
明一実施例のシステムブロック図を示しlは端末制御装
置、7は受信部、8はバッファ。 9と10はマルチプレクサ、11と12にレジスタ、1
51dメモリ、16は制御部、1 ’7inウンタであ
る。 7−
Claims (1)
- ダブルポーリング方式による端末制御装置の制御をうけ
る複数の端末装置毎に設けられ前記端末制御装置が送出
するデータを受信する受信部と、前記複数の受信部の各
々に設けられ受1gデータを一時記憶するバッファと、
前記バッファのいずれかを選択するマルチプレクサと、
前記マルチプレクサが選択すべきバッファを前記端末装
置毎に与えられているアドレスによって記憶するレジス
タと、前記複数の受信部のうちデータ受信中の受信部に
対応する端末装置に与えられているアドレスを前記レジ
スタに書込む書込手段とを備えること特徴とするポーリ
ングアドレス選択方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57210132A JPS59100653A (ja) | 1982-11-30 | 1982-11-30 | ポ−リングアドレス選択方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57210132A JPS59100653A (ja) | 1982-11-30 | 1982-11-30 | ポ−リングアドレス選択方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59100653A true JPS59100653A (ja) | 1984-06-09 |
Family
ID=16584313
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57210132A Pending JPS59100653A (ja) | 1982-11-30 | 1982-11-30 | ポ−リングアドレス選択方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59100653A (ja) |
-
1982
- 1982-11-30 JP JP57210132A patent/JPS59100653A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4591977A (en) | Plurality of processors where access to the common memory requires only a single clock interval | |
US6766386B2 (en) | Method and interface for improved efficiency in performing bus-to-bus read data transfers | |
US5918070A (en) | DMA controller with channel tagging | |
JPS6242306B2 (ja) | ||
JPH08314854A (ja) | データ転送システムおよびこれに関連する装置 | |
EP0245346A1 (en) | Method and apparatus for interfacing between analog signals and a system bus | |
EP0067519B1 (en) | Telecommunications system | |
EP0587370A1 (en) | Method and apparatus for software sharing between multiple controllers | |
JPS59100653A (ja) | ポ−リングアドレス選択方式 | |
JPH05233560A (ja) | 多重プロセッサ回路用プロセッサ間連絡システムおよびその方法 | |
US4630197A (en) | Anti-mutilation circuit for protecting dynamic memory | |
KR940003385B1 (ko) | 비데오 갱신 장치를 가진 컴퓨터 워크스테이션 | |
KR0167169B1 (ko) | 데이타 송수신장치 | |
JPS6217879Y2 (ja) | ||
JPS6367702B2 (ja) | ||
JPH11134287A (ja) | 入出力バスデータ転送装置 | |
JPH07319840A (ja) | マルチcpu装置 | |
JP2821176B2 (ja) | 情報処理装置 | |
US7093053B2 (en) | Console chip and single memory bus system | |
JPH07109599B2 (ja) | 処理システムの情報転送装置 | |
JPS61262870A (ja) | バス制御方式 | |
JPS6019023B2 (ja) | デ−タ処理装置 | |
JPS61292765A (ja) | デ−タ転送方式 | |
JPS61166666A (ja) | 情報処理システム | |
JPS5831437A (ja) | デ−タ受信装置 |