JPS589476A

JPS589476A - キー信号調整装置

Info

Publication number: JPS589476A
Application number: JP56107421A
Authority: JP
Inventors: Yoshikazu Yamamoto; 嘉一山本
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1981-07-09
Filing date: 1981-07-09
Publication date: 1983-01-19
Also published as: AU8565082A; JPH0239153B2; AU557901B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発明は、デジタルクロマキー装置、デジタルモーン
タージュ装置などのデジタルビデオ信号処理装置に適用
できるキー信号調整装置に関する。

これらのビデオ信号処理装置では、１枚の画像のうちの
一部の領域と対応したキー信号を形成する必要がある。

周知のクロマキー装置は、第１図に示すような構成のも
のとされている。同図において、ｆｌ）　（２）は前景
及び背景の夫々を撮影するカラーテレビジョンカメラ、
（３１（４）は前景カラービデオ信号及び背景カラービ
デオ信号が供給されるゲート回路、（５）はこのゲート
回路ｆ３）　ｆ４）に対するキー信号を発生するキー信
号発生回路、（６）はゲート回路（３）　（４）の出力
を混合して出力端子（７）に導く混合回路である。第２
図Ａに例示するように、バックカラー例えば青の塗料が
ぬられたバックスクリーン（８）の前に被写体（９１′
（例えば人物）が位置する前景α呻がカラーテレビカメ
ラ（１）で撮影され、キー信号発生回路（５）において
、との前景カラービデオ信号中の３原色成分（Ｒ＋ｑ、
Ｂ）を演算し、色相差を振幅差に変換することによりキ
ー信号が形成される。つまり、第２図Ｃに示すように、
被写体（９）の部分のみでゲートオンとするキー信号が
形成され、これがゲート回路（３）Ｋ供給され、他方、
第２図ＤＫ示すように、被写体（９）以外の部分のみで
ゲートオンとするキー信号が形成され、これがゲート回
路（４）に供給される。したがってテレビジョンカメラ
（２）で撮影される第２図Ｂに示す背景０υのうちで、
被写体（９）の部分が除かれた第２図Ｅに示す画像の信
号がゲート回路（４）から発生し、ゲート回路（３）か
らの被写体（９）と対応する信号とミキサー（６）で混
合されることにより、出力端子（力には、第２図Ｆに示
すように被写体（９）が背景α１）にはめ込まれた画像
の信号を得ることができる。

かかるクロマキー装置において、発生されたキー信号の
エツジ部は、バックスクリーン（８）と被写体（９）と
の境界と必ずしも対応しない。そこで、キー信号のエツ
ジ部のタイミングを調整することが必要となる。

この発明は、ビデオ信号がデジタル化されており、発生
したキー信号もデジタルの場合に、デジタルキー信号の
前エツジ及び後エツジの各タイミングを任意のものに調
整することができるようにしたものである。また、この
発明は、エツジ部のタイミングを、デジタルキー信号の
サンプリング周期の整数倍に限らず、このサンプリング
周期の１周期より小さい範囲で調整できるデジタルキー
信号調整装置の実現を目的とするものである。これば、
合成画像において、被写体（９）と背景αυとの境界部
であって、被写体（９）の側にバックカラーが残るカラ
ーフリンジを有効に防止することができる。

以下、この発明をＹ　、Ｕ　、Ｖ信号系のデジタルビデ
オ信号を対象とするデジタルクロマキー装置に対して適
用した一実施例について図面を参照して説明する。

デジタルクロマキー装置の全体の構成を示す第３図にお
いて、（Ｉ２１は、前景カラービデオデータＦＧ、ＶＩ
Ｄと背景カラービデオｆ−ｆｉＢＧ、ＶＩＤとが夫々の
タイミング基準信号ＴＲ８と共に供給サレるインターフ
ェースである。このカラービデオデータは、カラーテレ
ビジョンカメラの出力（”　ｔ　Ｇ　＋　Ｂ）をマトリ
ックス演算することで形成された輝度信号￥１色差信号
Ｕ、Ｖを例えば（１４：　７　：　７　）の比のサンプ
リング周波数でサンプリングしてなる各成分からなるも
のである。

インターフェースａ２は、各々のタイミング基準信号Ｔ
′ｆＬＳからデコードされたタイミング信号（水平同期
信号、垂直同期信号等）をみて、２つのカラ＝　ビデオ
デーｆｉＦＱ、ＶＩＤ及びＢＧ、ＶＩＤの位相を適切な
ものとし、後段に出力する。

α３）は、バックカラーデータ形成回路である。前景カ
ラービデオデータＦ（３，７ｉＤからバックカラーデー
タが形成され、このバックカラーデータがキー信号形成
回路ａ４及びカラーキャンセラーα６）に供給される。

キー信号形成回路Ｑ４）は、バックカラーデータと前景
カラービデオデータＦＧ、ＶＩＤとの対応する１サンプ
ル毎に比較演算し、所定レベルのキー信号を発生するも
のである。このように発生したキー信号そのものは、外
乱を多く含んでいて、そのままでは使用できないので、
後述するように、キープロセッサαりにおいて、クリッ
プ、このクリップ出力のエツジタイミングの調整、ゲイ
ンの調整等の波形整形処理が施され、キープロセッサ０
勺からキー信号ＫＥＹが得られる。

カラーキャンセラーθｅは、このキー信号ＫＥＹなもと
に、前景カラービデオデータＦ’Ｇ、ＶＩＤ中からバッ
クカラーを取り除く。例えば被写体（９）が透明な場合
に、透けて見えるバックカラーが除去される。具体的に
は、パックカラーデータをキー信号ＫＥＹで振幅変調し
、この変調出力を前景カラービデオデータＦＧ、ＶＩＤ
から減算するようになされる。このバックカラーの除去
は、Ｕ及びＶの信号だけについてなされ、輝度信号Ｙは
、単に通過するだけである。

このカラーキャンセラーαＱには、遅延回路（１７）を
介して前景カラービデオデータＦＧ、ＶＩＤが供給され
る。キープロセッサＱ５１における前述の波形処理に要
する時間に相当する遅延量を遅［回路（＋７）が有して
いる。

そして、カラーキャンセラーＱｆ９の出力ＣＡＮ、ＶＩ
Ｄと背景カラービデオデータＢＧ、ＶＩ］）とがミキサ
ー０種に供給され、キー信号ＫＥＹをもとにして両者の
ミキシングが行なわれる。このミキシングは、２つのカ
ラービデオデータＣＡＮ、ｖＩＤとＢＧ、■よりとを単
にスイッチングして出力する方法の他に、両者の境界に
おいて、一方のレベルを徐々に減少させると共に、他方
のレベルを徐々に増大させるクロスフェードの方法を用
いることができる。このミキサー（１８）の出力は、デ
ジタルフィルタ（１！１を介してインターフェース（２
０）に供給される。デジタルフィルタ０は、ミキサーａ
〜の出力の波形を整えるためのものである。

インターフェース（２■は、カラーキャンセラー（１６
）から色消しがされたＣＡＭ、ＶＩＤとテジタルフィル
タ翰からの合成カラービデオデータＫＹＤ、ＶＩＤと、
夫々のタイミング基準信号と、キー信号Ｋ　Ｅ　Ｙとを
外部に出力するためのものである。

更に、マイクロプロセッサ■υ、ＣＲＴモニター（２つ
及びコンソール（２３）が設けられており、コンソール
ｔ２３からのユーザーのキー人力を翻訳してシステム内
部に伝達したり、各回路ブロックにおいて必要とされる
演算処理を行なったりできるようにされている。

上述のデジタルクロマキー装置は、色差データのサンプ
リングレートに対応する周波数のサンプる。

キー信号発生回路ａ（イ）における処理としては、いく
つかの方法があるが、例えば第４図に示すように、（ｕ
、ｖ）色度座標上においてバックカラーと対応する参照
点（Ｕｏ　＋　Ｖｏ　）を指定し、この参照点（Ｕｏ＋
Ｖｏ）をもとに考えられた新たな座標に対する前景カラ
ービデオデータＦＧ、ＶＩＤの瞬時値（Ｕ、Ｖ）の射影
成分ｘ、ｙの１次結合（Ｋ＝　Ｉｘｌ　＋ｌｙｌ　）を
演算するととでキー信号を発生するようにされている。

ここでｘ　＝　（Ｕ−Ｕｇ　）ｃｏｓθ十（Ｖ−Ｖｏ）８１１
１θＹ−（Ｖ−ＶＯ）ｃｏｓθ−（Ｕ−ＩＪ（１）ｓｉ
ｎθである。

第５図は、キープロセッサ（１５１の構成を示すもので
、キー信号発生回路α４からのキー信号Ｋがクリップ回
路（財）及び（ハ）に供給される。クリップ回路０２４
）は、ハードキーイングのためのキー信号ＨＫＦｌｔＹ
を形成し、クリップ回路Ｃ５１は、ソフトキーイングの
ためのキー信号Ｓ　Ｋ　Ｅ　Ｙを形成し、一方のキー信
号ＨＫＥＹがノンアディティブミキサー（ハ）及びセレ
クタ（ハ）に供給され、他方のキー信号Ｓ　Ｋ　Ｅ　Ｙ
が移相回路（２６）を介して同様にノンアディティブミ
キサー（３）及びセレクタＩ２８１に供給される。ノン
アデテイブミキサー（２７）は、２つのキー信号ＨＫＥ
Ｙ　、８ＫＢＹの値を比較して大きい方の何れかを出力
するものである。

セレクタｃ！樽から出力されるキー信号がエツジタイミ
ング調整回路（ハ）に供給され、そのエツジ即ち勾配を
持つ部分のタイミングが調整される。このエツジタイミ
ング調整回路＜２１は、第６図人に示すようなりロック
のサンプリング周期ｔを単位とする調整と、この周期を
以内の調整とを行なうことができる構成とされている。

調整のモードとしては、第６図Ｂに示すようＫ、クロッ
ク周期ｔの単位でキー信号を平行移動させるシフトモー
ドと、第６図Ｃに示すように、クロック周期ｔの単位で
エツジを内側にすぼませる（圧縮）又は外側にふくらま
せる（拡大）ような粗調整と、第６図りに示すように、
エツジをクロック周期を以内で圧縮、する微調整とがあ
る。このエツジタイミング調整回路（ハ）については、
後に詳述する。

エツジタイミング調整回路ＣＩ’ｌから出力されるキー
信号がフィルターを介してキー信号ＫＥＹとして取り出
される。このフィルターは、前段までのキー信号処理に
おける量子化誤差の影響を軽減し、またミキサー０８）
において、キー信号ＫＥＹでビデオ信号を変調する際に
折り返し雑音が生じないように、キー信号の・帯域を制
限する。

上述のようなキープロセッサ（１５１における制御及び
演算処理のために、■１０コントローラＧυを介された
データ、アドレスと制御信号とが各回路に供給されてい
る。

ハードキーイング及びソフトキーイングについて、第７
図を参照して簡単に説明する。例えばバックスクリーン
（８）の前に透明なコツプが被写体（９）としておかれ
ている前景ａ〔を撮影する場合、コツプの中央部では、
バックカラーが透けて見えるため、第７図人に示すよう
に被写体（９）の輪郭と対応して大レベルとなり、その
中央部でレベルがやや小となるキー信号Ｋがキー信号形
成回路α滲から生じる。第７図では、説明の都合」二、
信号をアナログ波形によって示しているが、前述のデジ
タルクロマキー装置では８ビツトからなる１サンプルが
サンプリング周期ｔで順次位置するデータである。

そして、クリップ回路（財）では、ベースクリップレベ
ル量３Ｌ及ヒヒーククリップレベルＰ　Ｌ　ｈ　’ｒ−
スレショルドレベルとするクリップ動作がなされて、第
７図Ｂに示すようなハードキーイング用のキー信号ＨＫ
　Ｅ　Ｙが形成される。また、クリップ回路（２ツでは
、ペースクリップレベルＢＬ及びピーククリップレベル
ＰＬｓ　（）ＰＬｈ　）をスレショルドレベルとするク
リップ動作がなされて、第７図Ｃに示すようなソフトキ
ーイング用のキー信号５ＫＥＹが形成される。このよう
に、ソフトキーイングは、透明な被写体（９）の場合に
透けて見えるバンクカラー又は被写体（９）に映るバッ
クスクリーンの反射光と良く照応したキー信号を形成す
ることができる。

第８図は、キー信号ＫＥＹ−＆用いてなされるカラーキ
ャンセル及びミキシングの原理的な構成な示−している
。まず、キー信号ＫＥＹは、その最低値から最大値まで
のレベル範囲を１とし、その瞬時値の相対レベルをｋと
するとき、演算回路（３功に供給されることにより、（
１−ｋ　）のものに変換される。第７図ＣＫ示すキー信
号８ＫＥＹを例にすれば、同図りに示すキー信号８　Ｋ
　Ｅ　Ｙ’に変換される。このキー信号ＫＥＹは、掛算
器０９に供給され、パックカラーデータ形成月路（＋３
）からのバックカラー信号ＤＢを変調する。この掛算器
（３階の出力が減算器Ｃ３４）に供給され、前景カラー
ビデオデータＰＧ、ＶＩＤより減算される。したがって
減算器（２）からは、カラービデオデータＦ’Ｇ、ＶＩ
］）のうちで被写体（９）と対応し、且つ被写体（９）
中のバックカラーが除去されたビデオデータＣＡＮ　、
　Ｖ　Ｉ　Ｄが発生する。上述の動作は、第３図におけ
るカラーキャンセラーαｅにおいてなされるものに他な
らない。

また、掛算器Ｃ３５１においてビデオデータＣＡＮ、Ｖ
ＩＤがキー信号ＫＥＹによって変調されると共に、掛算
器０６）において背景ビデオデータＢＧ、ＶＩＤがキー
信号ＫＥＹ’によって変調され、両掛算器Ｃ３５（至）
の出力が加算器０７）において加算される。この出力ビ
デオデータＫＹＤ　、　Ｖ　Ｉ　Ｄは、前述のような透
明な被写体（９）の場合に、背景画像が透けて見えるも
のとなる。また、キー信号ＫＥＹのエツジの持つ勾配に
よって被写体（９）と背景（ｌυとの境界では、一方か
ら他方への画像の切換わりが徐々になされるクロスフェ
ードが行なわれ、画像の境界を自然な感じとすることが
できる。

キープロセッサ（１５１に含まれるエツジタイミング調
整回路（ハ）について、第９図を参照して詳述する。

このエツジタイミング調整回路（２）は、セレクタ（ハ
）から供給される１サンプル８ビツトのデジタルキー信
号ＫＥＹをシフト及び粗調整回路側に供給し、その後段
に破線で囲んで示す微調整回路０Ｉを設ける構成とされ
ており、これらに対して共通の制御ロジック回路（４Ｇ
が設けられている。この制御ロジック回路（４１には、
マイクロブ四セッサからのデータ及び制御信号が工１０
コントロール回路Ｃ３１）を介して供給され、シフト量
、粗調整オン／オフ、微調整オン／オフ、拡大又は圧縮
の切替、調整量など〜が制御される。

まず、シフト及び粗調整回路（２）について説明すると
、これには、３個のＲＡＭ（Ｑ（４■（４４）が設けら
れている。この例では、最大で４クロック周期のシフト
或いは調整を可能としているので、夫々のＲＡＭが４サ
ンプル分の容量を有するものとされている。

ＲＡＭ（４３１はシフトモードのためのもので、ＲＡＭ
（４３は前エツジの粗調整のためのもので、几ＡＭ（４
４）は後エツジの粗調整のためのものである。ＲＡ　Ｍ
　（４２１（４３１（４４）は、制御ロジック回路ｆ４
１で形成された１°込アドレスＷＡによって共通に書込
動作が制御される。

また、ＲＡＭ（４２には、制御ロジック回路（４１で形
成された読出アドレス１′ｔＡｏが与えられる。ＲＡＭ
は、１メモリーサイクル内で書込及び読出が可能とされ
ており、ＲＡＭ（４２のアドレス制御について、書込ア
ドレスＷＡと読出しアドレス１（ＡＱとに差をもたせる
ことにより入力キー信号ＫＥＹを（１〜４）クロック周
期だけシフトさせた出力を得ることができる。

また、　ＲＡＭ（４３１及び（４４）の夫々に対して制
御ロジック回路顛で形成された読出しアドレスＲＡＩ及
び１ＯＬＡ！が供給され、この読出しアドレスＲＡ１及
びＲＡ２を制御し、ノＩ（、ＡＭで生じる遅延量を所定
のものとすることによって、拡大成いは圧縮の址を規定
するようにしている。

１もＡＭ（４２の出力は、ラッチ（４粉を介してＩＬＡ
Ｍ（４階に供給されると共に、ラッチ（４６）　（４７
）　（４樽を介してＩ（、ＡＭ（４４）に供給される。

第９図に示されているラッチは、全て１サンプリングク
ロック分の遅延を発生させる。したがって、ラッチ（４
８１の出力ＭｉＤに対して、ｌｊＡＭ（４ａに書込まれ
るデータは、進んだ位相である。

このＲＡＭ（４３の出力がラッチ（４９）　５０）を介
して微調整回路０樟のラッチ５６）に供給される。また
、ｌ（、ＡＭ（４４）の出力がラッチ（５１１５２を介
して微調整回路６１のランチ鄭）に供給される。この場
合、制御ロジック回路（４０から発生する制御信号ＴＫ
Ｉ　、’Ｉ’に２　、ＨＬＤがラッチＩＮ　（５２）（
ト）の夫々に供給され、キー信号の波形の動向をみて、
ラッチ６０）又はラッチ５２１の一方の出力を選択し、
またラッチ凶）のデータ更新を停止したりなされる。

波形の動向を示す前エツジ及び後エツジは、ラフ周期遅
らせたものＰＲＥ’とをレベル比較器６優で比較するこ
とで検出される。つまり、両者のレベルが等しく、平担
領域のときにＨとなる検出信号ＣＴ、上昇する傾斜（Ｐ
ＲＥ）ＰＲＥ’）即ち前エツジのときにＨとなる検出信
号ＵＰ、下降する傾斜（ＰＲＥ（Ｐ几Ｅ′）即ち後エツ
ジのときにＨとなる検出信号ＤＷが発生し、制御ロジッ
ク回路（４（Ｉに供給される。このレベル比較を行なう
場合、ラッチ（４ωの出力ＰＲＥの５ちで、上位６ビツ
トを用いることにより、平坦領域と判断する範囲に幅を
もたせることが実際的である。これらの検出信号ＣＴ。

ＵＰ　、ＤＷは、ラッチ００の出力Ｐ几Ｅに同期したも
のである。

また、レベル比較器Ｇ印が設けられ、ラッチ（４１の出
力ＰＲＥ及びラッチ５１）の出力Ｆ’ＬＷがレベル比較
され、検出信号ＧＴが形成される。この検出信号ＧＴは
、粗調整時にエツジ部の拡大又は圧縮を行なった結果が
不自然な波形とならないために用いられる。このレベル
比較器５５）には、Ｉ１０コントローラ（旬を介された
モード切替信号が供給され、拡大モードでは、（ＦＬＷ
≧ＰｋＬＥ）のときにＨとなり、圧縮モードでは、（Ｐ
ＬＷ　）　Ｐ　ＲＥ　）のときにＨとなる検出信号ＧＴ
が形成される。

上述のシフト及び粗調整回路（９）において、粗調整オ
フのときには、マイクロプロセッサからの指示により、
制御信号が（ＴＫ１＝Ｌ　、ＴＫ２＝Ｉ−１）とされ、
常にＲＡＭ（４４）から読出されたキー信号がラッチ５
１１５２）を介してラッチ６Ｑに供給される。そして、
Ｉ’ｔＡＭ（４２１における書込みアドレスＷＡに対す
る読出しアドレスＲＡｏを制御することにより、サンプ
リングクロックＣＫの周期の整数倍だけキー信号ＫＥＹ
をシフト（遅延）させることができる。

また、粗調整オンのときには、拡大又は圧縮の指示と、
その際の量がマイクロプロセッサから指示され、制御ロ
ジック回路（４（Ｉに供給されると共に、レベル比較回
路５５１の動作モードが切替えられる。

つまり、制御ロジック回路部では拡大時：　ＴＫｌ　＝ＵＰ　−Ｇ’ｌ”ＴＫ２＝ＤＷＭ
　ｅＧＴＨＬＤ　＝　ＴＫｌ　＋　ＴＫ２圧縮時：ＴＫ１＝ＤＷ　ｅＧＴＴＫ２＝　ＵＰＭ　、ＱＴＨＬＤ＝ＴＫ１　＋ＴＫ２のロジックによって制御信号ＴＫ１．ＴＫ２　、ＨＬＤ
が発生される。ここで、ＤＷＭ及びＵＰＭは、各々ＤＷ
及びＵＰ−ｉ、ＰＲＥ及びＦＬＷの位相差分だけ遅延さ
せたものである。また、拡大及び圧縮の制御量は、制御
ロジック回路（４［）からの読出しアドレスＲＡ１．Ｒ
Ａ２によって規定されるラッチ（４９）１５１１の出力
ＰＲＥ　、ＦＬＷがラッチ（４８１の出力ＭＩＤに対し
て有する位相差で定まる。拡大時には、ＰＲＥＯ前エツ
ジ及びＦＬＷＯ後エツジが制御信号’ｔ”Ｋｌ及びＴＫ
２により選択され、圧縮時には、ＦＬＷの前エツジ及び
ＰＲＥＯ後エツジが制御信号ＴＫｌ及びＴＫ２により選
択される。したがってＰＲＥ及びＦ’ＬＷが夫々ＭＩＤ
に対して持つ位相差を制御することによって前エツジ及
び後エツジに関して独立に拡大又は圧縮の量を制御する
ことができる。

一例として、第１０図Ａに示すサンプリングクロツクに
対し、ラッチ（４９）の出力ＰＩ（、Ｊｕ、ラッチ５東
の出力ＰＲＥ’、ラッチ（４樽の出力ＭＩＤ、ラッチ５
１１の出力ＦＬＷの夫々が第１０図Ｂに示すもの（図示
の波形は、サンプルデータからなる離散的なものをアナ
ログ的に表わしている）であるときの拡大動作について
説明する。この第１０図Ｂの波形から明かなように、こ
の第１０図の動作では、ＭＩＤに対してＰＲＥ及びＦＬ
Ｗが夫々１クロック周期の進み位相差及び遅れ位相差を
有するように、ＲＡＭ（４３（４４）の夫々が制御され
、１クロック周期の拡大を行なうようにしており、ＰＲ
Ｅ及びＦ’ＬＷの位相差が２クロック周期とされている
。

レベル比較回路５ａで、ＰＲＥ及びＰ几Ｅ′のレベル比
較がなされ、第１０図りに示す検出信号ＣＴ　。

ＵＰ　、ＤＷの夫々が発生する。また、拡大時には、レ
ベル比較回路（至）から（ＦＬＷ≧Ｐ几Ｅ）のときにＨ
となる第１０図Ｅに示す検出信号ＧＴが発生する９これ
らの検出信号が制御ロジック回路（４ｔｌに供給され、
前出の論理式によって第１０図Ｆに示すような制御信号
ＴＫ２　、ＴＫ、、ＨＬＤが形成される。

おいて、Ｆ’ＬＷ、ＰＲＥの各波形に含まれるサンプル
データがラッチｔ’＞’ｌ＋　６０）により選択され、
またＨＬＤが立上りを含むＨの区間においてサンプルデ
ータが前置ホールドされる。

この第１０図ＰＫ示す制御信号ＴＫ２．ＴＫ１゜ＨＬＤ
によって選択され、またホールドされるサンプルデータ
は、第１０図Ｂ及び同図Ｃにおいて白丸で示すものとな
り、第１０図Ｃに示すように、ＭＩＤに対して前エツジ
及び後エツジの両者が１クロック周期拡大されたキー信
号ＥＡＫが得られることになる。

また、第１１図は、前エツジ及び後エツジの両者が１ク
ロック周期、圧縮されたキー信号ＥＡＫを形成する場合
の動作を示すタイムチャートである。

第１１図Ａに示すサンプリングクロック、同図Ｂに示す
波形、同図りに示す検出信号は、前述の拡大動作におけ
る第１０図に示すものと同一である。しかしながら、レ
ベル比較回路も！５）が（Ｆ’ＬＷ＞ＰＲＥ）のときに
Ｈとなる第１１図Ｅに示す検出信号ＧＴ’に発生するよ
うに、動作が切替えられ、また制御ロジック回路−の論
理式も変わっているので、第１１図Ｆに示すような制御
信号ＴＫ２．ＴＫＩ　、ＨＬＤが形成される。したがっ
て、第１１図Ｂ及び同図Ｃにおいて白丸を付したサンプ
ルデータが選択され、またホールドされ、同図Ｃに示す
ように、前エツジ及び後エツジが共に、１クロック周期
圧縮されたキー信号ＢＡＫを形成することができる。

次に、微調整回路６璋について説明する。ラッチ（５（
ｉｊの出力に得られるキー信号は、バッファメモリも７
）、ＲＡＭ（５１３，ＲＡＭ５９）Ｋ供給され、コレら
の出力がラッチ口を介して出力に取り出される。バッフ
ァメモリ６η、　ＲＡＭ５８１（５９）は、制御ロジッ
ク回路−で形成された制御信号ＮＣ、ＡＬＥ　、ＡＴＥ
が出力コントロール信号として供給され、制御信号がＨ
の期間で夫々から出力が現れる。ＲＡＭ５８は、前エツ
ジ変換用のテーブルであって、１１０コントローラ（４
υを介されたマイクロプロセッサからの変換データがロ
ードされている。ＲＡＭ６１は、後エツジ変換用のテー
ブルであって同様にマイクロプロセッサからの変換デー
タがロードされている。この実施例では、微調整として
圧縮を行なうようにしており、したがって変換データは
、ラッチ５６）から与えられるキー信号の各サンプルデ
ータな所定量だけ減衰させた値である。

まず、微調整オフ時は、制御ロジック回路（４０におい
て人ＬＥ＝Ｌ　、ＡＴＥ＝Ｌ　、ＮＣ＝Ｈとされ、常にバ
ッファメモリ６ηから出力が現れ、これがラッチ口を介
して出力として取り出される。

また、微調整オン時は、前段のシフト及び粗調整回路（
至）の粗調整動作が、オンしているか、オフしているか
によって制御信号が形成されるロジックが異なる。粗調
整オフ時はＡＬＥ＝ＵＰＤＡＴＥ＝ＤＷ−ＣＴＤ　十ＤＷＤ・ＣＴ粗調整オンで拡
大動作時ではＡＬＥ＝ＴＫ１ＤＡＴＥ＝ＴＫ２粗調整オフで圧縮動作時ではＡ　Ｌ　Ｅ　＝　Ｔ　Ｋ　２　ＤＡＴＥ＝ＴＫＩＮＣ＝ＡＬＥ＋Ａ’ｌ’Ｅの論理式で各制御信号が形成される。上式でＵＰＤ。

ＣＴＤ　、ＤＷＤの各々は、ＵＰ　、　Ｃ’ｌ’　、　
ＤＷの各検出信号を２クロック周期遅延させたものであ
り、ＴＫＩＤ及びＴＫ２Ｄの夫々は、粗調整時の制御信
号ＴＫ１及びＴＫ２を１クロック周期遅らせたものであ
る。

粗調整オフ時の微調整動作について第１２図のタイムチ
ャートを参照して説明すると、同図Ａはサンプリングク
ロックＣＫを示し、同図Ｂは、ラッチ（４俤の出力に現
れるキー信号ＰＲＥを示している。

このキー信号ＰＲＥに同期したタイミングで第１２図り
に示す検出信号ＣＴ　、ＵＰ　、ＤＷがレベル比較回路
５夷から発生する。この検出信号が２クロック周期遅延
されたものＣＴＤ　、ＵＰＩ）、ＤＷＤを第１２図Ｅに
示す。バッファメモリ５７）及びＲＡＭ５１Ｃ５９）に
は、ＰＲＥがラッチ１５０）（２））で遅延されてなる
第１２図Ｃに示すキー信号が供給される。第１２図Ｂ；
同図Ｃ及び同図Ｇに夫々示すキー信号は、各サンプルが
連続するものであるが、理解の容易のためアナログ信号
として表している。また、第１２図Ｃにおいて破線で示
す波形中で、前エツジに対応するものが）ｔＡＭｆ５８
１から出力される変換データであり、後エツジに対応す
るものがｌｉ　Ａ　Ｍ　５９）から出力される変換デー
タである。

そして粗調整オフ時では、前述の論理式に基いて第１２
図Ｆに示す制御信号ＡＬＥ　、ＡＴＥ　、ＮＣの各々が
形成される。この制御信号によって第１２図Ｃにおいて
白丸で示すサンプルデータがバックアメモリ６７）、Ｒ
ＡＭ　５印、Ｒ，ＡＪ５９）の何れかから出力され、第
１２図Ｇに示すよ′うに、１サンプリング周期以内で前
エツジ及び後エツジの夫々が圧縮されたキー信号が形成
される。

なお、ＲＡＭＩ：Ａ及びＲＡＭ５９）に夫々に対してロ
ードされる変換データとして、元のデータを増大（最大
値は８ビツトによる２５５）させるものをロードするよ
うにして、１クロック周期内の拡大を行なうこともでき
る。

第１３図は微調整回路０１の他の実施例の構成を示す。

この他の実施例は、人力キー信号のエツジの勾配に応じ
た係数なＩｔ　ＯＭ　（６７）により発生させ、この係
数とキー信号の各サンプルとを乗算回路−において乗算
するようにしたものである。この乗算回路（６３）に対
しては、ラッチｆｉｌｌ　（６２１を介してキー信号が
供給される。また、ラッチ（６４）と減算回路−とによ
ってキー信号のエツジの勾配が検出され、その検出信号
がラッチ（６（ｉｌ’＆介してＲＯＭ４ｉηにアドレス
として供給される。このＲＱＭ（６７）で発生した係数
がラッチｉ８１を介して乗算回路−に供給される。勾配
の正負は、検出信号の最上位ビットで示される。

前述の第９図に示す構成の微調整回路ＯＩは、勾配の大
小に拘らず、−律に所定レベルを減衰させるので、第１
４図Ａに示すように、勾配が大きい所での圧縮量τ１と
これが小さい所での圧縮量τ２が異なり、（τ２〉τｌ
）となり、圧縮量のバラツキが生じる。これに対し、第
１３図に示す構成では、勾配を検出し、勾配が大きいほ
ど大きくなる乗算係数をＲＯＭ（Ｇ７）により発生させ
るので、第１４図Ｂに示すように、勾配の大小に拘らず
、圧縮量を一定（τ１−τ２）とすることができる。

上述の実施例の説明から理解されるように、この発明に
よれば、クロマキー装置におけるデジタルキー信号のよ
うに、画像の一部の領域と対応するエツジ部のタイミン
グをサンプリングクロック（の周期以内の量だけ拡大又は圧縮する調整を行なうこと
ができる。また、このために、サンプリングクロックの
整数倍の周波数のクロックを形成する必要は、この発明
では、全くなく、キー信号の各サンプルデータな減衰或
いは増大させれば良いので、システムのタイミング系が
複雑とならない利点がある。然も、この発明では、キー
信号の前エツジ及び後エツジに関して独立に拡大又は圧
縮の量を調整することができる。

【図面の簡単な説明】

第１図及び第２図は従来のクロマキー装置の構成の概略
を示すブロック図及びその動作説明に用いる路線図、第
３図はこの発明が適用されたデジタルクロマキー装置の
一実施例の全体の構成を示すブロック図、第４図はキー
信号発生の説明に用いる路線図、第５図はキープロセッ
サの構成を示すブロック図、第６図及び第７図はキープ
ロセッサの説明に用いる波形図、第８図はカラーキャン
セラー及びミキサーの概略の構成を示すブロック図、第
９図はこの発ゆ］が適用されたエツジタイミング調整回
路の一実施例のブロック図、第１０図、第１１図及び第
１２図はエツジタイミング調整回路の動作説明に用いる
タイムチャート、第１３図及び第１４図はエツジタイミ
ング調整回路に含１れる微調整回路の他の実施例のブロ
ック図及びその説明に用いる波形図である。 α荀はキー信号形成回路、Ｑ５１はキープロセッサ、ａ
印はミキサー、（ハ）はエツジタイミング調整回路、（
至）はシフト及び粗調整回路、Ｏｌは微調整回路、（４
１）は制御ロジック回路、１５０４５５１はレベル比較
回路である。１＋ｉ開昭５８−９４７６　（９）特開昭５８−９４７６　　（１２）区　　＜　　　　　　＝除躬開昭５８−９４７６　　（１３）

Claims

【特許請求の範囲】

デジタルビデオ信号の一部の領域と対応するように形成
されたデジタルキー信号が供給され、このデジタルキー
信号の前エツジ及び後エツジを検出する手段と、との検
出された前エツジ及び後エツジのデータを拡大又は圧縮
の指示によって、所定量だけ増大又は減衰させる手段と
を備え、上記デジタルキー信号の上記前エツジ及び後エ
ツジを所望の量だけ拡大又は圧縮するようにしたデジタ
ルキー信号調整装置。