JPS589407A - 電力増幅回路の特性を改善するための装置 - Google Patents
電力増幅回路の特性を改善するための装置Info
- Publication number
- JPS589407A JPS589407A JP56106424A JP10642481A JPS589407A JP S589407 A JPS589407 A JP S589407A JP 56106424 A JP56106424 A JP 56106424A JP 10642481 A JP10642481 A JP 10642481A JP S589407 A JPS589407 A JP S589407A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- load
- changes
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3217—Modifications of amplifiers to reduce non-linear distortion in single ended push-pull amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3069—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output
- H03F3/3076—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output with symmetrical driving of the end stage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
タンス性の、おそらく非直線性の負荷に対して電力増幅
器の特性を線型化しかつ改善するだめの装置に関するも
のである。
器の特性を線型化しかつ改善するだめの装置に関するも
のである。
従来、第１図に示されているような増幅回路が提案され
ている。この増幅回路に訃いて、トランジスタＱ１Ａお
よびＱＩＢは電圧源子Ｖおよび−■にそれぞれ接続され
ており、負荷りに給電する増幅器の出力装置として用い
られている。この出力装置を駆動する部分はコレクタ接
地されたトランジスタＱ２Ａ ％ Ｑ２Ｊ］と、それら
のトランジスタを駆動するエミッタ接地されたトランジ
スタＱ３Ａ ％ Ｑ３Ｂで構成されており、トランジス
タＱ３Ａ 、、Ｑ３Ｂのコレクタ間には、静状態におい
てトランジスタＱ２Ａ、Ｑ２８ ％ Ｑ３ＡおよびＱ３
Ｂに電流を流すのに必要なバイアス電圧を与えるだめの
ダイオードＤ１〜Ｄ４カ接続されている。出力部分を巌
型化するため、および前記出力装置が何らかの理由で過
熱状態となった場合に熱暴走を防止するためにエミッタ
抵抗Ｒ１およびＲ２が用いられる。直線性および動作速
度を考慮して、抵抗Ｒ３は、前記出力装置のベース電流
よりも大きい相当な付加的電流を前記トランジスタＱ２
ＡおよびＱ２Ｂを通じて流すために用いられる。
ている。この増幅回路に訃いて、トランジスタＱ１Ａお
よびＱＩＢは電圧源子Ｖおよび−■にそれぞれ接続され
ており、負荷りに給電する増幅器の出力装置として用い
られている。この出力装置を駆動する部分はコレクタ接
地されたトランジスタＱ２Ａ ％ Ｑ２Ｊ］と、それら
のトランジスタを駆動するエミッタ接地されたトランジ
スタＱ３Ａ ％ Ｑ３Ｂで構成されており、トランジス
タＱ３Ａ 、、Ｑ３Ｂのコレクタ間には、静状態におい
てトランジスタＱ２Ａ、Ｑ２８ ％ Ｑ３ＡおよびＱ３
Ｂに電流を流すのに必要なバイアス電圧を与えるだめの
ダイオードＤ１〜Ｄ４カ接続されている。出力部分を巌
型化するため、および前記出力装置が何らかの理由で過
熱状態となった場合に熱暴走を防止するためにエミッタ
抵抗Ｒ１およびＲ２が用いられる。直線性および動作速
度を考慮して、抵抗Ｒ３は、前記出力装置のベース電流
よりも大きい相当な付加的電流を前記トランジスタＱ２
ＡおよびＱ２Ｂを通じて流すために用いられる。
しかしながら、上述の従来技術による回路には次のよう
な欠点がある。すなわち、（１）前記トランジスタＱｉ
Ａ ％ ＱｉＢおよびＱ２Ａ ｚ Ｑ２Ｂの電流利得β
１およびβ２は実際の負荷電流に依存するから、負荷り
が完全に線型の抵抗負荷であっても、トラ７ノ７タＱ３
ＡおよびＱ３Ｂのコレクタでみた負荷は非線型となり、
相当な歪を惹起し、出力電圧対入力電圧の関係が非線型
となり、（ＩＩ）前記電流利得β１およぶβ２は各トラ
ンジスタに流れる電流がある値に達した後に急速に減少
するので、これがため最大出力電流が制限され、それ以
上に太きくしようとすると大きな非直線性を伴なうこと
になり、（Ｉｌｌ）前記トラ７ノ７タＱ＋Ａ ％ Ｑｉ
ＢおよびＱ２Ａ ％ Ｑ２Ｂのベース・エミッタ間電圧
降下は電流と温度に依存するがため、これがまた非直線
性の原因となる。
な欠点がある。すなわち、（１）前記トランジスタＱｉ
Ａ ％ ＱｉＢおよびＱ２Ａ ｚ Ｑ２Ｂの電流利得β
１およびβ２は実際の負荷電流に依存するから、負荷り
が完全に線型の抵抗負荷であっても、トラ７ノ７タＱ３
ＡおよびＱ３Ｂのコレクタでみた負荷は非線型となり、
相当な歪を惹起し、出力電圧対入力電圧の関係が非線型
となり、（ＩＩ）前記電流利得β１およぶβ２は各トラ
ンジスタに流れる電流がある値に達した後に急速に減少
するので、これがため最大出力電流が制限され、それ以
上に太きくしようとすると大きな非直線性を伴なうこと
になり、（Ｉｌｌ）前記トラ７ノ７タＱ＋Ａ ％ Ｑｉ
ＢおよびＱ２Ａ ％ Ｑ２Ｂのベース・エミッタ間電圧
降下は電流と温度に依存するがため、これがまた非直線
性の原因となる。
この非直線性は、増幅されるべき信号に関してのワット
損すなわちコレクタ電流とコレクタ・エミッタ間電圧の
積にともなうトランジスタの温度の連続的なおよび瞬時
的な変化によってさらに悪化せしめられ、（１いドライ
バー・トランジスタＱ２ＡおよびＱ２Ｂがコレクタ接地
されているがために、Ｑ２ＡおよびＱ２ＢがＱＩＡおよ
びＱｉＢに容易にオンせしめてより多くの電流を流すこ
とはできるがそれらＱＩＡおよびＱＩＢをオフせしめる
には限界がありそれらのトランジスタのベースから電流
キャリアを引き離すことになるので、出力装置のトラン
ジスタの動作速度がそこねられることになる等の欠点が
ある。
損すなわちコレクタ電流とコレクタ・エミッタ間電圧の
積にともなうトランジスタの温度の連続的なおよび瞬時
的な変化によってさらに悪化せしめられ、（１いドライ
バー・トランジスタＱ２ＡおよびＱ２Ｂがコレクタ接地
されているがために、Ｑ２ＡおよびＱ２ＢがＱＩＡおよ
びＱｉＢに容易にオンせしめてより多くの電流を流すこ
とはできるがそれらＱＩＡおよびＱＩＢをオフせしめる
には限界がありそれらのトランジスタのベースから電流
キャリアを引き離すことになるので、出力装置のトラン
ジスタの動作速度がそこねられることになる等の欠点が
ある。
このような欠点があるがため、上述した従来の回路では
、それを補正するために帰還を用いる必要があるが、そ
のように帰還を用いると、設計上の問題がでてくること
になる。
、それを補正するために帰還を用いる必要があるが、そ
のように帰還を用いると、設計上の問題がでてくること
になる。
従って、本発明は上述のごとき欠点を回避し、直線性に
優れた経済的な高速増幅回路を実現するものであり、以
下図面のうち第２図〜第４図を参照して本発明の実施例
について説明する。
優れた経済的な高速増幅回路を実現するものであり、以
下図面のうち第２図〜第４図を参照して本発明の実施例
について説明する。
第２図は本発明の第１の実施例を示す回路図で４５、そ
こには、対称的な電源子Ｖおよび−Ｖで動作する非対称
で利得率が１の駆動回路が示されている。この回路は次
のごとく動作する。靜状態、すなわち負荷りに対する出
力電圧および出力電流がゼロの状態では、トランジスタ
Ｑ３およびＱ４を佛れる電流は電圧源ｖ５を調節するこ
とによって設定される。抵抗Ｒ２における電圧降下は小
言いものとされる。トランジスタＱ２を流れる電流は電
流源■２で表わされている。
こには、対称的な電源子Ｖおよび−Ｖで動作する非対称
で利得率が１の駆動回路が示されている。この回路は次
のごとく動作する。靜状態、すなわち負荷りに対する出
力電圧および出力電流がゼロの状態では、トランジスタ
Ｑ３およびＱ４を佛れる電流は電圧源ｖ５を調節するこ
とによって設定される。抵抗Ｒ２における電圧降下は小
言いものとされる。トランジスタＱ２を流れる電流は電
流源■２で表わされている。
入力電圧が増大すると、負荷りを流れる電流■１が抵抗
Ｒ２に付加的な電圧降下を生じ、それによってトランジ
スタＱ４を流れる電流■４が前記電流■１に直接比例し
て増大せしめられる。この電流Ｉ４の一部分が前記トラ
ンジスタＱ２のベースに転流せしめられて、増大せしめ
られたベース電流を補償し、電流■４の他の部分はトラ
ンジスタＱ３を流れる。
Ｒ２に付加的な電圧降下を生じ、それによってトランジ
スタＱ４を流れる電流■４が前記電流■１に直接比例し
て増大せしめられる。この電流Ｉ４の一部分が前記トラ
ンジスタＱ２のベースに転流せしめられて、増大せしめ
られたベース電流を補償し、電流■４の他の部分はトラ
ンジスタＱ３を流れる。
この実施例においては、（１）前記トランジスタＱ２の
前記ベース電流の増加が完全に補償され、（ｉｆ）前記
トランジスタＱ４のベース・エミッタ間電圧降下Ｖｌ）
ｅ３が前記トランジスタＱ２における対応する電圧降下
Ｖｂｅ２の増加よりも等しい量だけ増加する程度だけ前
記電流■４の前記値の部分、すなわち前記トランジスタ
Ｑ３を流れる電流■。
前記ベース電流の増加が完全に補償され、（ｉｆ）前記
トランジスタＱ４のベース・エミッタ間電圧降下Ｖｌ）
ｅ３が前記トランジスタＱ２における対応する電圧降下
Ｖｂｅ２の増加よりも等しい量だけ増加する程度だけ前
記電流■４の前記値の部分、すなわち前記トランジスタ
Ｑ３を流れる電流■。
が増加するような増加を前記電流■４に生ぜしめるべく
Ｒ１とＲ２の比が選定される。
Ｒ１とＲ２の比が選定される。
そのような選定がなされた場合には、前記負荷りに対す
る出力電圧は、その負荷りの大きさ、性質、直線性に関
係なく、入力電圧の正確な複写となることは明らかであ
る。上記のことから、入力電圧が減少する場合には上述
のこととは逆のことが言えることも明らかである。上述
した各構成要素のほかに、電流源■５が前記トランジス
タＱ４に対するバイアス電流を設定するために用いられ
、かつ例えば負荷りに短絡が生じたような場合に入力電
圧が出力電圧よりも大幅に大きくなったとしても、トラ
ンジスタＱ６を逆ベースバイアス破壊から保護するため
にダイオードＤ１が用いられている。
る出力電圧は、その負荷りの大きさ、性質、直線性に関
係なく、入力電圧の正確な複写となることは明らかであ
る。上記のことから、入力電圧が減少する場合には上述
のこととは逆のことが言えることも明らかである。上述
した各構成要素のほかに、電流源■５が前記トランジス
タＱ４に対するバイアス電流を設定するために用いられ
、かつ例えば負荷りに短絡が生じたような場合に入力電
圧が出力電圧よりも大幅に大きくなったとしても、トラ
ンジスタＱ６を逆ベースバイアス破壊から保護するため
にダイオードＤ１が用いられている。
第２図に示された上述の回路構成によれば、（１）前述
したようにＲ１とＲ２の１比を選定することによって、
出力電圧が負荷特性に無関係となり、増幅器の内部・母
うメータの影響が回路の性能に及ばないようになされ、
回路の直線性が大幅に向上し、（１１）トランジスタＱ
３を流れる過剰電流の大きさが自由に調節されうるので
、負荷りの変化、すなわち出力電圧の変化に関係なく、
回路の入力インピーダンスには変化がみられず、（１１
１）トランジスタＱ３は転倒コレクタ接地型に接続され
ていることにより前記トランジスタＱ２のベース力ｃ）
電流キャリアを能率的に引くことができるので、そのト
ランジスタＱ２の動作速度が大幅に向上する等の利点が
得られる。
したようにＲ１とＲ２の１比を選定することによって、
出力電圧が負荷特性に無関係となり、増幅器の内部・母
うメータの影響が回路の性能に及ばないようになされ、
回路の直線性が大幅に向上し、（１１）トランジスタＱ
３を流れる過剰電流の大きさが自由に調節されうるので
、負荷りの変化、すなわち出力電圧の変化に関係なく、
回路の入力インピーダンスには変化がみられず、（１１
１）トランジスタＱ３は転倒コレクタ接地型に接続され
ていることにより前記トランジスタＱ２のベース力ｃ）
電流キャリアを能率的に引くことができるので、そのト
ランジスタＱ２の動作速度が大幅に向上する等の利点が
得られる。
次に第３図を参照すると、本発明の第２の実施例による
対称型の回路が示されており、この実施例は前述の第１
の実施例と同様に動作するが、第２図に示された回路の
ように最大負荷電流■１．に関して前記電流源■２によ
って示された制限を伴なうことなしに前記負荷りに対す
る正負両方の電流を駆動することができるという利点を
も有する。
対称型の回路が示されており、この実施例は前述の第１
の実施例と同様に動作するが、第２図に示された回路の
ように最大負荷電流■１．に関して前記電流源■２によ
って示された制限を伴なうことなしに前記負荷りに対す
る正負両方の電流を駆動することができるという利点を
も有する。
この第２の実施例では、トランジスタＱ２ＡおよびＱ２
Ｂに対する熱流しが不十分な場合あるいけそれらのトラ
ンジスタに過剰なワット損が生じた場合に熱暴走を防止
するためにトランジスタＱ２ＡおよびＱ２Ｂのエミッタ
に抵抗Ｒ４ＡおよびＲ２Ｈがそれぞれ接続されている。
Ｂに対する熱流しが不十分な場合あるいけそれらのトラ
ンジスタに過剰なワット損が生じた場合に熱暴走を防止
するためにトランジスタＱ２ＡおよびＱ２Ｂのエミッタ
に抵抗Ｒ４ＡおよびＲ２Ｈがそれぞれ接続されている。
丑だ、抵抗Ｒ４Ａ ％ ＲＩＢおよびＲ２Ａ ％ Ｒ２
Ｈの値を下記のごとく選定して本発明の所望の特性を実
現するためにトランジスタＱ３ＡおよびＱ３Ｂのエミッ
タに抵抗Ｒ３ＡおよびＲＩＢがそれぞれ接続されている
。
Ｈの値を下記のごとく選定して本発明の所望の特性を実
現するためにトランジスタＱ３ＡおよびＱ３Ｂのエミッ
タに抵抗Ｒ３ＡおよびＲＩＢがそれぞれ接続されている
。
抵抗Ｒｕ５Ｒ＋ＢおよびＲ２Ａ ） Ｒ２Ｈは、負荷電
流がいずれかの方向に増加する場合に、（ｉ）Ｑ２Ａま
たはＱ２１１のベース電流の増加が電流Ｉ４Ａまだは■
４Ｂの増加によって完全に補償され、（１１）トランジ
スタＱ３ＡまたはＱ３Ｂを流れる電流Ｉ３Ａまたは１５
Ｂとして流れる前記電流Ｉ４ＡまたはＩ４Ｂの付加的増
加により、トランジスタＱ３ＡまたはＱ３Ｂのベース・
エミッタ間電圧Ｖ１）。３Ａまたは■ｂｏ３Ｂ がトラ
ンジスタＱ２ＡまたはＱ２Ｂのそれらを流れる増大した
電流によるベース・エミッタ間電圧ＶＩ）８２Ａ″？ｆ
、たはｖｂ８２Ｂの増加と正確に同じだけ増加せしめら
れ、（１１１）前記電流Ｉ３ＡまたはＩ３Ｂの増加によ
って生ぜしめられた抵抗Ｒ３ＡおよびＲ２Ｈにおける付
加的な電圧降下が、前記負荷を流れる前記電流■１の増
加によって生ぜしめられた前記抵抗Ｒ４ＡまたはＲ２Ｈ
における付加的な電圧降下に正確に等しくなるような値
に抵抗Ｒ３ＡおよびＲ２Ｈがなされるように、選定され
る。
流がいずれかの方向に増加する場合に、（ｉ）Ｑ２Ａま
たはＱ２１１のベース電流の増加が電流Ｉ４Ａまだは■
４Ｂの増加によって完全に補償され、（１１）トランジ
スタＱ３ＡまたはＱ３Ｂを流れる電流Ｉ３Ａまたは１５
Ｂとして流れる前記電流Ｉ４ＡまたはＩ４Ｂの付加的増
加により、トランジスタＱ３ＡまたはＱ３Ｂのベース・
エミッタ間電圧Ｖ１）。３Ａまたは■ｂｏ３Ｂ がトラ
ンジスタＱ２ＡまたはＱ２Ｂのそれらを流れる増大した
電流によるベース・エミッタ間電圧ＶＩ）８２Ａ″？ｆ
、たはｖｂ８２Ｂの増加と正確に同じだけ増加せしめら
れ、（１１１）前記電流Ｉ３ＡまたはＩ３Ｂの増加によ
って生ぜしめられた抵抗Ｒ３ＡおよびＲ２Ｈにおける付
加的な電圧降下が、前記負荷を流れる前記電流■１の増
加によって生ぜしめられた前記抵抗Ｒ４ＡまたはＲ２Ｈ
における付加的な電圧降下に正確に等しくなるような値
に抵抗Ｒ３ＡおよびＲ２Ｈがなされるように、選定され
る。
この第２の実施例においても、前述し７た第１の実施例
におけるのと同様の効果が得られるものであり、前記第
１の実施例と同様に、電流源■５と電圧源Ｖ３Ａおよび
Ｖ３Ｂが用いられており、それらは回路内の静電流およ
び電圧を設定するような値となされている。
におけるのと同様の効果が得られるものであり、前記第
１の実施例と同様に、電流源■５と電圧源Ｖ３Ａおよび
Ｖ３Ｂが用いられており、それらは回路内の静電流およ
び電圧を設定するような値となされている。
第４図は本発明の第３の実施例を示しておシ、この実施
例による回路は前記第１および第２の実施例による回路
と同様に動作するものであるが、特にこの第３の実施例
においては、電流■３Ａ″！たはＩ３Ｂの増加によるト
ランジスタＱ３Ａ ｔだはＱ６Ｂのベース・エミッタ間
電圧の増加を、トランジスタＱ２ＡおよびＱｌＡまたは
Ｑ２ＢおよびＱＩＨのベース・エミッタ間電圧の増加の
和に等しくなし、また電流Ｉ３Ａ’）：たはＩ３Ｂの前
記増加による抵抗Ｒ３ＡまたはＲＩＢにおける付加的な
電圧降下が抵抗Ｒ５ＡおよびＲ２Ｈにおける電圧降下に
等しくなされ、さらに回路の動作速度を向上させるため
にコンデンサＣ１およびＣ２が用いられ、付加的な電圧
源Ｖ２ＡおよびＶ２Ｂが回路のバイアス電圧、従ってバ
イアス電流を与えるようになされている。
例による回路は前記第１および第２の実施例による回路
と同様に動作するものであるが、特にこの第３の実施例
においては、電流■３Ａ″！たはＩ３Ｂの増加によるト
ランジスタＱ３Ａ ｔだはＱ６Ｂのベース・エミッタ間
電圧の増加を、トランジスタＱ２ＡおよびＱｌＡまたは
Ｑ２ＢおよびＱＩＨのベース・エミッタ間電圧の増加の
和に等しくなし、また電流Ｉ３Ａ’）：たはＩ３Ｂの前
記増加による抵抗Ｒ３ＡまたはＲＩＢにおける付加的な
電圧降下が抵抗Ｒ５ＡおよびＲ２Ｈにおける電圧降下に
等しくなされ、さらに回路の動作速度を向上させるため
にコンデンサＣ１およびＣ２が用いられ、付加的な電圧
源Ｖ２ＡおよびＶ２Ｂが回路のバイアス電圧、従ってバ
イアス電流を与えるようになされている。
以上本発明の特定の実施例について説明したが、本発明
はこのような実施例に限定されるものではなく、特許請
求の範囲内で可能なあらゆる変形変更を包含するもので
ある。
はこのような実施例に限定されるものではなく、特許請
求の範囲内で可能なあらゆる変形変更を包含するもので
ある。
第１図は従来技術による増幅回路の一例を示す回路図、
第２図、第３図および第４図は本発明の実施例を示す回
路図である。 （１１） 図面の浄書（内容に変更ない 手続補正書 １事件の表示 特願昭５６−１０６４２４号２発明の
名称 電力増幅回路の特性を改善するだめの装置 ３補正をする者 事件との関係 特許出願人 名 称 新白砂電機株式会社 ４代理人 ５補正命令の日付 自 発 ６補正の対象 明細書全文 ７補正の内容 （１）明細書の全文を別紙のごとく補正する手続補正書
（方式） ％式％ １事件の表示 特願昭５６−１０６４２４号２発明の
名称 電力増幅回路の特性を改善するだめの装置 ３補正をする者 事件との関係 特許出願人 名 称 新白砂電機株式会社 ４代理人 ５、補正命令の日付 自 発 ６、補正の対象 願書および図面
第２図、第３図および第４図は本発明の実施例を示す回
路図である。 （１１） 図面の浄書（内容に変更ない 手続補正書 １事件の表示 特願昭５６−１０６４２４号２発明の
名称 電力増幅回路の特性を改善するだめの装置 ３補正をする者 事件との関係 特許出願人 名 称 新白砂電機株式会社 ４代理人 ５補正命令の日付 自 発 ６補正の対象 明細書全文 ７補正の内容 （１）明細書の全文を別紙のごとく補正する手続補正書
（方式） ％式％ １事件の表示 特願昭５６−１０６４２４号２発明の
名称 電力増幅回路の特性を改善するだめの装置 ３補正をする者 事件との関係 特許出願人 名 称 新白砂電機株式会社 ４代理人 ５、補正命令の日付 自 発 ６、補正の対象 願書および図面
Claims (1)
- 【特許請求の範囲】 １、電力増幅回路の特性を改善するだめの装置において
、転倒コレクタ接地段とエミッタ接地段によって駆動さ
れ、適当に選定された抵抗または他の電子手段を用いて
前記回路の出力型１流を感知するようになされたコレク
タ接地段と、前記出力電流を前記回路に力えられる対応
する内部補正信号に変換して前記出力電流の変化に対す
る内部装置および前記回路の望ましくない反応を正確に
補償し、負荷および信号の特性に本質的に無関係な出力
電圧を発生するようになされた前記装置。 ２、特許請求の範囲第１項記載の装置において、前記回
路が電界効果型トランジスタのような他の半導体手段ま
だは熱電子管のような熱電子手段を用いて構成されてい
る前記装置。 ３、特許請求の範囲第１項記載の装置において、前記手
段のそれぞれの負荷電流捷たは電圧にともなう入力電流
まだは電圧の変化を完全に補償するようになされた前記
装置。 ４、”特許請求の範囲第１項記載の装置において、補正
手段が出力信号まだは負荷特性にともなう入力信号の変
化を補償するようになされた前記装置。 ５、特許請求の範囲第１項記載の装置において、前記手
段のそれぞれを過剰なワット損または過熱から保護する
だめのあるいは前記ワット損または過熱の作用を制限す
る手段を具備した前記装置。 ６、特許請求の範囲第１項記載の装置において、容量手
段捷たは同様のエネルギー貯蔵手段がエミッタ接地回路
まだは他の電子手段を用いた他の同様の回路に用いられ
、動作速度を増大せしめるようになされた前記装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56106424A JPS589407A (ja) | 1981-07-08 | 1981-07-08 | 電力増幅回路の特性を改善するための装置 |
| US06/374,412 US4499431A (en) | 1981-07-08 | 1982-05-03 | Driver circuit configuration for the output stage of electronic power amplifiers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56106424A JPS589407A (ja) | 1981-07-08 | 1981-07-08 | 電力増幅回路の特性を改善するための装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS589407A true JPS589407A (ja) | 1983-01-19 |
Family
ID=14433272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56106424A Pending JPS589407A (ja) | 1981-07-08 | 1981-07-08 | 電力増幅回路の特性を改善するための装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4499431A (ja) |
| JP (1) | JPS589407A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4922208A (en) * | 1989-04-07 | 1990-05-01 | Motorola, Inc. | Output stage for an operational amplifier |
| US5939940A (en) * | 1997-06-11 | 1999-08-17 | Stmicroelectronics, Inc. | Low noise preamplifier for a magnetoresistive data transducer |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5646307A (en) * | 1979-09-21 | 1981-04-27 | Pioneer Electronic Corp | Amplifier |
-
1981
- 1981-07-08 JP JP56106424A patent/JPS589407A/ja active Pending
-
1982
- 1982-05-03 US US06/374,412 patent/US4499431A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5646307A (en) * | 1979-09-21 | 1981-04-27 | Pioneer Electronic Corp | Amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| US4499431A (en) | 1985-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6154094A (en) | High power output stage with temperature stable precisely controlled quiescent current and inherent short circuit protection | |
| US2716729A (en) | Transistor circuits with constant output current | |
| JPS5990412A (ja) | 双方向性定電流駆動回路 | |
| US3538449A (en) | Lateral pnp-npn composite monolithic differential amplifier | |
| US3922596A (en) | Current regulator | |
| US4740766A (en) | Precision tracking current generator | |
| US4605892A (en) | Current-source arrangement | |
| US3919655A (en) | High power operational amplifier | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| JPS5820482B2 (ja) | 増巾器 | |
| JPS589407A (ja) | 電力増幅回路の特性を改善するための装置 | |
| US4237426A (en) | Transistor amplifier | |
| US3895286A (en) | Electric circuit for providing temperature compensated current | |
| GB1297867A (ja) | ||
| US3418590A (en) | Single ended push-pull class b amplifier with feedback | |
| JPH0618300B2 (ja) | ダ−リントントランジスタ装置 | |
| US3392344A (en) | Linear transistor circuit for negative impedance network | |
| US3699467A (en) | Bias circuit for a complementary transistor output stage | |
| JPS6144409B2 (ja) | ||
| GB1564364A (en) | Circuit comprising a class ab amplifier | |
| US3737800A (en) | High voltage operational amplifier | |
| JPH04369105A (ja) | 増幅器 | |
| US3500032A (en) | Analog multiplier,divider,variable gain element | |
| JPS6223612A (ja) | 温度補償型カレントスイツチ回路 | |
| JP3183410B2 (ja) | 定電流回路 |